JPH0349332A

JPH0349332A - 競合制御方法

Info

Publication number: JPH0349332A
Application number: JP1183696A
Authority: JP
Inventors: Yosuke Sakaida; 境田　洋輔; Yoshihiro Matsumoto; 松本　義裕; Hiroshi Hashimoto; 浩橋本
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1989-07-18
Filing date: 1989-07-18
Publication date: 1991-03-04
Anticipated expiration: 2010-05-31
Also published as: JPH0750890B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、パケット交換方式等において共通の送信線を
同時に複数の装置が共用する場合の送信権の獲得を行う
競合制御に関するものである。

（従来の技術）従来の競合制御方法は特開昭５７−８７６４５号公報に
開示されるものがあり、以下図面に基づいて説明する。

第３図は従来のパケット交換装置内の競合制御方法を示
すブロック図である。同図において、１は内部の信号処
理部、２はランダムパターン発生器、３は受信レジスタ
、４は送信レジスタ、５はプライオリティ・パターン発
生器、６はプライオリティ判別器、７はリトライカウン
タ、８はオーブン・コレクタ出力又はそれ相当の方法で
あるドライバ、９は信号のレシーバ及びｌＯはパケット
信号の送／受信を行うワイヤードオア接続された共通の
信号線で論理則として１＋１＝１及び１＋０＝０を満足
するものである。また、第４図は信号線ｌＯ上に対して
送出されるデータのタイムチャートを自装置なＡ、他装
置をＢとして示したものである。この場合、各装置は別
線により供給される送出同期信号（図中、ＣＬＫ）等に
より、シリアル的にデータを送出する。図中、ｔｌは自
装置と他装置の物理的位置関係により派生する伝搬遅延
時間を表しており、装置間の距離に比例する。この時、
図において、ｔＡｔ、ｔ＾＊＋ｔＡｉ及びｔ＋ｔ＋ｔｉ
＋ａ＋ｔａａはそれぞれＣＬＫに対応しており、送出デ
ータの変化点を示している。また、競合データは一般に
複数ビットで構成されているが、第５図はその一部を切
り出したものである。この場合、自装置ＡはｔＡＩを送
出開始点と仮定すると、第４図に示すようにｔえ、とｔ
Ａ□間でデータの”１”、ｔａ２とｔａ３間でデータの
”０”を送出しており、他装置はｔｉｌｌを送出開始点
として、ｔＢｌとｔａ２間でデータの”１”を送出して
いる。

この時、各装置間では、先述したように、オーブンコレ
クタ等の接続形態であり、　　ｌ＋ｔ＝ｉ。

１　＋Ｏ＝Ｏの論理構造となっている。従って、実際の
信号線１０上の波形は第５図に示す波形となる。図中、
第４図と同一の記号で示されるものは同じである。信号
線ＩＯ上では、信号”Ｏ”が優先され、第５図に示すよ
うな演算波形が観測される。今、自装置を基準に考えた
場合、図に示したｔｃと七〇間に着目すると、他装置Ｂ
が自装置Ａに競合勝状態であるといえる。従って、自装
置Ａは自分の装置のデータと演算波形との整合確認を行
うことで競合判定が可能である。また、競合データはシ
リアルであり競合判定がビット単位で行っているので、
各装置の物理的距離により生ずる第４図で示したｔｌの
影響により、第５図に示すｔＡＩ　とｔａ間に正規の演
算結果出力と異なった区間が発生する。更に、自装置と
他装置の物理位置に起因するｔ、の他に、時間的な位置
関係による以下の問題もある。即ち、第３図では自装置
が他装置より先に競合データを送出すると仮定したが、
その逆の自装置が他装置より後に競合データを送出する
場合である。この様子を第６図に示す。この場合は、正
規な演算結果出力と異なった区間は図中のｔ、とｔ。区
間となる。図中において、第４図と同一の記号等は同じ
ものとする。ここで、第３図に示した信号線１０には複
数の装置が接続されており、その内の任意装置が他の全
装置間で競合判定を行うには、第５図及び第６図で示し
た正規な演算結果出力区間で行う必要がある。即ち、ｔ
８で示す点が競合判定点となる。なお、第５図及び第６
図において、ｔｇ、　ｔａはそれぞれ競合判定点の正規
な演算結果出力区間に対する動作マージンである。

以上説明した動作は、第３図におけるドライバ８、レシ
ーバ９及びプライオリティ判別器６により行われる。さ
て、競合データは通常パケットのヘッダ部分に含まれて
おり、第７図に示すフレーム構成となっている。同図に
おいて、ＳＹＮはパケット送／受の同期信号、Ｐ−Ｐは
プライオリティパターン部、ＳＡは信号元のアドレス、
ＤＡは送信先のアドレス及びＤＡＴＡは情報部である。

この時、競合論理を考えた場合、シリアルデータ値の低
い装置が勝つことになる。即ち、競合データ値が各装置
固有の値であると装置固有の優先順位がついてしまう。

この不均一性を補正する部分が第３図におけるリトライ
カウンタ７とランダムパターン発生器２である。リトラ
イカウンタ７は自装置が競合に負けた回数をカウントし
ており、その値に比例した値をＰ−Ｐ値から減算し、次
の競合に勝つ確率を高めるものである。この時、ランダ
ムパターンと競合演算し、更に均一性を有する優先補正
を行う。以上説明した一連の動作により　競合制御を行
っている。なお、第３図における信号処理部１は受信情
報の解析等を行う部分である。

（発明が解決しようとする課題）しかしながら、上記従来の競合制御方式では、第５図及
び第６図で示した競合動作マージンｊ　２　＋ｔａによ
り、以下の問題がある。即ち、ｔｌ　ｔａは第４図に示
したｔ、の伝搬遅延の増加に伴い減少するので、各装置
間の距離が増加すると、競合動作に制限が発生する。こ
の制限は、競合動作速度が高速になるに従って厳しくな
る。更に、競合制御の対象装置数にも制限が生じるので
、高速パケット等の伝送装置に対しては、接続可能な装
置数が少なくなるという欠点があった。

本発明はこれらの問題点を解決するために、全体の競合
制御可能な装置数を増加する優れた競合制御方法を提供
することを目的とする。

（課題を解決するための手段）本発明は前記問題点を解決するために、複数のパケット
交換装置が信号線を共有し、ディジタル信号をパケット
単位でシリアル伝送するパケット交換装置の送信権の獲
得を行う競合制御方法において、対象となる装置をブロ
ック分割する手段と、各ブロック毎での競合制御によっ
て得られた結果同志を更に競合制御させ、等価的に対象
となる全装置の競合制御を行う手段とを設けたことを特
徴とする。

（作用）以上のような構成を有する本発明によれば、先ず対象と
なる装置をブロック分割する。各ブロック毎での競合制
御を行い各ブロック毎に勝ち残った装置同志を更に競合
制御させる。これによって、競合制御可能時間内で全て
の装置に対して競合制御を行うこととなる。

したがって、本発明は前記問題点を解決でき、全体の競
合制御可能な装置数を増加する優れた競合制御方法を提
供できる。

（実施例）以下、本発明の一実施例を図面に基づいて説明する。

第１図は本発明の一実施例を示すブロック図である。競
合方法１１は従来技術である競合を有する方法で、図中
ρで示した信号線長間で複数の競合方法１１がマルチ接
続されている。また、ρは信号線の伝搬遅延による競合
制御動作限異長である。

競合方法１２は入出力端子Ａ及びＢを有し、処理段（ｎ
）と処理段（ｎ＋１）の信号線間をインターフェースす
る装置である。なお、この接続形態は処理段数が複数に
なった場合も、同様な形態で縦属接続されろもので、そ
の一部を切り出したものである。各処理段における競合
方法１１同志は論理則１＋１＝１．１＋Ｏ＝Ｏなる規則
に従い、競合データ送出点の揃ったシリアルデータによ
り競合制御を行っている。この様子を第２図に示す。図
中、１．２は各競合方法１１からの競合データブロック
で、データの先頭ビットと終了ビットが同期している。

また、Ｔは競合制御を必要とするシステムから規制され
た競合動作に許された時間である。ｔ９は競合制御終了
後のＴに対する残り時間で、Ｔ　＞　ｔ＊＞　Ｏを満足
する。Ｘで示された競合データブロックは競合方法１２
の入出力端子Ｂからの出力データで、ブロック２と同じ
データ構造であると共に同期している。ここで、競合方
法１１．１２に対する競合データ作成用タイミング発生
装置等は割愛している。以上説明したデータブロック１
．２〜Ｘは処理段（ｎ）の範囲で競合動作を行う。次に
処理段（ｎ＋１）の場合について説明する。データブロ
ックＹ、ａ、ｂ〜のそれぞれ先に挙げたデータブロック
１，２〜Ｘと同一のデータ構造を有している。相違点は
、競合開始点が処理段（ｎ）に比べてｔＬ待時間け遅れ
ているのみである。この時、競合方法１２は処理段（ｎ
）で競合中のデータをすべてラッチして、そのデータを
新しい競合データとして処理段（ｎ＋１）のデータブロ
ックＹの内容として、処理段（ｎ＋１）の競合に参加さ
せる機能を有する。このことは、図には示していないが
、処理段（ｎ−１）と処理段（ｎ）との間の競合方法１
２についても同様に適用される。従って、データブロッ
クＸの内容は、処理段（ｎ−１）での競合制御結果が全
ビットについてラッチされている。ｔＬはそのラッチを
行なうに要する時間である。このｔＬは競合方法１２に
よって生ずる値で、第１図に示した入出力端子Ａに対し
ての遅延値である。従って、処理段（ｎ＋２）では、処
理段（ｎ＋１）における競合データ送出点に対して、ｔ
Ｌだけ遅れることになる。この関係により、処理段数は
ｔ＊／ｌＬによりほぼ決定される。

次に、この形態における競合制御手順について述べる。

今、処理段（ｎ）について考えると、競合方法１１同志
は従来の競合論理１＋ｌ＝１，１＋Ｏ＝０により競合制
御され、負けた競合方法は出力“１“とじて競合から抜
ける。従って、競合制御終了時には、処理段（ｎ）中の
データブロック中、その内容値が一番小さいブロックが
勝ち残る。この時、データブロックＸの内容は同じ考え
を展開すると、処理段（ｎ−１）の勝ち残りデータであ
るので、処理段（ｎ−１）および処理段（ｎ）中の競合
方法１１同志で競合制御を行ったことと等価である。さ
らに、このことは処理全体に適用されるので、結果的に
各処理段で競合する競合方法１１の数を、処理段数全体
で総和をとった数の競合制御と等価になる。また競合方
法１２は入出力端子Ｂから前処理段での競合結果を出力
しており、その結果、自分が負けた場合は、その前処理
に関与する全競合方法１１は負けたことになる。このこ
とは、結論として、第２図に示した競合制御可能時間Ｔ
内で競合方法１２により接続された競合方法１１の全て
に対して競合制御を行うことになる。

この結果、第１図に示した競合制御動作限異長ρが処理
段数倍だけ延長されたことになり、信号線の伝搬遅延の
影響により制限される距離を延長可能である。

以上説明した内で、競合制御判定方式は特に限定せず、
各処理段の結果を時間的にずらせることで、全体に競合
数を処理段数分、増加させることが本発明の方式である
。

（発明の効果）以上詳細に説明したように、本発明によれば、競合制御
において、競合信号線の物理的距離により生じる競合動
作限異長を等測的に延長することが可能であり、以下の
利点がある。

ｌ）従来の競合制御方式で可能であった競合制御対象装
置の数を増大可能であり、競合速度が高速になり、競合
制御可能数が信号線の伝搬遅延の影響で減少した場合で
も、従来通りの競合装置を制御可能である。

２）競合制御線を処理段数だけ分割するので、競合対象
装置の内の一装置に異常が生じ、他の装置の競合動作に
悪影響を与える確率が分割数分の−となり、競合制御対
象装置数が多いシステムに対しての動作保証性が向上す
る。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
本実施例の動作を示すタイムチャート、第３図は従来の
パケット交換装置内の競合制御方法を示すブロック図、
第４図は従来例の動作を示すタイムチャート、第５図及
び第６図は従来例の詳細なタイムチャート、第７図は従
来のパケット信号のフレームパターンを示す図である。１・・・信号処理部、２・・・ランダムパターン発生器、３・・・受信レジスタ、４・・・送信レジスタ、５・・・プライオリティ・パターン発生器、６・・・プ
ライオリティ判別器、７・・・リトライカウンタ、８・・・ドライバ、９・・・シレーバ、ｌＯ・・・送信線、１１．１２・・・競合装置。

Claims

【特許請求の範囲】複数のパケット交換装置が信号線を共有し、ディジタル
信号をパケット単位でシリアル伝送するパケット交換装
置の送信権の獲得を行う競合制御方法において、対象となる装置をブロック分割し、各ブロック毎での競
合制御によって得られた結果同志を更に競合制御させる
ことを特徴とする競合制御方法。