JPH0346185A

JPH0346185A - 磁気記憶素子

Info

Publication number: JPH0346185A
Application number: JP1183053A
Authority: JP
Inventors: Yasuharu Hidaka; 檜高　靖治
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1989-07-14
Filing date: 1989-07-14
Publication date: 1991-02-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は不揮発性の超高密度固体磁気記憶素子に関する
。

（従来の技術）膜面に垂直方向を強磁性体（フェリ磁性体を含む）膜に
存在するストライプドメインの周囲のブロッホ磁壁（以
下、磁壁と称する）中に作った相隣る２本の垂直ブロッ
ホライン（以下、ＶＢＬと称する）からなるＶＢＬ対を
情報記憶単位として用いる磁気記憶素子においては、高
密度記憶を可能にするためＶＢＬ対を磁壁の運動によっ
て誘起されるジャイロ力を利用して転送する方式が望ま
しい。

この転送方式においては、ＶＢＬ対の安定転送を得るた
め、ストライブドメイン磁壁土にＶＢＬ対間隔を一定に
保つように、また１ビツトずつ選択転送できるようにビ
ット間障壁を付加する。その理由は１）ＶＢＬ対の転送
の一方向性を保証するため、２）ＶＢＬ対転送を妨げる
ストライプドメイン保持層の磁気的不均一の影響を軽減
するため、３）ＶＢＬ対転送条件に余裕度を与えるため
などである。

さらに該ストライプドメインの磁壁運動を生じさせるた
め、素子形成領域にストライプドメイン保持層面に垂直
方向に均一なパルスバイアス磁界を印加することが必要
である。該パルスバイアス磁界を印加するにはストライ
ブドメイン保持層の中で、情報担体であるＶＢＬ対を安
定化させている領域（ストライブドメインを配列してい
る領域）に均一なパルスバイアス磁界を印加できるよう
にコイルを設置する必要がある。このコイルは断面積を
大きくし過ぎると、必要な磁界を発生するのに大きな電
流を必要とし、また、コイルの自己インダクタンスが大
きくなってしまい、立上がりが急峻な磁界を発生するの
に非常に高い電流電圧を必要とすることになる。このた
め、コイルの形状を可能な限り小さくし、さらに磁界発
生効率をよくするためには、なるべくコイル面をストラ
イブドメイン保持層に密着させて設置するのが望ましい
。

従来、外付はコイルが利用されていたが、上述のような
仕様を再現性よく満足することが非常′に難しかった。

（発明が解決しようとする問題）外付はコイルは膜面とコイル断面とを一致させて配置す
ることが非常に難しい技術であった。ブロッホラインメ
モリで利用しているＶＢＬ対はパルスバイアス磁界の大
きさに敏感に影響を受けるので、素子動作の余裕度を大
きくしようとすると、コイルを精度よく設置することが
重要になる。

本発明は、上述のような従来の欠点を除去してメモリ動
作の安定性を増加した磁気記憶素子を提示することにあ
る。

（課題を解決するための手段）本発明では、パターン形状技術を使って、パルスバイア
ス磁界印加用コイルをストライブドメイン保持層上に寸
法精度よく定められた位置に設置していることを特徴と
する磁気記憶素子を提示している。

本発明は上述の構成を取ることにより、従来技術の問題
点を解決し、素子特性が優れた磁気記憶素子を提示して
いる。

（作用）ＶＢＬ対を利用したブロッホラインメモリでは各種動作
に必要な局所磁界を導体パターンに与えた電流によって
発生している。したがって、ストライブドメイン保持層
上には各種電流のための多層構造導体パターンを各層間
に絶縁層を入れながら配置している。この各種電流用多
層導体パターンマスクにＶＢＬ対駆動駆動用パルスバイ
アス磁界生するためのコイルのパターンマスクも同時に
入れておく。素子部のみを取り囲むコイル形状にし、各
種電流用の導体パターンのリード線はスルーホールによ
って、−コイルの最上面まで引き上げ、そこからコイル
の外へ出しておく。こうすることにより、不必要な領域
に磁界を与えることなく必要領域のみに有効に磁界を加
えることが可能になり、消費電力、印加電流電圧を必要
以上に高くする必要がなくなるので、小型化、低消費電
力化に適合した素子を得ることが可能になる。

（実施例１）第１図は本発明により、形成した導体パターンの断面を
示している。導体層はこの例では、図に示す３．４．５
．６の４層で、各導体層間には絶縁層を配置しである。

また、必要に応じてスルーホールを通して異なる層間の
接続をしている。各導体層からのリード線はスルーホー
ルを通して７まで膜面に垂直方向に引き出す。そのレベ
ルからチップ周辺のポンディングパッド９ヘリード線を
導く。このように工夫することにより、ＶＢＬ対転退転
送路む素子主要部に均一なパルスバイアス磁界が加える
コイルを、各導体層用のマスクにコイル形状用の導体パ
ターンマスクを配置しておくことにより、第１図に８で
示すコイルが自動的に形状される。第２図は以上の方法
で形状したコイルの概略図である。コイルを形状する各
線輪３’、　４’、　５’、　６’は導体パターンの３
、４．５．６とそれぞれ同一マスクに入っている。１０
は層間絶縁層。各線輪は層間絶縁層のスルーホールを通
して接続されている。１１．１１’はコイルのリード線
である。このコイルのリード線である。このコイルの中
に第３図に示す導体パターン部がすっぽりと収まった形
状になる。各導体パターン層のリード線７が膜面垂直方
向に層間絶縁層に開けたスルーホールを通して膜面法線
方向に引出され、コイルの上面の上を絶縁層を介して横
切り、ポンディングパッドに接続されている。

（実施例２）第４図は本発明により、形威した導体パターンとコイル
の相対位置関係を導体パターン層の断面図上に示してい
る。導体層はこの例では、図に示す３゜４、５．６の４
層で、各導体層間には絶縁層を配置しである。また、必
要に応じてスルー、ホールを通して異なる層間の接続を
している。各リード線はそのままチップ周辺のポンディ
ングパッド９に接続する。その上に平坦化プロセスを利
用してフラット面を形威し、その上にＶＢＬ対転退転送
路む素子主要部に均一なパルスバイアス磁界を加えるコ
イルとして所定のターン数をもつコイルを形成する。

こうすることにより、ＶＢＬ対転退転送路む素子主要部
に均一なパルスバイアス磁界が加えることができる。第
４図に８で示すコイルを形成する。この方法の特徴はコ
イルのターン数を導体パターンの層の数とは独立に決め
られる所にある。

（発明の効果）本発明により、この磁気記憶素子の最大の課題の一つで
あったマイナーループであるストライブドメイン磁壁に
均一なパルスバイアス磁界を精度よく与えることができ
るようになり、ＶＢＬ対を安定性よく１ビツトずつ選択
転送することができるようになった。

【図面の簡単な説明】

第１図は本発明の構成例におけるパルスバイアス磁界印
加用コイルと導体パターンとの相対位置関係を示した図
、第２図はコイルの例を詳細に示した図、第３図は素子
用の多層導体パターンの概略図、第４図は本発明の他の
構成例を示す図。図において、１ニスドライブドメイン保持層基板、２ニスドライブド
メイン保持層、３．４．５．６：素子に各種局所磁界を
印加する多層導体パターン層、７：導体パターンのリー
ド線、８：パルスバイアス磁界発生コイル、９：ポンデ
ィングパッド、１０：各導体パターン層間の絶縁層、１
１゜１１′：コイルのリード線、１２：各層間接続用導
体。

Claims

【特許請求の範囲】

　情報の読み出し、書き込み、蓄積の機能を備えてなる
磁気記憶素子において、膜面に垂直な方向を磁化容易方
向とする強磁性体膜（フェリ磁性体膜も含む）に存在す
るストライプドメインの周辺のブロッホ磁壁中に作った
相隣合う２つの垂直ブロッホラインからなる垂直ブロッ
ホライン対を記憶単位として用いる磁気記憶素子におい
て、該強磁性体膜表面上の素子部を取り囲む位置にパル
ス磁界発生コイルが積層形成されてあることを特徴とす
る磁気記憶素子。