JPH034529A - 微細パターンの形成方法 - Google Patents

微細パターンの形成方法

Info

Publication number
JPH034529A
JPH034529A JP13749589A JP13749589A JPH034529A JP H034529 A JPH034529 A JP H034529A JP 13749589 A JP13749589 A JP 13749589A JP 13749589 A JP13749589 A JP 13749589A JP H034529 A JPH034529 A JP H034529A
Authority
JP
Japan
Prior art keywords
etching
substrate
sicl4
pattern
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13749589A
Other languages
English (en)
Inventor
Yutaka Okabe
豊 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP13749589A priority Critical patent/JPH034529A/ja
Publication of JPH034529A publication Critical patent/JPH034529A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、シリコン溝形状を有する半導体装置、特に
MO3LSI、高集積バイポーラLSIに好適な微細パ
ターンの形成方法に関するものである。
(従来の技術) 近年の半導体記憶装置は、記憶容量の増大の要求に伴っ
て、記憶素子(メモリセル)の微細化が促進され、素子
の高集積化がはかられている。このように集積度を向上
させるために、微細なパターンの形成が望まれている。
ここでは−例として、第3図(a)ないし第3図(e)
に特開昭62−194624号公報に示される従来の微
細パターン形成方法について説明する。
まず、第3図(a) ニおいて、P型Si基Fi31上
にエツチングマスクとなるSi酸化膜32を焼成化法。
化学気相成長(CVD)法などにより、堆積させる。
次に、通常の光りソグラフィ法により、パターニングを
行ない、Si酸化膜32をドライエツチングして、レジ
ストマスクのパターンをSi酸化膜に転写し、レジスト
を03アツシングおよび熱硫酸通水により除去して、第
3図(ロ)に示されるようなSi酸化膜パターン32a
によるエツチングマスクを形成する。
次に、第3図(C)に示されるように、全面にPSG膜
33を形成する。
次に、第3図(d)に示すように、方向性のよいRIE
 (反応性イオンエツチング)により、全面エツチング
を行ない、Si酸化膜パターン32aのサイドにPSG
II!33を残し、PSGサイドウオール膜33aとし
て残す。
このようにして、微細なパターンの形成が可能となり、
第3図(e)に示すように、Si酸化膜パターン32a
およびPSGす・イドウオール膜33aをエツチングマ
スクとして用い、塩素C2を含むエツチングガスにより
、P型Si基板31をエツチングすることにより、微細
なアスペクト比の高い、P型Si基板31のトレンチ3
4が形成できる。
(発明が解決しようとする課題) しかしながら、上記に示した従来の微細パターン形成方
法においては、Si酸化膜パターン32aの形成後に、
PSG膜33を堆積し、その後PSG膜33をエツチン
グするというように、工程が複雑になるとともに、パタ
ーン間隔が微細化すると、PSGサイドブオール膜33
aの厚さが薄(なり、寸法制御が困難となるという問題
点があった。
この発明は上記従来技術がもっている問題点のうち、工
程の複雑な点と、寸法制御が困難な点について解決した
微細パターンの形成方法を提供するものである。
(課題を解決するための手段) この発明は、微細パターンの形成方法において、Si基
板上にSi酸化膜パターン形成後に塩化ケイ素系ガスま
たはその混合物を用いて反応させることにより、Si酸
化膜の上面および側面にSi系堆積物を形成して微細な
パターンを形成する工程を導入したものである。
(作 用) この発明は、微細パターン形成方法において、以上のよ
うな工程を導入したので、Si酸化膜パターンに反応さ
せる塩化ケイ素系ガスまたはその混合物は堆積を伴なう
Siと、エツチングを進める塩素の両方を含んでいるか
ら、マスクとなるSi酸化膜パターンの上面および側面
にのみSi系の堆積物を析出させるとともに、それを保
護膜として、微細なパターンを形成する。
(実施例) 以下、第1図(a)〜第1図(6)を参照して、この発
明の微細ハターン形成方法の実施例について説明する。
まず、第1図(a)において、11はP型5i(100
)基板であり、抵抗率が1〜20Ω1の範囲のものを使
用している。
このP型Si基板11上に焼成化または、化学気相成長
(CVD)法によりSi酸化膜12を形成する。
このSi酸化膜12はP型Si基板11のトレンチエツ
チング時にエツチングマスクとして用いられるもので、
必要に応じてSi窒化膜や、Si酸化膜とSi窒化膜を
積層したものを用いる。
次に、Si酸化膜12上にレジストを塗布し、ホトリソ
グラフィにより、レジストのバターニングを行なう。
このレジストをマスクにして、RIHにより、Si酸化
膜12をエツチングした後に、レジストを除去し、第1
図(b)に示すようなSi酸化膜パターン12aを形成
する。
次に、5IC1,またはS+HCl5などのデポジショ
ンの成分であるSiとエツチング成分であるC1との両
方を含んだガスを用いて、適切な条件でエツチングチャ
ンバを用いて、RIEを行なうと、第1図(C)に示す
ようにSi酸化膜パターン12aの上面および側面にの
み、Si系堆積膜13が堆積し、ホトリソグラフィの限
界よりも小さな間隔のパターンが形成できる。
これは、第2図(a)に示されるように、5i(44ガ
スの場合で説明すると、5iC1sがプラズマ中でデポ
ジション成分の5rC1a とエツチング成分のCff
1yに分解する。これらのイオン、プラズマがP型Si
基板11の表面に到達するが、Siと5iftのエツチ
ング機構の違いにより、P型Si基Fi、11の表面で
は、エツチングがデポジションより同等あるいは優性で
あり、Si酸化膜パターン12aの表面では、デポジシ
ョンがエツチングより優性となり、Si酸化膜パターン
12aの上面および側面にのみ選択的にSi系堆積11
113’が形成する(第2図す))。
このときのエツチング条件は、Siと61を含むガス(
SiCL+5iHCj1など)を用い、RFパワー10
0W以下、圧力3Pa以上で所望の条件が達成できる。
また、このSi系堆積膜13の形成時において、Siと
CIを含むガスに酸素02または、窒素N2またはこの
両方を混合させることにより、Si系堆積膜13中にO
,Nが混入して、SingまたはSin、あるいはSi
OxNy系の堆積物となり、エツチングマスクとしてP
型Sl基板11のエツチング時にSiとの選択比が向上
し、より有効となる。
この実施例では、マグネトロンRIEを用い、5iC1
,30sccHb Oil OsccwRFパワー50
W1圧力3Paにおいて、6分間反応させることにより
、Si酸化膜パターン12aの上面および側面に063
nのSi系堆積膜13を形成させ、1.0μの間隔で作
製したSi酸化膜パターン12aを0.4−のパターン
に縮小させることができた。
このようにして作製した微細パターンをエツチングマス
クとして用い、C1t系ガスを用い、P型Si基板11
をエンチングすることにより、第1図(d)に示すよう
な高アスペクト比のSi)レンチ14を作製する。
(発明の効果) 以上、詳細に説明したように、この発明によれば、Si
基板上に形成したSi酸化膜パターンに塩化ケイ素系ガ
スまたはその混合物を用い、大気中にさらすことなく反
応させることにより、Si酸化膜パターン上にのみ、S
i系の堆積物を形成し、微細なパターンを形成するよう
にしたので、大気中にさらすことなく続けて、Si)レ
ンチエツチングを行なうことができる。
また、寸法制御は、Si系堆積物を堆積させる時間のみ
で行うことができるとともに、どのような微細パターン
にも適用することが可能となる。
【図面の簡単な説明】
第1図(a)ないし第1図はこの発明の微細パターンの
形成方法の一実施例の工程断面図、第2図および第2図
Q))は同上微細パターンの形成方法におけるSi系堆
積膜形成の模式図、第3図(a)ないし第3図(e)は
従来の微細パターン形成方法の工程断面図である。 11・・・P型Si基板、12・・・Si・・・酸化膜
、12a・・・Si酸化膜パターン、13・・・Si系
堆積膜、14・・・トレンチ。 第1図 、18−づン辷11.IIこ#1t65#11N114
/1/N+Jl&IJi!l#ノ12ワ第2図

Claims (1)

  1. 【特許請求の範囲】 (a)Si基板上にSi酸化膜パターン形成後に塩化ケ
    イ素系ガスまたはその混合物を用いて反応させることに
    よりSi酸化膜パターンの上面および側面にSi系堆積
    物を形成し、微細なパターンとする工程と、 (b)大気中にさらすことなく上記微細なパターンを用
    いて、上記Si基板をエッチングして微細Siパターン
    を形成する工程と、 とよりなる微細パターン形成方法。
JP13749589A 1989-06-01 1989-06-01 微細パターンの形成方法 Pending JPH034529A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13749589A JPH034529A (ja) 1989-06-01 1989-06-01 微細パターンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13749589A JPH034529A (ja) 1989-06-01 1989-06-01 微細パターンの形成方法

Publications (1)

Publication Number Publication Date
JPH034529A true JPH034529A (ja) 1991-01-10

Family

ID=15199994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13749589A Pending JPH034529A (ja) 1989-06-01 1989-06-01 微細パターンの形成方法

Country Status (1)

Country Link
JP (1) JPH034529A (ja)

Similar Documents

Publication Publication Date Title
US7638436B2 (en) Semiconductor processing methods of transferring patterns from patterned photoresists to materials
US6071815A (en) Method of patterning sidewalls of a trench in integrated circuit manufacturing
JP2553513B2 (ja) 有機マスクを状態調節するための方法
CN100555577C (zh) 半导体器件的制造方法
JPS6365625A (ja) エッチング方法
JP2903884B2 (ja) 半導体装置の製法
US7057263B2 (en) Semiconductor wafer assemblies comprising photoresist over silicon nitride materials
KR100747671B1 (ko) 드라이 에칭 방법 및 반도체 장치의 제조 방법
WO2001026142A1 (en) Method for a consistent shallow trench etch profile
JPH11243084A (ja) 酸化膜エッチング方法
US7371695B2 (en) Use of TEOS oxides in integrated circuit fabrication processes
US6346366B1 (en) Method for making an advanced guard ring for stacked film using a novel mask design
JPH034529A (ja) 微細パターンの形成方法
JP2690860B2 (ja) 半導体物質の非等方性エッチング方法
JPH0831797A (ja) 選択エッチング方法
JPH0318023A (ja) 半導体装置の製造方法
JPH04127429A (ja) 半導体装置の製造方法
JPH0442822B2 (ja)
KR960005555B1 (ko) 반도체 소자 격리막 제조방법
KR100223327B1 (ko) 반도체 소자의 제조방법
JPS62186540A (ja) 半導体装置の製造方法
JPH0318022A (ja) 半導体装置の製造方法
JPH04294533A (ja) 半導体装置の製造方法
JPH05234934A (ja) 半導体装置の製造方法
JPH0393234A (ja) 半導体装置の製造方法