JPH0344467B2

JPH0344467B2 -

Info

Publication number: JPH0344467B2
Application number: JP59017114A
Authority: JP
Inventors: Yasuyuki Okumura; Kazuhiro Hayashi
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1984-02-03
Filing date: 1984-02-03
Publication date: 1991-07-08
Also published as: JPS60172855A

Description

【発明の詳細な説明】

（技術分野）本発明は複数の信号チヤネルが互いに位相差を
もつて時分割多重される信号伝送系において、異
なる位相の受信データに対して伝送装置がそれぞ
れの受信データに位相同期をとつて受信できるよ
うにするための多位相同期回路に関するものであ
る。（背景技術）複数の信号チヤネルが互いに位相差をもつて時
分割多重される信号伝送系としては例えばデイジ
タル総合サービス網（以下ISDNと略す）等にお
いて、宅内接続系として採用が検討されているも
のがある。ISDNにおける宅内接続系としては
種々の方式が考えられているが、使用線数、拡張
の容易さおよびハードウエア量等の点から伝送主
装置として加入者終端装置（以下DSUと略す）
と従伝送装置として端末とをバス形式に接続する
伝送形態が最も有望視されている。第１図はバス形式による宅内接続系を概念的に
説明したものである。同図において、１はDSU、
２−１……２−Ｎはｎ個の端末、３はＴ線、４は
Ｒ線、５は終端回路を示し複数の端末がバス形式
に接続されることが示されている。Ｔ線およびＲ
線はバス線を示し、DSUから各端末に向かう線
をＲ線、各端末からDSUに向かう線をＴ線と名
づけるものとする。バス形式による宅内接続系の具体的配線形態と
して第２図ａに示す単純バス（DSU〜DT₁：０
ｍ、DT₁〜DTn：100ｍ程度）および第２図ｂに
示す延長バス（DSU〜DT₁：500ｍ、DT₁〜
DTn：30ｍ程度）が有効である。また、第２図
ｃに示すポイント−ツウ−ポイント接続形式
（DSU〜DT₁：1000ｍ程度）も考えられる。同図
において第１図におけると同じ部分を同じ符号で
示している。第２図に示されたごとき伝送系における送受信
データの位相同期の方法としては、従来、以下に
述べる方式がとられていた。すなわちＲ線に関し
ては、DSUから放送形式にデータを送出し、各
末端において受信データ列からクロツク成分を抽
出して位相同期をとる方式が一般的である。これ
に対してＴ線に関しては、第２図ａおよびｂに示
したようにバス接続形式の場合、DSUと各端末
間の距離がまちまちであり、同図ｃに示したよう
にバス接続形式とポイント−ツウ−ポイント形式
の伝送距離が大きく異なるため、DSUにおける
受信信号位相が不定となる。また、第２図ａ，ｂ
およびｃに示した配線形態の全てに対してDSU
が共用できることが望ましい。このため、伝送符
号として100％AMIを用い各端末は、該端末に割
りあてられたチヤネルの情報信号だけでなくフレ
ーム先頭を示すフレームビツトをも送出し、
DSUにおいて通常の位相同期回路によりサンプ
リングクロツクを抽出し、該クロツクによりフレ
ーム同期をとる方式が従来採られている。第３図は通常のデイジタル形位相同期回路の構
成を示したものである。同図において、６は２値
量子化位相比較器、７はシーケンシヤルループフ
イルタ、８は固定発振器、９はパルス付加または
除去回路、１０は分周器である。同図の位相同期
回路においては、２値量子化位相比較器６は入力
信号の１ビツトごとに出力信号位相との比較を行
いその結果＋１または−１を出力する。この出力
はシーケンシヤルループフイルタ７で制御の信頼
度を向上してパルス付加または除去回路９を制御
する。上記シーケンシヤルループフイルタ７は通
常アツプ−ダウンカウンタで構成され、＋１入力
はカウンタを１ビツト上にシフトさせ、−１入力
はカウンタを下方に１ビツトシフトさせる。アツ
プ−ダウンカウンタには予め段数Ｎを設定してお
き、カウンタの内容がＮまたはＯに到達すると対
応する出力を発生する。この出力に対応して、パ
ルス付加または除去回路９が固定発振器８の出力
パルスに対し付加または除去を行い、その結果を
分周器１０により分周して位相同期回路出力信号
とする。第４図は、第３図に示したような位相同期回路
を有するDSUにおける従来の位相同期方式を説
明している。同図においてａは宅内接続系を示し
たものであつて、第１図におけると同じ部分を同
じ符号で示し、DT₀は最近接の端末、DT_Lは最遠
端の端末、DT_Mは上記DT₀とDT_Lの間に位置する
端末である。また、ｂは各部信号の位相関係を示
している。いま、DSUからDT₀までの距離およびDSUか
らDT_Mまでの距離を０ｍ、DSUからDT_Lまでの
距離をｌｍとする。またフレームとして第５図に
示したものを用いるとする。本例においては１フ
レームを125μsとして24ビツト構成としており、
伝送速度は192kbpsである。同図においてB₁，B₂
はそれぞれ64kbpsのチヤネル、Ｄは16kbpsのチ
ヤネル、Ｆはフレーム先頭を示すフレームビツ
ト、Ｇはガードビツト、Ｓはスペアビツトを表わ
す。ガードビツトＧは送信側においてドライバの
ハイインピーダンスモードとして送出される。ま
た、DT₀およびDT_MはそれぞれB₁およびB₂が割
りあてられ、DT_LはＤが割りあてられているとす
る。第４図ｂに示すように周期T₀のクロツク
CLK₁によつて作成されたデータがDSUからＲ線
にの位相で送出されたとすると端末DT₀および
DT_Mの入力端ＡおよびＢにおけるデータ位相
およびはと等しく、端末DT_Lの入力端Ｃにお
けるデータ位相はから時間t₀遅れる。ここで
ケーブルの１ｍ当りの伝搬時間をｖ〔sec／ｍ〕と
すると、t₀＝ｖ・ｔ secである。これに対する
各端末におけるＴ線へのデータ送出位相は、各端
末のＲ線受信位相に一致するように調整される。
従つて端末DT_Lの送出位相は受信位相にほぼ
等しく、端末DT_Mの送出位相は受信位相に
ほぼ等しく、端末DT₀の送出位相は受信位相
にほぼ等しい。これらのデータがDSUに受信さ
れる際の位相は端末の距離によつて異なり、端末
DT_Lからのデータ位相_Lはデータ位相から時
間2t₀遅れ、端末DT₀およびDT_Mからのデータ移
相₀はデータ位相とほぼ等しい。第４図にお
いて端末DT₀は64kbpsのB₁チヤネルが割り当て
られ、端末DT_Mは64kbpsのB₂チヤネルが割り当
てられ、端末DT_Lは16kbpsのＤチヤネルが割り
当てられている。この場合、端末DT₀からのB₁
チヤネルと端末DT_MからのB₂チヤネルは₀の位
相でDSUが受信し、端末DT_LからのＤチヤネル
は_Lの位相で受信する。従つて、DSUが₀の位
相で受信するのは２×64kbps＝128kbpsであり、
_Lの位相で受信するのは16kbpsである。従つ
て、DSUが₀の位相で受信するビツト数は、_L
の位相で受信するビツト数の８倍となる。DSU
において、第３図に示した位相同期回路の出力位
相は、ビツト数が８倍ある情報信号の位相₀に
ほぼ一致し、CLK₂が得られる。伝送路特性によ
る波形劣化を考慮して識別時間余裕を1/4タイム
スロツト、すなわち0.25T₀割りあてるとすると、
データ位相_Lに対して上記識別時間余裕を確保
するためには、次式が満たされなければならな
い。 2t₀＜0.25T₀ (1) 通常のケーブルにおいては、ｖ＝５〔ｎ sec／
ｍ〕であり、伝送速度は192kbpsであるから、式
(1)の関係からt₀＜650〔ｎ sec〕であり、サンプ
リングが有効に行われる限界の距離は次式で与え
られる。ｌ＜t₀／ｖ＝130〔ｍ〕 (2) このように距離が制限されてしまい、特にオフ
イス等広い範囲にISDN宅内接続系を適用しよう
とした場合、大きな問題となる。また、データ位相_Lで到着する信号に対して
はサンプリングクロツクの位相余裕が少なく、該
信号の誤り率が悪化するという欠点があつた。このように、複数の信号チヤネルが互いに位相
差をもつて時分割多重される信号伝送系におい
て、サンプリングクロツクを抽出する場合、従来
の位相同期回路を用いるとマーク率の高い信号チ
ヤネルに位相の一致したクロツクが得られる。従
つて、他の信号チヤネルにおける識別時間余裕が
減少するという欠点があつた。本発明の目的は、このような従来の問題点を解
決し、複数の信号チヤネルが互いに位相差をもつ
て時分割多重される信号伝送系において、各信号
チヤネルに対応して位相同期回路を設け各回路の
出力を合成してサンプリングクロツクとし、識別
時間余裕の確保可能な多位相同期回路を提供する
ことにある。（発明の課題）本発明はこのような従来技術の問題点を解決す
るため、加入者終端装置に対応する伝送主装置
と、端末に対応する従伝送装置が複数台バス形式
で接続される信号伝送系において、伝送主装置は
各々の従伝送装置から送られた信号チヤネルを分
離して、分離されたチヤネルごとにクロツクを再
生し、これらのクロツクを合成してサンプリング
クロツクとするようにしたもので、以下図面につ
いて詳細に説明する。（発明の構成および作用）第６図は本発明の原理図であり、フレームフオ
ーマツトとして第５図に示した構成をとる場合を
示したものである。ここで１１はフレーム同期用
バイオレーシヨン検出回路、１２はゲート信号発
生回路、１３は受信チヤネル分離回路、１４−１
〜１４−３は位相同期回路、１５はクロツク合成
回路である。また、第７図は第６図の原理図にお
ける各部信号を示し、はバイオレーシヨン検出
回路１１の出力するフレーム同期信号、，，
はそれぞれB₁チヤネル、B₂チヤネル、Ｄチヤ
ネル用ゲート信号、，，はそれぞれB₁チ
ヤネル、B₂チヤネル、Ｄチヤネル用サンプリン
グクロツクであつて、これらの各信号は同じ番号
によつて第６図中における対応個所に示されてい
る。実施例におけるチヤネル構成（2B＋Ｄ、Ｂ：
64kbps、Ｄ：16kbps）は、主として住宅および
事務所の１部屋内への適用を想定する。この適用
領域に対して要求される端末間距離は100〜150ｍ
と想定される。また、家庭および構内での劣悪な
雑音環境を考慮するとタイミング条件による端末
間距離制限は200〜250ｍとすることが望ましい。第７図に示した信号位相は、第４図に示した宅
内接続系において、B₁チヤネル、B₂チヤネル、
Ｄチヤネルをそれぞれ最近のDT₀、最近のDT_M、
最遠のDT_Lから送出された場合のDSU受信端に
おけるものである。伝送符号としては前述の100
％AMIを用い、ガードビツトＧは全てハイイン
ピーダンスモード（無信号）とする。フレーム同
期のためのフレームビツト検出には、通常AMI
バイオレーシヨンが用いられており、バイオレー
シヨン検出回路１１はこれを検出してフレーム同
期信号を発生する。フレームビツトはDT₀，
DT_M，DT_Lの３台ともが送出するが、最近接端
末即ちDT₀およびDT_Mから送出されたパルスの
レベルが高いため、DSU受信端におけるフレー
ムビツト位相はDT₀およびDT_Mの位相に一致す
る。ゲート信号発生回路１２にはフレーム同期信
号を受けてB₁チヤネル、B₂チヤネルおよびＤ
チヤネルに対応したゲート信号，およびを
発生する。各ゲート信号は各チヤネル長より、例
えば0.5タイムスロツトだけ長く調整しておく。
これは最近接端末の位相に一致したフレーム同期
信号から作られたゲート信号が、最遠端端末の
送出したチヤネルもカバーする必要があるためで
ある。入力信号とゲート信号〜より、受信チ
ヤネル分離回路１３は受信信号のうちB₁チヤネ
ルを位相同期回路１４−１へ、B₂チヤネルを位
相同期回路１４−２へ、Ｄチヤネルを位相同期回
路１４−３へ入力する。各位相同期回路は、B₁
チヤネル用クロツク、B₂チヤネル用クロツク
およびＤチヤネル用クロツクを発生する。ク
ロツク合成回路１５はゲート信号〜およびク
ロツク〜を用いて、B₁チヤネル用にゲート
された出力、B₂チヤネル用にゲートされた出力、
Ｄチヤネル用にゲートされた出力を発生する。第８図は本発明の一実施例であり、フレームフ
オーマツトとして第５図に示した構成をとる場合
を示したものである。ここで、１１はフレーム同
期用バイオレーシヨン検出回路、１４−１〜１４
−３は位相同期回路、１６はカウンタ、１７は
ROM、１８−１〜１８−３，１９−１〜１９−
３はアンドゲート、２０−１〜２０−３，２１−
１〜２１−３は立上り検出回路、２２−１〜２２
−３はRSフリツプフロツプ、２３−１〜２３−
３はアンドゲート、２４は３入力オアゲート、２
５は原発振器である。また、第９図は第８図の実
施例における各部信号を示し、はバイオレーシ
ヨン検出回路１１の出力するフレーム同期信号、
はB₁チヤネル用ゲート信号、はB₂チヤネル
用ゲート信号、はＤチヤネル用ゲート信号、
はB₁チヤネル用サンプリングクロツク、はB₂
チヤネル用サンプリングクロツク、はＤチヤネ
ル用サンプリングクロツク、，，はそれぞ
れB₁チヤネル用、B₂チヤネル用、Ｄチヤネル用
サンプリングクロツクを合成するためのゲート信
号、，，はそれぞれB₁チヤネル用、B₂チ
ヤネル用、Ｄチヤネル用にゲートされたクロツ
ク、は合成されたサンプリングクロツクであつ
て、これらの各信号は同じ番号によつて第８図中
における対応個所に示されている。第９図に示し
た信号位相は、第４図に示した宅内接続系におい
て、B₁チヤネル、B₂チヤネル、Ｄチヤネルをそ
れぞれ最近のDT₀、最近のDT_M、最遠のDT_Lから
送出された場合のDSU受信端におけるものであ
る。伝送符号としては前述の100％AMIを用い、
ガードビツトＧは全てハイインピーダンスモード
（無信号）とする。フレーム同期のためフレーム
ビツト検出には、通常AMIバイオレーシヨンが
用いられており、バイオレーシヨン検出回路１１
はこれを検出してフレーム同期信号を発生す
る。フレーム同期信号はカウンタ１６のリセツ
ト入力に加えられてカウンタ１６をリセツトす
る。カウンタ１６は、このフレーム同期信号を
基点に経過時間をカウントしてその結果をROM
１７に送る。ROM１７は、これによりB₁チヤネ
ル、B₂チヤネルおよびＤチヤネルに対応したゲ
ート信号，およびを発生する。入力信号と
ゲート信号，，のインバート信号とをそれ
ぞれアンゲード１８−１〜１８−３に通し、位相
同期回路１４−１〜１４−３に入力する。位相同
期回路１４−１には、B₁チヤネルのみが入力さ
れるため、B₁チヤネルに対応した入力に位相同
期したクロツクを発生する。同様にして、位相
同期回路１４−２，１４−３はそれぞれB₂チヤ
ネル、Ｄチヤネルに対応した入力に位相同期した
クロツク，を発生する。一方、ゲートされた
クロツクの立ち上がりによりフリツプフロツプ
２２−１がセツトされ、ゲート信号の立ち上が
りによりリセツトされる。これによりB₁チヤネ
ルのサンプリングに必要なクロツク信号だけを分
離するゲート信号を発生する。同様にして、ゲ
ートされたクロツクの立ち上がり信号およびゲ
ート信号の立ち上がり信号それぞれをフリツプ
フロツプ２２−２のセツト入力およびリセツト入
力することでB₂チヤネルサンプリング用のゲー
ト信号を発生させる。また、ゲートされたクロ
ツクの立ち上がり信号およびゲート信号の立
ち上がり信号をそれぞれフリツプフロツプ２２−
３のセツト入力およびリセツト入力とすること
で、Ｄチヤネルサンプリング用のゲート信号を
発生させる。最後に、ゲート信号とB₁チヤネ
ル用クロツクをアンドゲート２３−１に通した
結果のクロツク、ゲート信号とB₂チヤネル
用クロツクをアンドゲート２３−２に通した結
果のクロツクおよびゲート信号とＤチヤネル
用クロツクをアンドゲート２３−３に通した結
果のクロツクをオアゲート２４により加えあわ
せクロツクを得る。サンプリングクロツク出力
としてクロツク，，を各々とり出す形態と
合成されたクロツクをとり出す形態がある。なお第８図のROM１７の出力O₁，O₂，O₃はカ
ウンタ１６のアドレス情報に従つて次表のごとく
なる。

【表】ここでB₁，B₂，Ｄ，Ｇ等は第９図ａに示され
るカウンタの内容を示し、TSはタイムスロツト
長を示す。第１０図は本発明の第２の実施例において用い
られるフレーム構成を示しており、B₁，B₂はそ
れぞれ64kbpsのチヤネル、Ｄは16kbpsのチヤネ
ル、Ｆはフレームの先頭を示すフレームビツトを
示す。第５図と異なる点は、ガードビツトＧおよ
びスペアビツトＳがないことである。本例におい
ては、１フレームを125μsとして20ビツト構成と
しており、伝送速度は160kbpsである。第１１図
は本発明の第２の実施例構成を示している。同図
において、第８図におけると同じ部分は同じ番号
で示されており、それらの動作も第８図の場合と
異ならない。また、２６−１〜２６−３は遅延回
路、２７−１〜２７−３は立ち下がり検出回路、
２８−１〜２８−３はカウンタ、２９はノアゲー
ト、３０は遅延回路、３１は単安定マルチバイブ
レータ（以下モノマルチと略す）、３２−１〜３
２−３はオアゲートである。また、第１２図は第
１１図の回路における各部信号を示しているが、
宅内接続系として第９図におけると同様に第４図
ａの系を考えている。第１２図において、〜
は第９図における同番号の信号と同じ意味を持つ
ている。また同図においては各チヤネルの最終
ビツト検出信号、は最終ビツト検出信号に対
する1/4位相遅延した信号、は各チヤネルの最
終ビツト用サンプリングクロツク、は合成され
たサンプリングクロツクであつて、これらの各信
号は同じ番号によつて第１１図中における対応個
所に示されている。第１２図に示したフレーム同
期信号、B₁チヤネル用ゲート信号、B₂チヤ
ネル用ゲート信号、Ｄチヤネル用ゲート信号
、B₁チヤネル用サンプリングクロツク、B₂
チヤネル用サンプリングクロツク、Ｄチヤネル
用サンプリングクロツクが得られる過程は第９
図におけると同様である。これに対しB₁チヤネ
ルの位相でゲートされたクロツクの立ち上がり点
を立上り検出回路２０−１が検出し遅延回路２６
−１が1/4位相遅延させてフリツプフロツプ２２
−１がセツトされる。フリツプフロツプ２２−１
のリセツト信号は第９図と同じように得られる。
従つてゲート信号の立ち上がりは第９図の場合
に比して1/4位相遅くなり、アンドゲート２３−
１を通してオアゲート３２−１に入力されるクロ
ツクの第１ビツト目の立ち上がりが1/4位相遅く
なる。同様にしてB₂チヤネルサンプリングクロ
ツク用ゲート信号およびＤチヤネルサンプリン
グクロツク用ゲート信号が第９図の同一番号に
比して立ち上がりが1/4位相遅延したものとして
得られる。これらゲート信号およびをそれぞ
れアンゲート２３−２および２３−３に通すた
め、オアゲート３２−２および３２−３に入力さ
れるB₂チヤネル用サンプリングクロツクおよび
Ｄチヤネル用サンプリングクロツクの第１ビツト
だけが1/4位相遅延する。一方、アンドゲート２
３−１から得られるB₁チヤネル用サンプリング
クロツクの立ち下がり点を立ち下り検出回路２７
−１が検出し、カウンタ２８−１に立ち下がり信
号を入力する。カウンタ２８−１は、その立ち下
がり信号をB₁チヤネルのビツト数−１即ち７個
数えたら、信号をノアゲート２９へ入力する。同
様に、カウンタ２８−２および２８−３がそれぞ
れB₂チヤネルおよびＤチヤネルの最終ビツト位
相検出信号をノアゲート２９へ入力する。その結
果最終ビツト検出信号が得られ、遅延回路３０
により1/4位相遅い信号が得られる。信号を
モノマルチ３１のトリガ信号として入力し、モノ
マルチ３１の出力断続時間を1/2タイムスロツト
に調整しておく。モノマルチ３１の出力がB₁，
B₂およびＤの各チヤネル最終ビツト用サンプリ
ングクロツクであり、この信号と、B₁，B₂およ
びＤの各チヤネル用サンプリングクロツクのそれ
ぞれとがオアゲート３２−１〜３２−３により加
えられる。オアゲート３２−１〜３２−３の出力
はオアゲート２４により合成され、所望のサンプ
リングクロツクが得られる。サンプリングクロ
ツクは各チヤネルごとに受信信号位相と一致し
ており、第１０図に示したフレーム構成のごとく
チヤネル間にガードビツトが無い場合に適するよ
う各チヤネルの第１ビツトに対するクロツク位相
が1/4タイムスロツト遅れ、最終ビツトに対する
クロツク位相が1/4タイムスロツト早まるよう制
御される。ここで、各チヤネルの第１ビツトに対
するクロツク位相の遅れおよび最終ビツトに対す
る進みの量は受信信号の波形歪に応じて設定され
るものである。すなわち、クロツク位相の遅れ量
及び進み量は０〜１ビツト以内の実数値量であれ
ばよい。上記第２の実施例においては、波形歪のため現
フレームのＤチヤネルの最終ビツトが次フレーム
のＦビツトと重なるような場合、該Ｄチヤネルの
最終ビツトを識別するクロツクに対し位相を早め
るので、その重なりを避けて識別することができ
る。また、上記第２の実施例では端末の接続構成
が変わり、逆にＤチヤネルの先頭ビツトが直前の
B₂チヤネルの最終ビツトと重なるような場合、
第１ビツトの識別クロツク位相を遅くするので、
その重なりを避けて識別することができる。これ
らのことは、他のB₁，B₂チヤネルにもあてはま
る。これらの場合、ガードビツトが無いので伝送
効率が向上する。上述の２つの実施例においては、伝送主装置と
してのDSUにおけるサンプリングクロツク識別
時間余裕を1/4タイムスロツト確保しても、DSU
の入力信号位相偏差は1/2タイムスロツトまで許
容される。従つて、式(1)に対応して 2t₀＜0.5T₀ (3) が得られる。伝送速度が192kbpsであつても、第
４図ａの系においてサンプリングが有効に行われ
る限界の距離はガードビツトの有無にかかわらず
260ｍに延長される。上記バイオレーシヨン検出回路１１の実施例を
第１３図に示す。ここで、３３−１，３３−２は
コンパレータ、３４−１，３４−２は立ち上り検
出回路、３５−１，３５−２はRSフリツプフロ
ツプ、３６−１，３６−２，３８−１又３８−２
はアンゲート、３７−１，３７−２はシフトレジ
スタ、３９−１，３９−２，４０はオアゲート、
４１は単安定マルチバイブレータ（モノマルチと
略す）、４２は遅延回路である。このバイオレー
シヨン検出回路の動作タイムチヤートを第１４図
に示す。同図ａは、バイオレーシヨンが生じるま
でに１ビツト以上間隔がある場合、ｂはバイオレ
ーシヨンが直後に生じる場合を示している。第１
４図はバイオレーシヨンが正側で生じる場合を示
しているが、負側で生じる場合も同様な動作をす
る。バイオレーシヨンが生じるまでに１ビツト以
上間隔がある場合は（第１４図ａ）、入力信号の
正側立ちあがり信号がRSフリツプフロツプ３
５−１のセツト入力に加えられる。また、負側の
立ち上がり信号がリセツト入力に加えられるた
め、RSフリツプフロツプ３５−１のＱ出力は、
正側信号を受信してから負側信号を受信するまで
“Ｈ”レベルとなる。この間に、再び正側立ち上
がり信号があるとバイオレーシヨン検出信号が
出力される。これがモノマルチ４１、遅延回路４
２を通してＦビツト後半で“Ｌ”レベルとなる出
力信号〓〓を得る。また、バイオレーシヨンが直後
に生じる場合は（第１４図ｂ）、入力信号の正側
立ち上がり信号がシフトレジスタ３７−１に加
えられる。高速クロツクの速度が入力信号速度の
Ｎ倍ならばシフトレジスタはＮ段とする。これに
より１ビツト分遅延した正側立ち上がり信号が
アンドゲート３８−１に加えられる。このアンド
ゲート３８−１の他の入力には入力の正側信号が
加えられ、該アンドゲート出力がバイオレーシヨ
ン検出信号となる。（発明の効果）以上説明したように本発明の多位相同期回路を
バス接続系の伝送主装置が備えれば、フレームフ
オーマツト中におけるガードビツトの有無にかか
わらず伝送主装置において受信信号に対するフレ
ーム同期をとることにより、その受信信号の中の
複数のチヤネルを選択するゲート信号を発生し、
このゲート信号によりチヤネルごとに分離された
受信信号よりクロツク再生を行い、各チヤネルに
対するクロツクを合成することにより所望のサン
プリングクロツクを得るようにしたので、伝送主
装置と従伝送装置の距離差を拡大することがで
き、また、受信信号位相と再生クロツク位相が一
致するため、識別誤り確率を減少させることがで
きる等の利点がある。また、フレームフオーマツト中にガードビツト
が無い場合は各チヤネルの第１ビツトに対応する
クロツク位相を遅らせ、各チヤネルの最終ビツト
に対応するクロツク位相を早めるように制御した
ので、識別時間余裕を確保し、かつ伝送効率も向
上できる。

【図面の簡単な説明】

第１図はバス形式宅内接続系の概念図、第２図
は宅内接続系の具体的配線形態、第３図は従来の
デイジタル形位相同期回路の構成図、第４図は第
３図における位相同期回路を有するDSUにおけ
る位相同期方式の説明図、第５図は第４図におけ
る従来の位相同期方式および本発明の多位相同期
回路の一実施例におけるフレームフオーマツトを
示す図、第６図は本発明回路の原理図、第７図は
第６図の原理図における各部信号を示すタイムチ
ヤート、第８図は本発明回路の一実施例構成図、
第９図は第８図の実施例における各部信号を示す
タイムチヤート、第１０図は本発明回路の第２の
実施例におけるフレームフオーマツトを示す図、
第１１図は本発明回路の第２の実施例構成図、第
１２図は第１１図の実施例における各部信号を示
すタイムチヤート、第１３図は各実施例における
バイオレーシヨン回路のブロツク図、第１４図は
その動作タイムチヤートである。１……DSU、２−１〜２−Ｎ……端末、３…
…Ｔ線、４……Ｒ線、５……終端回路、６……２
値量子化位相比較器、７……シーケンシヤルルー
プフイルタ、８……固定発振器、９……パルス付
加または除去回路、１０……分周期、１１……フ
レーム同期用バイオレーシヨン検出回路、１２…
…ゲート信号発生回路、１３……受信チヤネル分
離回路、１４−１〜１４−３……位相同期回路、
１５……クロツク合成回路、１６……カウンタ、
１７……ROM、１８−１〜１８−３，１９−１
〜１９−３……アンドゲート、２０−１〜２０−
３，２１−１〜２１−３……立上り検出回路、２
２−１〜２２−３……RSフリツプフロツプ、２
３−１〜２３−３……アンドゲート、２４……３
入力オアゲート、２５……原発振器、２６−１〜
２６−３，３０……遅延回路、２７−１〜２７−
３……立ち下がり検出回路、２８−１〜２８−３
……カウンタ、２９……ノアゲート、３１……単
安定マルチバイブレータ、３２−１〜３２−３…
…オアゲート。

Claims

【特許請求の範囲】１複数の信号チヤネルが互いに位相差をもつて
時分割多重される信号伝送系の受信用位相同期回
路において、該伝送系の伝送フレーム上のフレー
ム先頭ビツトを検出して該フレームに含まれる各
チヤネルの信号を分離して通過させる時間幅のゲ
ート信号を各チヤネル毎に発生させる手段と、該
ゲート信号に応じて上記伝送フレームから分離さ
れた各チヤネルの信号から当該チヤネルのクロツ
クを再生する手段と、再生されたクロツクを出力
する手段とを具えて、伝送フレームから分離され
たチヤネルの信号からクロツクを再生する手段が
チヤネルの第１ビツトに対応するクロツク位相を
０から１ビツト以内の実数値量遅らせ、チヤネル
の最終ビツトに対応するクロツク位相を０から１
ビツト以内の実数値量早めるように制御したクロ
ツク再生回路を用い、位相の異なる複数チヤネル
が多重化された伝送フレームの受信信号に位相同
期することを特徴とする多位相同期回路。２再生されたクロツクを出力する手段として各
チヤネルごとに再生されたクロツクを合成して共
通クロツクを出力する回路を有することを特徴と
する特許請求の範囲第１項記載の多位相同期回
路。