JP3935893B2 - クロック再生方法及びクロック再生器 - Google Patents

Description

本発明は、イーサネットを介して同期通信網を構成するディジタルデータの多重化伝送システムにおけるクロック再生方法及びクロック再生器に関し、特に、イーサネット（Ｒ）との間でディジタルデータを送受信するイーサインタフェース搭載装置を利用した伝送装置により、同期通信網に従属したディジタルデータ同期多重化伝送を行うことを可能とするように、該伝送装置内で再生する伝送基準クロックの周波数安定度を向上させるクロック再生方法及びクロック再生器に関する。

近年、イーサネット（Ｒ）と接続するためのイーサインタフェース搭載装置によるインフラ整備が多方面で急速に進展しており、伝送路のＩＰ（Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃｏｌ）化がなされている。しかし、この場合、従来の同期多重化システム全体を、一度に全てＩＰ化することは困難であり、ＩＰ化への移行期間が必須とされる。

一方、イーサインタフェースを利用して、従来の網同期通信システムを接続可能とすることにより、ディジタル化、ＩＰ化への移行時等におけるシステム構築を容易に実現可能とするために、産業上の各種の利用分野において、イーサインタフェースを利用した技術についての要求が顕著になってきている。例えば、次のような伝送装置分野（端局装置や多重化装置をも含む各種の伝送用の装置分野）での要求が顕著である。

・電力保安通信網を例にとれば、伝送装置としてイーサインタフェース搭載装置を利用して、従来の同期通信網（クロック周波数安定度として網同期装置（ＮＳＥ−ＬＳ）クラスの５×１０^-5以下という安定度を実現する必要がある）で構成されるシステムとの接続を実現しようとする伝送端局装置分野。
・電力保安通信網を例にとれば、伝送装置としてイーサインタフェース搭載装置を利用して、伝送路の伝送速度が１７６ｋｂ／ｓ、３８４ｋｂ／ｓ、７６８ｋｂ／ｓ等のように伝送帯域制限がある場合の同期多重化を実現しようとする伝送端局装置分野。
・従来、網同期装置が設置されていない事業所において端局装置からのＬＩＮＥ従属同期により同期通信を行っていたシステムを、伝送装置としてイーサインタフェース搭載装置を利用した伝送路に置き換えた使用を実現しようとする伝送端局装置分野。

以下の説明においては、同期通信網に適用する伝送装置の基準クロック周波数安定度について、電力保安通信網を例にとって説明するが、前述のような他の分野についても同様である。

まず、図５に伝送装置としてイーサインタフェース搭載装置を用いたシステム構成の一例を示す。ＰＣ５３からＰＣ５４に、もしくは、この反対方向に、イーサインタフェース搭載装置５１、５２を介しデータ伝送を行う場合、通信プロトコルにＩＰ（Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃｏｌ）を使用したパケット通信であるため、一般的に、ＰＣ５３とＰＣ５４間では同期はとらず、非同期にデータの送受信が行われている。

一方、図６に示す既設の電力保安通信網従属同期伝送方式の例においては、網同期装置（ＮＳＥ−ＬＳ）６５より多重化装置マスタ側６１に対してデータ信号伝送用の基準クロックを供給することにより、多重化装置マスタ側６１を網同期装置に従属同期させ、該基準クロックに周波数同期したデータ伝送装置６３からのデータ信号を受信して多重化装置クロックＬＩＮＥ従属側６２に送信している。

また、多重化装置マスタ側６１と多重化装置クロックＬＩＮＥ従属側６２との間は受信データ信号（Ｂ８ＺＳ符号：Ｂｉｐｏｌａｒ ｗｉｔｈ ８ Ｚｅｒｏｓ Ｓｕｂｓｔｉｔｕｔｉｏｎ ｃｏｄｅ）の周波数安定度は５×１０ ^-5 以下となっている。
多重化装置クロックＬＩＮＥ従属側６２では、多重化装置マスタ側６１からの受信データ信号から基準クロックに周波数同期したクロックを再生している。この時、従属同期伝送方式として受信データ信号より基準クロックに周波数同期したクロックを再生する場合、多重化装置クロックＬＩＮＥ従属側６２において再生したクロックの周波数安定度は、一般的に、網同期装置（ＮＳＥ−ＬＳ）クラス５×１０^-5以下が必要と規定されている。

従来、図５に示すＩＰ化されたイーサインタフェース構成を利用して、図６の構成を吸収した同期伝送システムとしてデータ伝送を行う場合、図７に示すＨＤＳＬ（Ｈｉｇｈ−Ｂｉｔ−Ｒａｔｅ Ｄｉｇｉｔａｌ Ｓｕｂｓｃｒｉｂｅｒ Ｌｉｎｅ）モデム７１，７２のインタフェースをＩＴＵ−Ｔ Ｇ．７０３規格のインタフェースとして、それぞれ、多重化装置マスタ側７３、多重化装置クロックＬＩＮＥ従属側７４に接続して、１.５４４Ｍｂ／ｓの伝送速度で伝送する同期多重化データ伝送が実用化されている。ここに、図７は、従来のＩＰ化された伝送路を利用した、同期多重化通信を説明するための説明図である。

なお、図５に示す構成においては、伝送する信号速度が１.５４４Ｍｂ／ｓ以下の７６８ｋｂ／ｓ、３８４ｋｂ／ｓ、１７６ｋｂ／ｓ等の場合も想定されている。しかしながら、図７に示す同期多重化データ伝送の場合、ＩＴＵ−Ｔ Ｇ．７０３規格のインタフェースでは、これらの速度については規定されていない。従って、図７でＨＤＳＬモデム７１，７２を１０ＢＡＳＥ−Ｔインタフェース側に切り替えた場合、伝送する信号速度が１.５４４Ｍｂ／ｓ以下で同期多重化構成を実現しようとしても、伝送する信号速度に対応したクロック再生ができないため、１.５４４Ｍｂ／ｓ以下での同期多重化構成は従来技術としては実現することができず、１.５４４Ｍｂ／ｓの伝送速度に限られた動作となる。

一方、伝送する信号速度が１.５４４Ｍｂ／ｓ以下の同期多重化伝送を想定して、ＩＴＵ−Ｔ Ｘ．２１規格での実現を考えた場合、図８に示すようになる。ここに、図８は、従来のＸ．２１における伝送フレームフォーマットの一例を説明するための説明図である。図８に示すように、伝送フレームとしては、エンベロープ形式となり、データビットＤ１〜Ｄ６の前後にフレームビットＦやステータスビットＳの冗長ビットが付加されるため、伝送速度（例えば、６４ｋｂ／ｓ）とデータ速度（例えば、４８ｋｂ／ｓ）とが等しくならず、伝送効率が低下する。

また、図５に示すＩＥＥＥ８０２．３規格により規定されるイーサインタフェース（以下、１０Ｍｂ／ｓイーサネット（Ｒ）の場合の１０ＢＡＳＥ−Ｔを前提として説明する）の物理層（レイヤ１）では、１０ＭＨｚマンチェスタ符号（Manchester code）を利用している。１０ＭＨｚマンチェスタ符号による受信データ信号を基にして基準クロックに周波数同期したクロックを再生する場合、１０ＢＡＳＥ−Ｔでの通信方式が非同期通信であるため、１０ＭＨｚマンチェスタ符号が連続的に出力されなく、１０ＭＨｚマンチェスタ符号による受信データ信号の周波数成分が変動して周波数安定度が劣悪であり、その受信データ信号から抽出して再生したクロックの周波数安定度は２×１０^-2程度しか得られない。このため、同期通信網として、通信相手機のＬＩＮＥ上の信号に従属させた同期多重化通信の構築が困難となり、将来に向けた伝送インフラへの移行の妨げとなっており、解決策が求められている。なお、かくのごとき解決策を備えた本発明に類似する従来技術を広く調査したが、類似技術を検出することができなかった。

伝送装置として、イーサネット（Ｒ）との間でディジタルデータを送受信するイーサインタフェースの物理層を使用して、同期通信網に従属した同期多重化伝送を行う場合、１０ＭＨｚマンチェスタ符号による受信したデータ信号から抽出されるクロックの周波数安定度は、前述のように、２×１０^-2となり、同期多重化伝送時に必要な網同期クロック安定度（５×１０^-5以下）に比べて劣悪であるため、イーサインタフェースを使用した伝送装置の同期通信網への接続は困難となっている。
イーサインタフェースの物理層とは、ＯＳＩでプロトコル階層化を定めたＯＳＩ基本参照モデル（７層）のレイヤ１である物理層のことであり、具体的にはイーサインタフェースの物理的な接続方法や伝送方法等を使用している。

また、１.５４４Ｍｂ／ｓ以下の伝送についてはＩＴＵ−Ｔ Ｇ．７０３勧告のインタフェースとしての規定がなく、１.５４４Ｍｂ／ｓ以下の伝送速度に対応させた任意のクロック再生が実現されていないので、７６８ｋｂ／ｓ、３８４ｋｂ／ｓ、１７６ｋｂ／ｓ等の１.５４４Ｍｂ／ｓ以下の同期多重化伝送を実現することができず、将来の伝送インフラへの移行の妨げとなっている。

本発明は、かくのごとき実情を考慮してなされたものであり、イーサネット（Ｒ）とのディジタルデータの送受信を司るイーサインタフェースの物理層を使用する場合においても、伝送装置として、同期通信網に従属させた同期多重化伝送を可能とするために必要な基準クロック周波数安定度（５×１０^-5以下）にまで、伝送装置内で再生する基準クロックに周波数同期した伝送基準クロックの安定度の向上を図ることを目的になされたものである。

本発明の第１の技術手段は、イーサネットを介して同期通信網を構成するディジタルデータの同期多重化伝送システムにおけるクロック再生器において、イーサインタフェースを搭載し、該インターフェースとしてあらかじめ設定された速度周期で受信したディジタルデータ（イーサフレーム）及びイーサネットの受信クロックを出力する復号部と、上記イーサフレームを設定されているデータ速度に変換して出力すると共に、イーサフレームのＳＦＤを検出する速度変換／フレーム変換部と、上記受信クロックをカウントすると共に、上記ＳＦＤ検出の通知を受けＳＦＤ検出毎のカウント値の比較によりＳＦＤの検出タイミングと受信クロックの検出タイミングとの位相差を抽出するクロック速度調整部と、上記位相差を補正して前記速度周期のクロックを再生するクロック生成部と、上記クロックを伝送基準クロック周波数に分周する分周部と、上記伝送基準クロックを安定化する位相比較部と電圧制御水晶発振器とを含む、安定化した伝送基準クロックを再生することを特徴としたものである。

第２の技術手段は、イーサネットを介して同期通信網を構成するディジタルデータの同期多重化伝送システムにおけるクロック再生方法において、イーサインタフェースとしてあらかじめ設定された速度周期で受信したイーサフレームのディジタルデータからイーサネットの受信クロックを抽出し、イーサフレームのＳＦＤを抽出し、抽出した受信クロックとＳＦＤの抽出タイミングを比較した位相差を検出し、これを補正して前記速度周期のクロックを再生し、この再生したクロックを伝送基準クロック周波数に分周したクロックと電圧水晶発振器の出力クロックとを位相比較し電圧制御水晶発振器の入力電圧を制御して安定化した上記伝送基準クロックを再生することを特徴としたものである。

第３の技術手段は、第２の技術手段において、上記抽出した受信クロックをカウントし、上記ＳＦＤの抽出タイミング毎にカウント値を比較することにより上記位相差を検出し、当該位相差を補正することを特徴としたものである。

以上のごとき技術手段から明らかなように、本発明によれば、イーサネット（Ｒ）に利用されている１０ＭＨｚのマンチェスタ符号を１０ＭＨｚＮＲＺ信号に変換すると共にこの信号の中からイーサフレームのＳＦＤを検出して，このＳＦＤの位相に基づいて受信クロックの位相，生成クロックの位相，電圧制御水晶発振器の出力した伝送基準クロックの位相を順次補正することを特徴とするものであり，このような位相の補正を順次行なうことによって再生する伝送基準クロックの周波数安定度を、同期通信網に従属した同期多重化伝送を可能とする網同期装置（ＮＳＥ−ＬＳ）クラスの５×１０^-5以下にまで向上することが可能であり、これにより、伝送速度が１.５４４Ｍｂ／ｓ以下の伝送路においても同期多重化伝送が可能となる。また、ＬＩＮＥ従属同期方式にて同期通信網に従属した同期多重化伝送が可能となるため、網同期装置が設置されていないような事業所内の情報であっても、伝送路からの受信信号を基にして従属同期させ、同期通信網にてデータ伝送を行うことが可能となり、システム構成の効率化が可能となる。

本発明は、前述のように、イーサネットを介して同期通信網に接続する伝送装置が、イーサネット（Ｒ）との間でディジタルデータを送受信するイーサインタフェースを利用して、同期通信網に従属したディジタルデータ伝送を行う場合に、前記イーサインタフェースを介して受信するディジタルデータを用いて、当該伝送装置内で伝送用として用いるために再生する伝送クロックの周波数安定度を向上させることを特徴としている。更には、前記イーサインタフェースの物理層として、あらかじめ任意に定めたデータ長に設定して、少なくともあらかじめ定めた時間間隔でディジタルデータを送受信することにより、前記イーサインタフェースの物理層を介して受信したディジタルデータから抽出を行った受信クロックを基にして再生する伝送基準クロックの安定度を向上させ、同期通信網に従属したディジタルデータ伝送を可能とすることを特徴としている。

もって、伝送装置内で伝送用のクロックとして再生する任意のクロック周波数のクロック周波数安定度を、網同期装置（ＮＳＥ−ＬＳ）クラスの５×１０^-5以下にまで向上させ、伝送速度が１.５４４Ｍｂ／ｓ以下の伝送路においても同期多重化伝送を可能とし、ＬＩＮＥ従属同期方式にて同期通信網に従属した同期多重化伝送も可能となる。

以下に、本発明に係るクロック再生方法及びクロック再生器の実施形態の一例について、図面を参照しながら詳細に説明する。なお、以下の説明においては、同期通信網におけるクロック周波数安定度の向上を図る実施形態について、電力保安通信網を例にとって説明するが、本発明は、かかる場合のみに限るものではなく、イーサネット（Ｒ）を介してディジタルデータを送受信するイーサインタフェースを備えた伝送装置であれば、如何なる用途の通信網についても全く同様である。

図１は、本発明によるクロック再生方法の一実施例を説明するための説明図であり、伝送装置内で伝送用クロックとして再生するクロックの周波数安定度を向上させる一構成例として、本発明に係る伝送装置内に搭載したイーサインタフェース搭載装置受信部（伝送装置のクロック再生器側）のシステム構成の一例を示している。図２は、本発明によるイーサフレームフォーマットの構成の一実施例を説明するためのフレーム構成図である。図１に示すイーサインタフェース搭載装置受信部１０において、復号部１１は、１０ＢＡＳＥ−Ｔ伝送路で構成されているイーサネット（Ｒ）側の送信部１００から受信した１０ＢＡＴＥ−Ｔの１０ＭＨｚマンチェスタ符号を１０ＭＨｚＮＲＺ信号のディジタルデータに変換して速度変換／フレーム変換部１２に出力すると同時に、送信部１００から受信した１０ＭＨｚマンチェスタ符号から１０ＭＨｚクロック成分を受信クロックとして抽出して、速度変換／フレーム変換部１２とクロック速度調整部１３とクロック生成部１４とに出力する。

この時、速度変換／フレーム変換部１２は、データ処理部１０Ａに対して、復号部１１から１０ＭＨｚＮＲＺ信号のディジタルデータを任意に設定されているデータ速度（クロック生成部１４により生成されたクロックの速度）に速度変換して、ＮＲＺ信号形式のアプリケーションデータとして出力する。

また、速度変換／フレーム変換部１２は、復号部１１において１０ＭＨｚＮＲＺ信号へ変換したイーサフレーム（図２の符号２２ａ）中のディジタルデータをバッファリングして連続したシリアルデータに変換して順次出力することにより、イーサフレーム２２ａのディジタルデータの受信タイミングを基にして、伝送装置内で抽出した受信クロックの位相変動を補正するために用いる信号を出力する。即ち、速度変換／フレーム変換部１２は、イーサインタフェースの送信部１００からイーサインタフェースとしてあらかじめ定めたデータ長であらかじめ定めた伝送速度の時間間隔（図２の送信間隔［Ｔ₀］）で送信されてくるイーサフレーム２２ａを、復号部１１を介して受信して、イーサフレーム２２ａの連続したシリアルデータの中から、図２に示すプリアンブル２２ａ₁に続くＳＦＤ２２ａ₂の１バイトを検出し、クロックの位相変動の補正用として、ＳＦＤ２２ａ₂を検出した旨の信号（ＳＦＤ検出通知）をクロック速度調整部１３へ出力する。

クロック速度調整部１３は、イーサフレーム２２ａのＤＡＴＡ部２２ａ₃にあらかじめ任意のデータ長に設定されたＤＡＴＡ２２ａ_3-1の受信開始タイミング（即ちＳＦＤ２２ａ₂の受信タイミング）を基に、復号部１１で抽出した１０ＭＨｚクロックの位相変動を検出し、クロック生成部１４に対して、復号部１１でＮＲＺ信号に再生した１０ＭＨｚクロックの誤差を打ち消す方向の調整指示（補正指示）を出力する。すなわち、後述で述べるが復調部１１で抽出した１０ＭＨｚクロックで順次カウントしている図３に示すカウンタ３２のカウント値を変更して、クロック生成部１４へ調整指示（補正指示）を行う。クロック生成部１４においては、調整指示（補正指示）に基づいて補正した補正後の１０ＭＨｚクロックからあらかじめ定めた伝送速度のクロック周波数を、受信クロックとして再生する。この時、クロック生成部１４から出力された伝送速度に対応したクロックは、速度変換／フレーム変換部１２に入力されることにより、速度変換／フレーム変換部１２では、復号部１１から受信したディジタルデータを、クロック生成部１４から入力されるクロック周波数に同期したアプリケーションデータに速度変換してデータ処理部１０Ａに対して図２に示すＤＡＴＡ２２ _３ を出力する。

図３に、伝送装置内で再生されるクロック生成動作の一例を示す。図３は、生成するクロック周波数が１７６ｋＨｚの場合の動作を例示している。図３において、ＳＦＤ検出通知３１とは、図２に示したＳＦＤ２２ａ₂を検出した場合に、図１の速度変換／フレーム変換部１２からクロック速度調整部１３に対して出力される信号である。クロック速度調整部１３においては、速度変換／フレーム変換部１２から出力されてくるＳＦＤ検出通知３１を、１０ＭＨｚクロックで順次カウントしているカウンタ３２を用いて監視し、生成すべき１７６ｋＨｚクロックの位相誤差を補正する補正指示をクロック生成部１４に対して出力する。この場合、カウンタ３２としては、正常状態では、０〜５６までのカウント値を使用し、カウンタ３２の中心値であるカウント値＝２８を基準としてＳＦＤ２２ａ_２の時間的な検出位置を監視する。

なお、クロック生成部１４において生成すべきクロック周波数が１７６ｋＨｚの場合、カウンタ３２として使用するカウント値は、１０ＭＨｚクロックとの比で与えられ、
１０ＭＨｚ／１７６ｋＨｚ＝５６.８・・・
となるため、カウント値は、正常状態では０〜５６又は５７の範囲となる。従って、伝送速度が異なる場合にはクロック生成部１４で生成するクロック周波数は、次に示す式１により、カウンタ３２がカウントする範囲を示す最大値を変更して設定する。

式１の左辺の「ｃｕｎｔ」は、求めるべきカウンタ３２の最大値を表している。一方、式１の右辺の「ｃｌｋ」は、任意に設定される生成すべきクロック周波数の値を示している。

図３に示す例において、ＳＦＤ検出通知３１ａ、３１ｄのように、丁度カウンタ３２のカウント値＝２８の時点で、ＳＦＤ２２ａ₂が検出されれば、生成クロック３５は誤差がない状態で生成されており、生成クロック３５と復号部１１で再生された１０ＭＨｚとの位相誤差は無しとして、生成クロック３５に示すように、カウンタ３２が「２８」の時点で立ち下がった後、最大値の「５６」に達するまでカウントされて、次の「０」の時点で生成クロック３５が立ち上がる。

また、ＳＦＤ検出通知３１ｂのように、カウンタ３２のカウント値＝２７（カウント値＜２８）の時点で、ＳＦＤ２２ａ₂が検出された場合は、位相遅れ検出３３に示すような生成クロック３５の位相遅れを補正するパルス信号を生成し、カウンタ３２の最終値を「５５」までとして、次のカウントでカウンタ３２を「０」に復帰させる。この時、図３のように、位相遅れ検出３３のパルスの立ち下り位置となるカウンタ３２が「０」の時点で生成クロック３５が立ち上がり、生成クロック３５の位相誤差が補正されて、図１のクロック生成器１４から分周部１５に対して出力される。

また、ＳＦＤ検出信号３１ｃのように、カウンタ３２のカウント値＝２９（カウント値＞２８）の時に、ＳＦＤ信号２２ａ₂が検出された場合は、位相進み検出３４に示すような生成クロック３５の位相進みを補正するパルス信号を生成し、カウンタ３２の最終値を「５７」までとして、次のカウントでカウンタ３２を「０」に復帰させる。この時、図３のように、位相進み検出３４のパルスの立ち下り位置となるカウンタ３２が「０」の時点で生成クロック３５が立ち上がり、生成クロック３５の誤差が補正されて、図１のクロック生成部１４から分周部１５に対して出力される。
このように、クロック生成部１４はカウンタ３２のカウント値によりＳＦＤの検出タイミングと１０ＭＨｚのクロックの検出タイミングの位相差を検出しこれを平均化し、伝送速度に対応した補正されたクロックを生成する。

図１に示す分周部１５は、クロック生成部１４で生成された周波数のクロックを位相比較部１６に入力し、位相補正用として位相比較部１６に入力される位相補正用分周部１６Ａからの出力と同一の周波数を生成する。ここで、位相比較部１６は、分周部１５と位相補正用分周部１６Ａとの出力したクロックを基にして、生成した任意のクロック周波数について位相補正を行うことを可能としている。

図１に示す電圧制御水晶発振器１７は、位相比較部１６からの電圧の制御により任意のクロック周波数の位相補正がなされて、データ伝送用として用いられる伝送基準クロックとして、周波数安定度が網同期装置（ＮＳＥ−ＬＳ）レベルの５×１０^-5以下に精度向上されたクロック周波数として発振して出力する。外部出力クロック用分周／クロック生成部１８は、周波数安定度が５×１０^-5以下にまで精度向上された電圧制御水晶発振器１７の伝送基準クロックのクロック周波数を、必要に応じて任意に設定された周波数に分周し、かつ、伝送クロックを生成して外部に出力する。

図１に示す自動制御分周部１９は、伝送基準クロックの任意のクロック周波数を生成する場合に、伝送速度に応じた分周により分周比率が小数となった時、分周比率を任意の比率に自動制御し、分周比率の小数を吸収した任意のクロック周波数を生成して、ＬＩＮＥクロックとして出力する。

ここで、自動制御分周部１９は、伝送速度により分周比率が小数となった場合、分周比率を任意の比率に自動制御する際に、例えば、次の式２に示すように、分周回数により平均したクロック周波数を生成する。これにより適切に分周を施し、任意の伝送速度に対応した伝送装置用クロックのクロック周波数として、周波数安定度が網同期装置（ＮＳＥ−ＬＳ）レベルの５×１０^-5以下にまで向上したクロック周波数を再生することが可能となる。

式２の左辺の「ｃｌｋ」は、求めるクロック周波数を表している。式２の右辺の「Ａｎ」及び「Ｂｍ」は、それぞれ、任意に設定した分周比率時に求められる各周波数のトレース結果の値である。また、式２の「i」及び「ｋ」は、任意に設定する分周比率時のトレース回数である。

図２は、前述のように、本発明によるイーサフレームフォーマットの構成の一実施例を説明するための図であるが、本発明において、図１に示す送信部１００から少なくともあらかじめ定めた時間間隔であらかじめ任意に定めたデータ長で送信されてくるディジタルデータについて、時間間隔とデータ長とをあらかじめ設定した場合の一実施例についても説明している。図中、符号２１は、イーサフレームのあらかじめ定めた送信周期［Ｔ₀］のパルス波形を表すイーサフレーム送信周期波形であり、送信周期［Ｔ₀］は、イーサフレーム２２ａの送信時間［Ｔ₁］とＩＥＥＥ８０２．５規格で規定されているガード用の時間即ちガードタイム［Ｔ₂］２２ｂとが含まれた時間である。

また、図２の符号２２は、図１に示す送信部１００から送信されてくる受信データのイーサフレーム２２ａとガードタイム［Ｔ₂］２２ｂとのタイミング関係を示すイーサフレーム構成であり、イーサフレーム送信周期波形２１のパルス波形の状態変化に同期して、イーサフレーム２２ａおよびガードタイム［Ｔ₂］２２ｂが出力される。

図中、符号２２ａ₁は、前述のように、イーサフレーム２２ａ中のプリアンブルであり、７バイトからなり、イーサフレーム２２ａのヘッダ識別信号を構成している。
ＳＦＤ信号２２ａ₂は、ＤＡＴＡ部２２ａ₃の開始を表すデリミタであり、１バイトで構成されている。

ＤＡＴＡ部２２ａ₃は、図１に示す送信部１００から送信されてきた受信データである。ＤＡＴＡ部２２ａ₃のうち、ＤＡＴＡ２２ａ_3-1は、本発明によりあらかじめ任意に定めて設定された固定長のデータ部分を表しており、本例においては、２バイトの固定長である。ＤＡＴＡ部２２ａ₃を含むイーサフレーム２２ａは、前述のごとく、少なくとも送信周期［Ｔ₀］のあらかじめ定めた時間間隔で確実に送信されてくる。

ＰＡＤ２２ａ_3-2は、ダミーデータであり、本例においては６２バイトである。即ち、ＤＡＴＡ部２２ａ₃は、本例においては、ＩＥＥＥ８０２．５規格で定められた最小データ長６４バイトの固定長としているため、ＤＡＴＡ２２ａ_3-1の２バイトとダミーデータのＰＡＤ２２ａ_3-2の６２バイトとで構成されている。

図４に、同期通信網を介してディジタルデータを同期多重化伝送する多重化装置の接続構成例として、本発明によるクロック安定度向上を図った場合の同期多重化伝送の一実施例を示している。図４に示す例においては、図７に示した従来例のＨＤＳＬモデム７１，７２の代わりに、２つの事業所１，２に、それぞれ、図１に示した構成からなるイーサインタフェース搭載装置４１，４２を設置して、任意に定めた伝送速度で同期多重化して相互にデータを送受信している構成を示している。図４において、事業所１側に配置されている多重化装置マスタ側４３は、網同期装置４７からの網同期用クロックに同期してデータ伝送装置４５から受信したデータを、イーサインタフェース（物理層レイヤ）を介して、イーサインタフェース搭載装置４１に送出し、イーサインタフェース搭載装置４１から事業所２側のイーサインタフェース搭載装置４２へ送信データとしてディジタル同期多重化伝送する。

ここで、イーサインタフェース搭載装置４１は、１.５４４Ｍｂ／ｓ以下であっても７６８ｋｂ／ｓ、３８４ｋｂ／ｓ、１７６ｋｂ／ｓなどと任意に設定されている伝送路速度により、事業所２に配置されているイーサインタフェース搭載装置４２に対して送信データを同期伝送することができる。イーサインタフェース搭載装置４２からイーサインタフェース（物理層レイヤ）を介して受信されたデータ信号は、多重化装置クロックＬＩＮＥ従属側４４を経由して、データ伝送装置４６に出力されていく。

なお、多重化装置クロックＬＩＮＥ従属側４４は、イーサインタフェース搭載装置４２からイーサインタフェース（物理層レイヤ）を介して受信されたデータ信号からＬＩＮＥに従属するクロックを抽出するものであり、送信側の事業所１で用いられている網同期装置４７と同等のクロック周波数安定度（５×１０^-5以下）のクロックを再生することができ、同期多重化伝送を可能としている。即ち、ＬＩＮＥ従属同期方式にて同期通信網に従属した同期多重化伝送が可能となるため、網同期装置４７が設置されていないような事業所２内の情報であっても、伝送路からの受信信号を基にして従属同期させ、同期通信網にてデータ伝送を行うことが可能であり、システム構成の効率化が可能となる。

本発明によるクロック再生精度を向上させるための構成の一実施例を説明するための説明図である。 本発明によるイーサフレームフォーマットの構成の一実施例を説明するための説明図である。 本発明によるクロック生成動作の一例を説明するための説明図である。 本発明によるクロック安定度向上を図った場合の同期多重化伝送の一実施例を示す構成図である。 従来のイーサインタフェース搭載装置でのシステム構成を説明するための説明図である。 従来の電力保安通信網従属同期伝送を説明するための説明図である。 従来のＩＰ化された伝送路を利用した、同期多重化通信を説明するための説明図である。 従来のｘ．２１における伝送フレームフォーマットの一例を説明するための説明図である。

符号の説明

１０…イーサインタフェース搭載装置受信部（伝送装置のクロック再生器側）、１０Ａ……データ処理部、１１…復号部、１２…速度変換／フレーム変換部、１３…クロック速度調整部、１４…クロック生成部、１５…分周部、１６…位相比較部、１６Ａ…位相補正用分周部、１７…電圧制御水晶発振器、１８…外部出力クロック用分周／クロック生成部、１９…自動制御分周部、２１…イーサフレーム送信周期波形、２２…イーサフレーム構成、２２ａ…イーサフレーム、２２ｂ…ガードタイム、２２ａ₁…プリアンブル、２２ａ₂…ＳＦＤ、２２ａ₃…ＤＡＴＡ部、２２ａ_3-1…ＤＡＴＡ、２２ａ_3-2…ＰＡＤ、３１，３１ａ，３１ｂ，３１ｃ，３１ｄ…ＳＦＤ検出通知、３２…カウンタ、３３…位相遅れ検出、３４…位相進み検出、３５…生成クロック、４１，４２…イーサインタフェース搭載装置、４３…多重化装置マスタ側、４４…多重化装置クロックＬＩＮＥ従属側、４５，４６…データ伝送装置、４７…網同期装置（ＮＳＥ−ＬＳ）、５１，５２…イーサインタフェース搭載装置、５３，５４…ＰＣ、６１…多重化装置マスタ側、６２…多重化装置クロックＬＩＮＥ従属側、６３，６４…データ伝送装置、６５…網同期装置（ＮＳＥ−ＬＳ）、７１，７２…ＨＤＳＬモデム、７３…多重化装置マスタ側、７４…多重化装置クロックＬＩＮＥ従属側、７５，７６…データ伝送装置、７７…網同期装置（ＮＳＥ−ＬＳ）、１００…送信部。

Claims (3)

1. イーサネットを介して同期通信網を構成するディジタルデータの同期多重化伝送システムにおけるクロック再生器において、イーサインタフェースを搭載し、該インターフェースとしてあらかじめ設定された速度周期で受信したディジタルデータ（イーサフレーム）及びイーサネットの受信クロックを出力する復号部と、上記イーサフレームを設定されているデータ速度に変換して出力すると共に、イーサフレームのＳＦＤを検出する速度変換／フレーム変換部と、上記受信クロックをカウントすると共に、上記ＳＦＤ検出の通知を受けＳＦＤ検出毎のカウント値の比較によりＳＦＤの検出タイミングと受信クロックの検出タイミングとの位相差を抽出するクロック速度調整部と、上記位相差を補正して前記速度周期のクロックを再生するクロック生成部と、上記クロックを伝送基準クロック周波数に分周する分周部と、上記伝送基準クロックを安定化する位相比較部と電圧制御水晶発振器とを含む、安定化した伝送基準クロックを再生することを特徴とするクロック再生器。
2. イーサネットを介して同期通信網を構成するディジタルデータの同期多重化伝送システムにおけるクロック再生方法において、イーサインタフェースとしてあらかじめ設定された速度周期で受信したイーサフレームのディジタルデータからイーサネットの受信クロックを抽出し、イーサフレームのＳＦＤを抽出し、抽出した受信クロックとＳＦＤの抽出タイミングを比較した位相差を検出し、これを補正して前記速度周期のクロックを再生し、この再生したクロックを伝送基準クロック周波数に分周したクロックと電圧水晶発振器の出力クロックとを位相比較し電圧制御水晶発振器の入力電圧を制御して安定化した上記伝送基準クロックを再生することを特徴とするクロックの再生方法。
3. 上記抽出した受信クロックをカウントし、上記ＳＦＤの抽出タイミング毎にカウント値を比較することにより上記位相差を検出し、当該位相差を補正することを特徴とする請求項２記載のクロック再生方法。

Images