JPH0344072A - イメージセンサ製造における配線パターンのパターニング方法 - Google Patents

イメージセンサ製造における配線パターンのパターニング方法

Info

Publication number
JPH0344072A
JPH0344072A JP1177992A JP17799289A JPH0344072A JP H0344072 A JPH0344072 A JP H0344072A JP 1177992 A JP1177992 A JP 1177992A JP 17799289 A JP17799289 A JP 17799289A JP H0344072 A JPH0344072 A JP H0344072A
Authority
JP
Japan
Prior art keywords
pattern
scanning line
image sensors
wiring
patterning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1177992A
Other languages
English (en)
Other versions
JP2775869B2 (ja
Inventor
Terutake Hayashi
輝威 林
Akira Mihara
顕 三原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP1177992A priority Critical patent/JP2775869B2/ja
Publication of JPH0344072A publication Critical patent/JPH0344072A/ja
Application granted granted Critical
Publication of JP2775869B2 publication Critical patent/JP2775869B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 02r′業上の刊用分甲F) 本発明はイメージセンサの製造方法に係り、特に走査線
長の異なるイメージセンサを簡易に製造できるイメージ
センサ製造における配線パターンのパターニング方法に
関する。
(従来の技術) 従来のイメージセンサとしては、原稿幅と同じ幅の受光
素子の集合体である受光素子アレイを有し、原稿と密着
して用いられる密着型イメージセンサであって、受光素
子の個別電極と外部接続用配線とを同一基板上に形成す
るタイプがあった。
従来の密着型イメージセンサの製造方法を、第7図を使
って説明すると、ガラス基板11の上に受光素子20の
第1電極としての個別電極2]となるクロム(Cr)を
着膜し、両端部分に該当するパターンのフォトリソ用マ
スクを用いて両端部分の一方又は双方をパターニングし
、中央部分の個別電極21、個別電極21からガラス基
板11中火に引き出された引き出し電極21aと外部接
線用配線30の配線パターンを別のフォトリソ用マスク
を繰り返し走査線長に露光してパターニングし、イメー
ジセンサの配線パターンを形成していた。またイメージ
センサの配線パターンを形成する場合、中央部分の配線
パターンを先に形成して両端部分のパターンを形成して
もよいし、両端部分の一方のみを先にパターニングして
形成し、次ぎに中央部分の配線パターンを形成して、最
後に両端部分の他方をパターニングして形成してもよい
。このパターニングにより、具体的には個別電極21、
I C50搭載部分、コンデンサ40搭載部分の具部3
6、外部接線用配線30等のバタンが形成される。
外部接線用配線30の具体的構成は、接地線31、電源
信号線32、Din信号線33、制御信号線34と読取
信号線35から成る。接地線31は、駆動用I C50
搭載部分を含むように主走査方向に沿って形成されてい
る。電源信号線32は、駆動用I C50に電源電圧を
供給する役割を果たしている。Din信号線33は、隣
接する駆動用IC50に動作開始信号を転送するため各
駆動用IC50間に形成されている。制御信号線34は
、各受光素子20の受光量を駆動用I C50内に構成
された電気回路を動作により検出するために、当該電気
回路を動作させるクロック信号等を供給する。読取信号
線35は、各受光素子20の受光量を検出するものであ
る。
次ぎに、光導電層22となるアモルファスシリコン(a
−5i)を個別電極21を覆うように着膜し、その上に
共通電極23として、透光性の第2電極形成のために酸
化インジウム薄膜(ITO)を着膜する。そしてフォト
レジストを塗り、フォトリソ用マスクを使い、露光、現
像を行い、ITO層をエツチングによりパターニングし
て帯状の共通電極23を形成する。同様に、a−8i層
のパターニングを行い、帯状の光導電層22を形成し、
更に外部接線用配線30部分の抵抗を下げるためにアル
ミニュウム(AI)を着膜し、配線部分専用のフォトリ
ソ用マスクによってパターニングを行う。次ぎに、ポリ
イミド等を保護膜として着膜し、I C50搭載部分、
コンデンサ40搭載部分の具部36、I10部分および
ワイヤポンディングパッド部分の保護膜を取り除くよう
なフォトリソ用マスクを用いてパターニングを行う。こ
のようなバターニング工程の後、■C501コンデンサ
40が搭載される。
従来のイメージセンサの製造方法を用いて、同一の画素
密度および同一の配線パターンを有するイメージセンサ
てあって、走査線長の異なるイメージセンサを製造する
場合、例えば走査線長がB5サイズ(1g2x257)
の横の長さ対応するイメージセンサとA4サイズ(21
,0X297)の横の長さに対応するイメージセンサの
それぞれの製造方法を比較して説明すると、それぞれの
長さの配線パターンをその両端部分を除いて中央部分の
走査線長のパターンを均等にいくつかの部分に分割し、
その分割した部分を基本パターンとしてフォトリソ用マ
スクに形成し、そのフォトリソ用マスクを走査方向に繰
り返しパターニングを行うものであった。従って、走査
線長がB5サイズのものとA4サイズのものとのフォト
リソ用マスクに形成された基本パターンは、任意に走査
線長を分割して形成されるものであるから同一ではなく
、A4サイズ用のフォトリソ用マスクをB5サイズのパ
ターニングに使用することはできないのが一般的であっ
た。
(発明が解決しようとする課題) すなわち、従来のイメージセンサの製造方法では、特に
走査線長が異なるイメージセンサの製造方法の場合、例
え同一の画素密度および同一の配線パターンを有するイ
メージセンサであっても、それぞれの走査線長を任意に
分割したパターンを基本パターンとするフォトリソ用マ
スクを作成してパターニングを行なっていた。このよう
な従来のイメージセンサの製造方法であれば、走査線長
の異なるイメージセンサにはそれに対応する個々のフォ
トリソ用マスクを必要とし、ある特定の走査線長に対応
するフォトリソ用マスクを他の走査線長のセンサのパタ
ーニングに使用できないため、製造I程を簡易・安価に
てきないとの問題点があった。
本発明は上記実情に鑑みてなされたもので、走査線長が
異なるイメージセンサの製造方伏の簡易化を可能にする
イメージセンサ製造における配線パターンのパターニン
ク方法を堤供することを11的とする。
(課題をM’?決するための1段) 」1記従来例の問題点をH決するための本発明は、次の
方法を特徴としている。
フォトリソ法によってフォトリソ用マスクの基本パター
ンを繰り返し用いて露光、現像してレジストのパターニ
ングを行い、前記レジストの下層に着膜された金属をエ
ツチングして、走査線長の異なる多種のイメージセンサ
の配線パターンを形成するパターニング方法において、
前記多種のイメージセンサの配線パターンに共通する両
端部分のパターンと、前記多種のイメージセンサの配線
パターンの中央部分の走査線長の公約数となるよう設定
された前記基本パターンとを、予め一枚のフォトリソ用
マスクに形成し、前記イメージセンサの配線パターンの
両端部分をIij記一枚のフ第1・リソ用マスクの両端
部分のパターンにて、前記イメージセンサの配線パター
ンの中央部分の走査線長に対応するパターンを前記一枚
のフォトリソ用マスクの前記基本パターンにて、必要同
数露光してパターニングする。
(作用) 本発明によれば、走査線長の異なるイメージセンサの製
造における配線パターンのパターニング方法において、
それぞれのイメージセンサに共通するような個別電極、
IC・コンデンサ搭載部分と外部接続用の配線部分等を
パターンとし、各種イメージセンサの配線パターンの中
央部分の走査線長の公約数となるパターン数にて基本パ
ターンを一枚のフォトリソ用マスクに形成し、また各イ
メージセンサ共通の両端部分のパターンも同じフォI・
リソ用マスクに形成し、当該フォトリソ用マスクを使っ
て各イメージセンサの配線パターンを形成するに必要な
回数のパターニングを行うようにしているため、一枚の
フォトリソ用マスクで走査線長の穴なるイメージセンサ
の配線パターンのパターニングができ、走査線長の異な
る多種のイメージセンサの製造方法の簡易化が図られる
(実施例) 本発明の一実施例について図面を参照しながら説明する
第1図に本発明の一実施例に係るフォトリソ用マスクの
全体の構成図を示す。本件フ第1・リソ用マスク]は、
5X5inchの平板状に形成され、一方側の面には幅
2mmの遮光パターン2て囲まれる左端部パターン領域
3、中央部パターン領域4、右端部パターン領域5が形
成されている。パターン領域3.4.5には、それぞれ
所望のバタンか形成され、このパターン部分が光を遮光
するようになっている。
更に、中央部パターン領域4、左端部パターン領域3、
右端部パターン領域5について、第2図、第3図、第4
図を使って説明する。
イメージセンサの画素密度はRdoL/mmてあり、第
2図の中央部パターン領域4のパターンに示すように、
64画素に対して1個のICとし、2個のICに対して
1個のコンデンサとする。つまり、1個のコンデンサと
、2個のICと、64画素×2の12828画素それに
配線を施したパターンを最小パターンとする。この最小
パターンの長さは、例えば16mmになる。この1.6
mmの最小パターンを中央部パターン領域4のパターン
としてもよいし、また前記最小パターンの2倍の256
56画素さ32mmを中央部パターン領域4のパターン
としてもよい。フォトリソ用マスク]の中央部パターン
領域4の具体的な個々のパターン部分について説明する
と、光を電気に変換する受光素子の電極となる個別電極
パターン6と、個別電極からの電荷を読み出すための駆
動用ICを搭載する部分となるIC搭載部分パターン7
と、個別電極から駆動用ICまでの配線となる引き出し
0 電極パターン9aと、駆動用ICのグランド線となる配
線パターン9bと、センサ特性の安定を図るため、配線
のインピーダンスを下げる目的で搭載されるコンデンサ
のコンデンサ搭載部分8の高部パターン8aと、駆動用
ICを駆動し、読取信号を読み出す等の配線パターン9
cとが中央部パターン領域4に形成されている。
また、フォトリソ用マスク1の左端パターン領域3には
、第3図に示すように、中央部パターン領域4の配線パ
ターン9bによって形成される配線と接続することにな
る配線を形成するための配線パターン9b’ と、中央
部パターン領域4の配線パターン9cによって形成され
る配線と接続することになる配線を形成するための配線
パターン9c′が形成されている。左端パターン領域3
の長さを10mmとした。
フォトリソ用マスク1の右端パターン領域3には、第4
図に示すように、中央部パターン領域4の配線パターン
9bと配線パターン9cによってパターニングされて形
成される配線等にそれぞれ接続することになる配線を形
成するため配線パターン9b’と配線パターン90′が
形成され、さらにそれらの配線パターン9b’と配線パ
ターン9c′とから110部分パターン10の配線バタ
ンか形成されている。右端パターン領域3の長さを15
mmとした。
左端パターン領域3、中央部パターン領域4と右端パタ
ーン領域5には、パターニングを行う際に必要な長さよ
り、両方の端に5μmの長さの余裕を持たせている。つ
まり、第2図の両端、第3図の右側、第4図の左側に5
μmの長さの余裕がある。このような構成にすることに
より、各パターン領域の繋ぎ合わせを行う場合において
、繋ぎ合わせ部分が5μmづつ重なるようにし、繋ぎ合
わせ部分のパターンオープンをなくすようにした。
次ぎに、上記フォトリソ用マスク1を使用したイメージ
センサの製造方法について第6図の密着型イメージセン
サの平面説明図を使って説明する。
まず、第一に、ガラス基板11の全面にクロム(C「)
等の金属を着膜し、続いてレジストを塗布する。次いで
第1図のフォトリソ用マスク1のパターン形成面が前記
レジストに接着するように載置し、中央部パターン領域
4と右端パターン領域5をブラインド装置(図示せず)
によりブラインドしてた端パターン領域3のみを使い、
上方より紫外線を照射してレジストの露光を行う。次ぎ
に、左端パターン領域3と右端パターン領域5をブライ
ンドして中央部パターン領域4のみを使い、走査線長に
対応する回数で横方向に繰り返してレジストの露光を行
う。
次ぎに中央部パターン領域4と左端パターン領域3をブ
ラインドしてレジストの露光を行う。レジストの露光が
イメージセンサの配線パターンの長さについて行われた
後に、レジストの現像を行い、所望のパターンを有する
レジストパターンが形成される。その後、このレジスト
パターンによりレジスト下層に塗布された前記クロムの
エツチングを行い、続いてレジストパターンを除去して
、ガラス基板1↑上に左端パターン領域3により形成さ
れた左端部分配線パターン、中央部パターン領域4によ
り形成された個別電極21と引き出し電極21aとI 
C50搭載部分とコンデンサ40搭載部分の高部36と
外部接続用配線30の中央部分配線パターン、右端パタ
ーン領域5により形成された右端部分配線パターンが形
成される。イメージセンサにおけるCr層の配線パター
ンの形成は、上記の例では配線パターンの左端部分、中
央部分、イア端部分の順で行ったが、どの部分から先に
パターニングを行ってもかまわない。これにより、第5
図に示すように繰り返し露光してパタニングされた配線
パターンの中央部分のバタンと配線パターンの両端部分
のパターンが、ガラス基板11上に形成されることにな
る。
第二に、個別電極21の画素部を覆うようにアモルファ
スシリコン(a−3t)を着膜し、その上に透光性の第
2電極として酸化インジウム薄膜(ITO)を着膜する
。そしてフォトレジストを塗り、受光素子形成のための
フォトリソ用マスクlb(図示せず)を使い、露光、現
像を行い、エツチングにてITO層をパターニングする
。また、同じフォトレジスト、フォトリソ用マスクを用
いてa−5i層のパターニングを行う。第三に、外部接
続用配線30部分の抵抗を低くするためにアルミニュウ
ム(AI)を着膜し、配線部分専用のフォトリソ用マス
ク1.c(図示せず)によってパターニングを行う。第
四にポリイミドCを保;’JI Il’jとして着膜し
、I C50搭載部分、コンデンサ40搭載部分、I1
0部分およびワイヤポンディングパッド部分の保護膜を
取り除くようなフォトリソ用マスク]、d(図示せず)
を用いてパターニングを行う。以」二かイメージセンサ
の製造におけるパターニングの工程であり、フォトリソ
用マスクは、1.1 b、  1 c、  ]、 dの
4種類が必要である。
パターニング工程の後、IC50,コンデンサ40が搭
載される。
上記のフォトリソ用マスク1は、予め走査線長の異なる
イメージセンサを想定して、中央部パターン領域4のパ
ターンは、挿々の走査線長のイメジセンザが有するパタ
ーン数の公約数となるようなパターン数となっているの
で、中央部パタ] 5 ン領域4のパターニングの繰り返し用数を変えることで
、種々の走査線長のイメージセンサのパターンを形成す
ることが可能である。例えば、中央部パターン領域4を
32mmのパターンとすると、ステッパー(露光装置)
を用い32mmづつづらして、32mm、64mm、9
6mm、128mm(B6縦対応) 、160mm (
A5横対応)、192mm(B5横対応) 、224m
m (A、4横対応) 、256mm (B4横対応)
といったように走査線長の異なるイメージセンサを製造
することができる。また、中央部分パターン領域4のパ
ターンはイメージセンサの駆動方式の相違により生じる
外部接続用配線パターンのパターン形状の相違を考慮し
て、全ての各種駆動方式のイメージセンサが使用可能に
なるような外部接続用配線パターンのパターン形状にし
である。したがって、ある特定のイメージセンサには必
要でない外部接続用配線パターンが含まれることもある
このようなフォトリソ用マスク1を使用してイメージセ
ンサを製造するのであれば、走査線長の 6 兄なるイメージセンサのパターン形成おいて、枚のフォ
トリソ用マスクで共用でき、しかも当該フォトリソ用マ
スク一枚にイメージセンサのパターンの両端部分のパタ
ーンも含めているので、ガラス基板11主に配線等のパ
ターンを形成する処理には当該フォトリソ用マスク一枚
で充分対応できる。そのためイメージセンサの製造方法
を簡易・安価にできる効果がある。
(発明の効果) 本発明によれば、走査線長の異なるイメージセンサに対
応できる共通のフォトリソ用マスクを使い、パターニン
グにおける露光の回数を変えて走査線長の異なるイメー
ジセンサの配線パターンを形成するようにしたため、走
査線長の異なるイメージセンサの製造における配線パタ
ーンのパタニング方性を簡易にすることかできる効果が
ある。
【図面の簡単な説明】
第1−図は本発明の一実施例のフォトリソ用マスクの全
体の構成図、第2図は第1図の中央部バタン領域のパタ
ーン図、第3図は第1図の左端パ 7 ターン領域のパターン図、第4図は第1図の右端パター
ン領域のパターン図、第5図は第1図のフォトリソ用マ
スクを用いて形成されたイメージセンサの配線パターン
図、第6図本発明により製造された密着型イメージセン
サの平面説明図、第7図は従来の密着型イメージセンサ
の平面説明図である。 ]・・・・・・フォトリソ用マスク 2・・・・・・遮光パターン 3・・・・・・左端パターン領域 4・・・・・・中央部パターン領域 5・・・・・・右端パターン領域 6・・・・・・個別電極パターン 7・・・・・・ICC搭載部分ツ タ・・・・・・コンデンサ搭載部分 8a・・・・・・具部ハターン 9a・・・・・・引き出し電極パタ 9b、9c・・・・・配線パタ 10・・・・・・I10部分パタ ン ノ ン ン  8 11・・・・・・ガラス基板 20・・・・・・受光素子 21・・・・・・個別電極 22・・・・・・光導電層 23・・・・・・共通電極 30・・・・・・外部接続用配線 36・・・・・・高部 40・・・・・・コンデンサ 50・・・・・・IC

Claims (1)

  1. 【特許請求の範囲】 フォトリソ法によってフォトリソ用マスクの基本パター
    ンを繰り返し用いて露光、現像してレジストのパターニ
    ングを行い、前記レジストの下層に着膜された金属をエ
    ッチングして、走査線長の異なる多種のイメージセンサ
    の配線パターンを形成するパターニング方法において、 前記多種のイメージセンサの配線パターンに共通する両
    端部分のパターンと、前記多種のイメージセンサの配線
    パターンの中央部分の走査線長の公約数となるよう設定
    された前記基本パターンとを、予め一枚のフォトリソ用
    マスクに形成し、前記イメージセンサの配線パターンの
    両端部分を前記一枚のフォトリソ用マスクの両端部分の
    パターンにて、前記イメージセンサの配線パターンの中
    央部分の走査線長に対応するパターンを前記一枚のフォ
    トリソ用マスクの前記基本パターンにて、必要な回数露
    光してパターニングすることを特徴とするイメージセン
    サ製造における配線パターンのパターニング方法。
JP1177992A 1989-07-12 1989-07-12 イメージセンサ製造における配線パターンのパターニング方法 Expired - Lifetime JP2775869B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1177992A JP2775869B2 (ja) 1989-07-12 1989-07-12 イメージセンサ製造における配線パターンのパターニング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1177992A JP2775869B2 (ja) 1989-07-12 1989-07-12 イメージセンサ製造における配線パターンのパターニング方法

Publications (2)

Publication Number Publication Date
JPH0344072A true JPH0344072A (ja) 1991-02-25
JP2775869B2 JP2775869B2 (ja) 1998-07-16

Family

ID=16040647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1177992A Expired - Lifetime JP2775869B2 (ja) 1989-07-12 1989-07-12 イメージセンサ製造における配線パターンのパターニング方法

Country Status (1)

Country Link
JP (1) JP2775869B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017007203A (ja) * 2015-06-22 2017-01-12 ローム株式会社 サーマルプリントヘッドの製造方法およびサーマルプリントヘッド

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017007203A (ja) * 2015-06-22 2017-01-12 ローム株式会社 サーマルプリントヘッドの製造方法およびサーマルプリントヘッド

Also Published As

Publication number Publication date
JP2775869B2 (ja) 1998-07-16

Similar Documents

Publication Publication Date Title
TWI237726B (en) Active matrix substrate having column spacers integral with protective layer and process for fabrication thereof
JP2892765B2 (ja) パターン構造を有する素子の製造方法
WO1991010170A1 (en) Programmable masking apparatus
GB2276952A (en) Mask
EP0556904B1 (en) Method of fabricating thin film structures
JP3912949B2 (ja) フォトマスクの形成方法及び半導体装置の製造方法
US5439765A (en) Photomask for semiconductor integrated circuit device
US6027859A (en) Semiconductor substrate having extended scribe line test structure and method of fabrication thereof
KR100464740B1 (ko) 마스터 마스크를 이용하여 레티클에 ic 칩의 패턴을형성하기 위한 노광 방법
JPH0344072A (ja) イメージセンサ製造における配線パターンのパターニング方法
US6569584B1 (en) Methods and structures for protecting reticles from electrostatic damage
TW591698B (en) Thin film transistor array substrate and photolithography process and mask design thereof
KR100623975B1 (ko) 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
JPH0820644B2 (ja) マトリクス型液晶表示基板の製造方法
JPH10275769A (ja) 露光方法
KR100670043B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
JP2003248329A (ja) 半導体装置及びその製造方法
KR100601174B1 (ko) 박막 트랜지스터 기판용 광마스크 제작 방법
KR100653974B1 (ko) 정전기 방지구조를 갖는 마스크패턴
JPH058935U (ja) 半導体装置のレチクル
JP3529967B2 (ja) アライメントマーク付きフォトマスク用ブランクスの製造方法
JP2854921B2 (ja) 半導体装置の製造方法
JP3473535B2 (ja) 液晶パネルの製造方法及び露光方法
JP3282207B2 (ja) 透過型位相シフトマスクおよびその製造方法
JPS63275167A (ja) 密着イメ−ジセンサの製造方法