JPH0343803B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は供給電圧の正確な調整を必要とする低
電位の半導体集積回路に適用する場合に最適な基
準電圧発生回路に関する。

半導体の電流及び電位の調整回路構成は周知で
ある。より低い電力で、より高速であり、より正
確な公差を有し、より低価格の回路の需要が次第
に生じている。上記問題のうちの特定のものを解
決する特定の方法が提示されてきた。技術者を悩
ましてきた１つの特定の問題は、最近の半導体装
置群を動作させる比較的低いコレクタ電極の電位
によつて起こつている問題である。この電位はし
かし上記の半導体装置群のベース及びエミツタの
電極間の電位降下より２乃至３倍大きい。理解さ
れるように、これらのより低い電位比で所望の調
整を達成するのはさらに困難である。

本願発明は上述の事情を考慮してなされたもの
であり、低電位の基準電圧を安定的に供給できる
基準電圧発生回路を提供することを目的としてい
る。

この発明では以上の目的を達成するために、 共通エミツタ接続された第１のトランジスタお
よび第２のトランジスタならびにこれらトランジ
スタの一方のコレクタに接続された負荷用の第１
の抵抗器を具備して増幅器を構成し、上記第１の
トランジスタのベースに入力基準電圧を供給する
とともに上記第２のトランジスタのベースに上記
増幅器の出力を帰還してなり、上記増幅器の出力
を出力基準電圧として導出する基準電圧発生回路
において、 上記第１のトランジスタおよび第２のトランジ
スタの共通エミツタに接続されてそれらの電流源
をなす第３のトランジスタと、 上記一方のコレクタからのコレクタ出力を受け
取るエミツタフオロワ型の第４のトランジスタ
と、 この第４のトランジスタのエミツタ出力を受け
取る第２の抵抗器および順方向の第１のダイオー
ドの直列回路と、 上記第１のダイオードとともに第１のカレント
ミラー回路をなす第５のトランジスタと、 この第５のトランジスタのコレクタエミツタ通
路に対して並列に接続されるとともに上記第３の
トランジスタとともに第２のカレントミラー回路
をなす順方向の第２のダイオードと、 この第２のダイオードおよび第５のトランジス
タのエミツタコレクタ通路の並列回路に電流を供
給する第３の抵抗器とを有し、 上記第２および第３の抵抗器の抵抗値を同一に
し、かつ上記第２および第３の抵抗器の抵抗値と
上記第１の抵抗器の抵抗値との比に応じて上記第
２のトランジスタのコレクタに現れる出力基準電
圧を設定するようにした基準電圧発生回路を提案
する。

この基準電圧発生回路では、後の記載から明ら
かなように、第１、第２および第３の抵抗器の抵
抗値の設定により、差動接続した第２のトランジ
スタのコレクタすなわち基準出力端から所望の電
圧を供給でき、しかも回路構成上ダイオードのカ
レントミラーを主に用いたフイードバツク・パス
を形成して基準電圧を生成しているため、低電位
の基準電圧を供給できる利点がある。

以下この発明の実施例について説明する。

第１図はこの発明の第１の実施例を示す。この
第１図において、第１の実施例の基準電圧発生回
路は、正の付勢電位点とここでは大地として示さ
れている固定基準電位点との間に直列に接続され
た２つの抵抗体１３１，１３２を含む。２つの抵
抗体１３１，１３２の接合点における基準電位
は、相補的な入力トランジスタ１３６を有する第
１の増幅回路１０′のトランジスタ１３４のベー
ス電極に印加される。この入力トランジスタ１３
６のエミツタ電極はトランジスタ１３８により大
地基準電位に接続される。

増幅回路１０′からの出力は、より高い正の付
勢電位が印加される負荷抵抗体１４４の反対側で
得られる。トランジスタ１３４のコレクタ電極は
第２の正の付勢電位源に直接接続されるが、他の
トランジスタ１３６のコレクタ電極は負荷抵抗体
１４４を介して同じ付勢電位に接続される。トラ
ンジスタ１３６のコレクタ電極は、増幅回路２
０′のトランジスタ１６０のベース電極に接続さ
れる。正の付勢電位が抵抗体１６２を介して増幅
トランジスタ１６０のコレクタ電極に印加され
る。上記トランジスタ１６０の出力は、トランジ
スタ１６６，１６８及び１６９しか示されていな
いが調整された電位即ち電圧出力の数多くのトラ
ンジスタのベース電極に印加される。上記トラン
ジスタは、実質的に共通接続された電極のような
ものを有するエミツタ・フオロワ回路構成におい
て、共通接続されたエミツタ電極に接続された各
負荷素子と効果的に接続される。出力トランジス
タ１６６，１６８及び１６９はこうして、トラン
ジスタ１３６のコレクタからベースに至る増幅回
路１０′の負のフイードバツク・パスに組込まれ
る。即ちフイードバツク・ループはトランジスタ
１６０を含む。ダイオード１６７は、トランジス
タ１６６，１６８及び１６９に対するターン・オ
フ・バイアスを提供する。調整された電位レベル
が必要とされる地点に全く接近して半導体チツプ
の回りに配置されている、これら出力エミツタ・
フオロワ回路の出力トランジスタが数多く存在す
る場合には、1000程度までの論理回路負荷が適用
されると良い。

この実施例の基準電圧発生回路は、増幅回路ト
ランジスタ１３６のコレクタ電極と電流源トラン
ジスタ１３８のベース電極との間に結合された一
組の相互接続された電流ミラー回路を含む。この
基準電圧発生回路は、ベース電極が増幅トランジ
スタ１３６のコレクタ電極に接続され、コレクタ
電極が正の付勢電位源に接続され、そしてエミツ
タ電極が、ダイオード１７４により固定基準電位
点に接続されている抵抗体１７２に接続されてい
る、入力回路トランジスタ１７０を含む。出力回
路トランジスタ１８０は、抵抗体１７２及びダイ
オード１７４の間の接合点に接続されたベース電
極と、固定基準電位点に接続されたエミツタ電極
と、負荷抵抗体１８２に接続されたコレクタ電極
とを有する。この負荷抵抗体は、ダイオード１８
６により第２の正の付勢電位源に接続される。出
力回路のトランジスタ１８０のコレクタ電極は、
接続されたダイオード１８８によりそのベースか
ら固定基準電位点に接続された電流源トランジス
タ１３８のベース電極に、接続される。

差動増幅回路が示されてきたが、第２図及び第
３図の簡略化されたダイヤグラムにより示された
回路の動作との関連から明らかとなるように、こ
の実施例の基準電圧発生回路は単一のトランジス
タを含む単一の変換回路に容易に適用される。上
記第２図及び第３図では、種々の構成部品は同じ
参照番号に、プライムが付されて与えられている
が、これにより第２図に示された回路の対応する
これらの素子の関係が容易に理解されることにな
る。設計上、トランジスタの全ては実質的に同じ
ベース・エミツタ電位勾配を有し、また示された
全てのダイオードは実質的に同じ構造のトランジ
スタのベース及びコレクタ電極を相互接続するこ
とにより形成し、これにより陽極と陰極の電位勾
配は実質的にV_BEに等しくなるという利点を有す
る。また全てのトランジスタは、非常に大きなベ
ータ（β）比を有し、これによりベース電流は無
視できエミツタ及びコレクタ電流は実質的に等し
くなる。装置によりかなり異なるダイオード及び
トランジスタの特性が調整されなければならない
ような場合に、当業者は容易にこの技術を適用す
ることができる。しかししばしば、集積回路装置
の設計における通常の場合のように、かなり良く
似た構造により与えられる簡略化及び信頼性の利
点により、装置の選択は制限されることになる。

さて第２図を特定して参照すると、この図には
２つの電流ミラー回路が別々に示されている。電
流I₁はトランジスタ１３８′を流れるが、このト
ランジスタはダイオード１８８′を流れる電流の
鏡像であり、これ故に同じ値の電流I₁がダイオー
ド１８８′、抵抗体１８２′及びダイオード１８
６′を流れる。同様に、電流I₂はトランジスタ１
８０′を流れるが、このトランジスタはダイオー
ド１７４′を流れる電流の鏡像であり、それで同
じ値の電流I₂がトランジスタ１７０′、抵抗体１
７２′及びダイオード１７４′を流れる。抵抗体１
７２′及び１８２′は互いに同じ値にされる。好ま
しくはトランジスタ１３６′に接続された負荷抵
抗体素子１４４′の値の半分に等しくすると良い。
２つの電流ミラー回路を流れる電流は、オームの
法則を適用することにより次のように表わされ
る。（プライム記号は省略している）。

I₁＝（V₊₊−2V_BE）／R₁₈₂ (1) I₂＝（V₊₊−V₁₄₄−2V_BE）／R₁₇₂ (2) 次に第３図を参照すると、この図はトランジス
タ回路において本発明により相互接続された電流
ミラー回路の簡略化されたダイヤグラムを示して
いる。

Ｉ＝I₁−I₂ (3) １／２R₁₄₄＝R₁₇₂＝R₁₈₂を代入して Ｉ＝（V₊₊−2V_BE）／R₁₈₂−（V₊₊ −V₁₄₄−2V_BE）／R₁₇₂ (4) ＝2V₁₄₄／R₁₄₄ (5) V₁₄₄／R₁₄₄＝I_R144より Ｉ＝2I_R144 I₁₃₄＝Ｉ−I_R144＝I_R144＝I₁₃₆ (6) このようにトランジスタ素子１３４′及び１３
６′の２つのコレクタ電流は等しいので、トラン
ジスタ１３４′及び１３６′のベース電圧は非常に
高い精度で等しくなる。

なお以上の説明ではR₁₇₂およびR₁₈₂をR₁₄₄の２
倍にしたが、R₁₇₂およびR₁₈₂をR₁₄₄のＮ倍にすれ
ば、トランジスタ１３８のコレクタ電流Ｉと抵抗
R₁₄₄の電流I_R144との間に Ｉ＝Ｎ・I_R144の関係が成立する。トランジスタ
１３８を定電流とみなせば、電流I_R144を抵抗１７
２，１８４，１４４の抵抗値R₁₇₂、R₁₈₂、R₁₄₄で
設定でき、この結果トランジスタ１３６のコレク
タに現れる出力電圧をこれら抵抗値 R₁₇₂、R₁₈₂、R₁₄₄で調整できることがわかる。
また基準電圧を得るために行われるフイードバツ
クはカレントミラーのダイオードおよびトランジ
スタのエミツタ・ベース接合であるため低い電位
の基準電圧を発生するのに最適である。

消費電力は次のようになる。

Ｐ＝V₊₊（I₁₃₈＋I_R182＋I_R172） (7) I₁₃₈＝I_R182＋I_R172 (8) それ故に Ｐ＝V₊₊・2I₁₈₂ (9) I_R182＝（V₊₊−2V_BE）／R₁₈₂ (10) Ｐ＝2V₊₊（V₊₊−2V_BE）／R₁₈₂ （11） 試験された回路の一例では V₊₊＝5V R₁₈₂＝R₁₇₂＝2.0KΩ V_BE＝0.75V これから公称電力は Ｐ＝２×５（５−２×0.75）／２ ＝17.5ミリワツト つぎにこの発明の第２の実施例が、第４図に示
されている。ここでは、第１の基準電位発生回路
１２′は、正の付勢電位点と大地としてここでは
示されている固定基準電位点との間に直列に接続
された一組の抵抗体２０１及び２０２を含む。ト
ランジスタ１９２のベース電極は、抵抗体２０１
及び２０２の接合点に接続される。そこでベース
電流は、温度及びプロセスの変化に対して他の調
整器の電位によく追従するように、基準電位を僅
かに修正する。接合点での基準電圧は、他の相補
的な入力トランジスタ２０６を有する差動増幅回
路１０′の最初の入力段の１入力トランジスタ２
０４のベース電極に接続されて印加される。２つ
のトランジスタのエミツタ電極は抵抗体２０８を
通つて大地に接続される。キヤパシタ２１０は、
第１のトランジスタ２０４のベース電極とコレク
タ電極との間に接続される。負荷抵抗体２１２及
び２１４は各々トランジスタ２０４及び２０６の
コレクタ電極に接続され、また第２の正の電位点
に接続されているトランジスタ２１６のエミツ
タ・コレクタ回路に共に接続されている。差動増
幅回路１０′の第２段の入力トランジスタを形成
する一組のトランジスタ２２２及び２２４は、各
トランジスタ２０６及び２０４のコレクタ電極に
接続されているベース電極を各々有する。トラン
ジスタ２２２及び２２４のエミツタ電極は、大地
として示された固定基準電位点にトランジスタ２
２６のコレクタ・エミツタ回路を通つて共に接続
されている。トランジスタ２２２のコレクタ電極
は、トランジスタ２１６のベース電極及び第２の
正の電位点に接続された負荷抵抗体２２８に接続
される。トランジスタ２２４のコレクタ電極は第
２の正の電位点に直接に接続される。トランジス
タ２３０は、増幅回路１０′のトランジスタ２０
４のコレクタ電極に接続されたベース電極を有
し、コレクタ電極は制限抵抗体２３２を通つて第
２の正の付勢電位点に接続されている。エミツタ
電極は、並列に接続された抵抗体２３１及びキヤ
パシタ２３７を通つて、この図ではトランジスタ
２３４，２３６，２３８及び２３９のみが示され
ているが数多くの調整された電圧出力トランジス
タのベース電極へ共に接続される。この出力トラ
ンジスタのコレクタ電極は、全て第１の正の付勢
電位点に接続される。また共通の負荷抵抗体２３
５がエミツタ電極と固定基準電位点との間に接続
される。特にトランジスタ２３４，２３６，２３
８及び２３９に対するバイアス電流は、共通に接
続されたベース電極とエミツタ電極との間に接続
された抵抗対２３３により提供される。基準電圧
出力トランジスタ２３４のエミツタ電極は他の８
つの出力トランジスタのエミツタ電極に共通に接
続されているが、これは特に反転回路３０′の入
力トランジスタを形成しているトランジスタ２４
０のベース電極に接続されている。トランジスタ
２４０のエミツタ電極は抵抗体２４２を通つて大
地に接続される。反転回路３０′は２つの他のト
ランジスタ２４４及び２４６並びにダイオード２
４８を含む。このダイオードはトランジスタ２４
４及び２４６のベース電極間に接続されている。
ダイオード２４８の陽極は正の付勢電位点に接続
されている。一方トランジスタ２４６のコレクタ
電極は、負荷抵抗体２４７を通つて正の電位点に
及び増幅回路１０′のトランジスタ２０６のベー
ス電極に接続される。トランジスタ２４４のエミ
ツタ電極は、反転回路の入力トランジスタ２４０
のコレクタ電極に直接に接続される。

第４図の実施例の基準電圧発生回路は増幅回路
のトランジスタ２２２のコレクタ電極に接続され
たベース電極を有する入力トランジスタ３１２を
含む。トランジスタ３１２のコレクタ・エミツタ
回路は、第２の正の電位点と固定基準電位点との
間で抵抗体３１４及びダイオード３１６と直列に
接続される。好ましくは抵抗体３１８及びダイオ
ード３１９は、後で述べられるように回路をトリ
ミングするためにダイオード３１６の両端に直列
に接続される。抵抗体３１４とダイオード３１６
の接合点はトランジスタ３２０のベース電極に接
続される。このトランジスタのエミツタ電極は固
定基準電位点に接続されるが、一方コレクタ電極
は、トランジスタ２２６のベース電極及びダイオ
ード３２２、抵抗体３２４及び他のダイオード３
２６を含む直列回路の接合点に接続される。この
ダイオードは、トランジスタ３２０のコレクタ・
エミツタ回路及びトランジスタ２２６のベース・
エミツタ回路を固定基準電位点にスイツチする。

ダイヤグラムは、回路の動作を理解するのに便
利な通常の方法で描かれている。例えば、電源
V_RSの電圧出力トランジスタ２３４は出力分配グ
リツド（格子）の近くに位置するように示されて
いる。一方他の出力トランジスタ２３６，２３８
及び２３９は、それらを駆動するトランジスタ２
３０の近くに示されている。電圧出力トランジス
タの各種類ごとに、全てのベース電極は共通に接
続され、全てのコレクタ電極も共通に接続されま
た全てのエミツタ電極も共通に接続されることに
注意すべきだ。このことは、たとえ調整され電圧
出力トランジスタが半導体チツプ上に設けられる
場合でも同じことが言える。これ故に所定の等電
位導電体の多くは、この構成ではチツプ上に設け
られる。しかしながら、調整された出力電圧を伝
える各導電体では、実際に電圧降下が存在する。
共通のエミツタ・フオロワ・トランジスタがフイ
ードバツク・ループに存在するので、温度及び負
荷の変化による共通のV_BE降下における変化は、
共通の出力電圧において比較的わずかの変化しか
生じさせない。本発明による電圧調整回路の幾つ
かの適用においては、論理的な電圧レベルの上限
と下限の間の差は、接続されるトランジスタのベ
ース・エミツタ電圧の３分の２程度である。この
ような構成では、導電体に沿つた電圧降下は必ず
しも無視して考えられるとは限らない。それ故に
半導体チツプは好ましくは、第４図に示されてい
るように調整器の電圧出力トランジスタ２３４，
２３６，２３８及び２３９のエミツタ電極間で格
子状に接続される。ベース電流が低く無視できる
電圧降下のみが現われる場合には、調整された電
位の出力トランジスタは通常の回路配線により接
続されたベース電極を有する。エミツタ電極は実
際には第４図に示されたような格子状の構造に一
緒に接続され、個々の負荷は非常に短い格子状導
電体を介して最も近くの出力トランジスタの各エ
ミツタ電極に接続される。なぜならこれらの場所
は電流が比較的大きいからである。出力トランジ
スタの接続は通常、均等に離された交点で格子状
の導電体に接続することによつて行なうが、負荷
回路は最も近い地点の導電体に沿つた地点で接続
される。この構造では、論理回路への論理電圧及
び電流のレベルは、半導体チツプの至る所で実質
的に均一である。

第４図を特定して参照するに、抵抗体２０１及
び２０２を含む電圧分割器は、好ましくは3.0V
の付勢電位レベル（＋記号で示された）より
0.265V低いトランジスタ２０４のベース電極に
印加するための電圧を与える。所望の論理回路の
信号の振動は、0.530V（0.265Vの２倍）である。
トランジスタ１９２及び１９４は１つの論理回路
の負荷をシミユレートする。この負荷の目的は、
低いベータ（β）の半導体チツプ上の論理回路に
おいてより幅広い電圧の振動が許容できる場合に
これをもたらすことである。これにより“最も悪
い場合”の動作が改良される。発生回路１２′の
出力インピーダンスは、反転回路３０′を含むシ
ミユレートされた論理回路と同じ1000Ωである。
これ故に、トランジスタ２０４のベース電極にお
ける、増幅回路１０′の入力段の回路による基準
発生回路１２′の負荷は、トランジスタ２０６の
ベース電極による抵抗体２４７の負荷により補正
される。このトランジスタ２０６は、±５ミリボ
ルト以内の良好なV_BE追従動作（トラツキング）
を達成するために、大きく作られたエミツタを有
する。抵抗体２０８はエミツタ電流全体を約１ミ
リアンペアに保ち、またフエイズ・シフトが180°
又はそれより大きい周波数において、フイードバ
ツク・オープン・ループ利得の大きさが１以下と
なることを保証することにより、キヤパシタ２１
０及び２３７は、増幅器２０′及び３０′を通るフ
イードバツク・ループの振動を防ぐ。

増幅器２０′は、トランジスタ２３０と、調整
された電源出力を半導体チツプ上の1000或はその
程度の論理回路に電力を供給し分配するために、
この図ではトランジスタ２３４，２３６，２３８
及び２３９のみが示されている出力トランジスタ
と、を含む２段エミツタ・フオロワ回路である。
抵抗体２３１及び２３３を含む電圧分割器は、ト
ランジスタ２３０のエミツタ及び並列に接続され
たトランジスタ２３６，２３８等のベースの間に
さらにV_BEの降下を生じる。これは、トランジス
タ２３０のベース電極を十分高く保つために必要
とされるので、増幅回路１０′のトランジスタ２
０４は飽和しない。抵抗体２３３の抵抗値はま
た、トランジスタ２３０のベース・エミツタ接合
及び並列のトランジスタ２３６等のベース・コレ
クタ接合を通つて正の付勢電位に、増幅回路１
０′の反転した出力がラツチ動作するのを防ぐた
めに、必要とされる。調整された電源による、供
給された負荷におけるキヤパシタンスが充電して
いる時に、電力が増加する間にこれらの出力トラ
ンジスタにおけるエミツタ電流を安全レベルに制
限するために、エミツタ・フオロワ２３４，２３
６，２３８及び２３９のコレクタ・リードに抵抗
体が挿入できる。前に述べたように、エミツタ・
フオロワ・トランジスタ２３４，２３６，２３８
及び２３９は、半導体チツプの回りに格子状に設
けられる。これ故に、比較的小さなベース電流の
みが分配されなければならず、これにより低い分
配電圧降下のみが小さな導電体から結果として生
じる。

反転回路３０′においてトランジスタ２４４及
び２４６は、半導体チツプ上の各作動している論
理回路において各論理レベルにより注入されたベ
ース電流を補正する電流源トランジスタ２４０
に、ベース電流を注入する。抵抗体２４２は論理
回路電流源の抵抗体と同じ公称値を有するが、値
を選択する際にはより正確な許容誤差を必要とす
る。抵抗体２４７は論理負荷抵抗値の半分の値を
有するので、それ故に抵抗体２４７の両端間の電
圧は、伝導電流が典型的な論理負荷抵抗体内の電
流に等しい時には、基準回路１２′の出力に整合
する。反転回路３０′の電圧利得は、抵抗体２４
２に対する抵抗体２４７の比即ち0.5にほぼ等し
い。

さらに第４図を参照するに、増幅回路１０′の
第２段はまた、差動的に接続された共通のエミツ
タのペアである。トランジスタ２２２及び２２４
は大きなエミツタを有し、設計上は同一である。
トランジスタのこのペアは、前記米国特許第
4166982号公報に示された“evener”回路の一組
である。トランジスタ２２２及び２２４のエミツ
タ電流を等しくすることによりその精度は改良さ
れる。トランジスタのペアに対するバイアス動作
は、約0.5ミリアンペアの全電流源電流を有する。
本発明による回路が無ければ、この電流は、（＋
＋）記号により示された付勢電位の値に依存し
て、１：３から３：１までの比に分れる。この電
圧は、7.65乃至9.35V程度である。本発明による
回路は、ほぼ等しく分割されそして＋＋記号によ
り印された付勢電位の変化に独立した電流を生じ
る。

示された設計（第４図）においては、抵抗体２
２８の間の電位は約1.5乃至2.5Vであり、トラン
ジスタ間に第２次の効果が現われる、V_BEにおけ
る差を減少させるのに十分な大きさである。これ
らのV_BEの差は、大きさの許容誤差の効果を最小
にもする大きなエミツタを有するトランジスタを
設計することにより、最小にされる。抵抗体２２
８の電流は、効果は小さいがトランジスタ３１２
から負荷動作を生ずるのには十分大きい。回路の
調整は、前記のような本発明による電流制御回路
でも望ましい。抵抗体３１８及びダイオード３１
９は、調整を行なうためにトリミング回路を含
む。４５乃至１２５の範囲のベータ及び公称７５
乃至８０のベータが通常のLSI部品の製造から期
待される。結果としてベース電流は、先に与えら
れた簡略化した分析より予期される完全な電流の
バランスの小さいがしかし測定できる転倒動作を
生じる。公称の条件下でトランジスタ２２２及び
２２４への電流を等しくするためには、電流源ト
ランジスタ２２６では、合計約1300ミクロンアン
ペアで約40ミクロンアンペアの増加が必要とされ
ることがわかつた。トリミング抵抗体３１８が
2KΩに等しい場合には、２つのトランジスタを
流れる電流は公称の設計では５ミクロンアンペア
以内である。

第４図の実施例でも、出力電流すなわちトラン
ジスタ２２２のコレクタ電流と、トランジスタ２
２６のコレクタ電流の比は、電流ミラー回路の直
列抵抗体３１４又は３２４に対する負荷素子抵抗
体２２８の抵抗値の比により正確に設定される。
そしてこのため出力電流に係わる差動接続トラン
ジスタ２２２，２２４の両エミツタ電圧の比が所
望のものに設定される。これは、精度が抵抗体の
値の比にのみ依存して全く正確に行なわれる。

以上説明したようにこの発明によればダイオー
ドとトランジスタのベースエミツタ通路とからな
るカレントミラーを用いてフイードバツクを行
い、基準電圧を発生しているようにしているの
で、低電位の基準電圧を発生するのに最適であ
る。さらに３つの抵抗器の抵抗値を設定して所望
の電圧を発生できる。

【図面の簡単な説明】

第１図はこの発明の１実施例を示す回路図、第
２図および第３図は第１図実施例の動作を説明す
るための回路図、第４図はこの発明の第２の実施
例を示す回路図である。

Claims (1)

1. 【特許請求の範囲】 １ 共通エミツタ接続された第１のトランジスタ
   および第２のトランジスタならびにこれらトラン
   ジスタの一方のコレクタに接続された負荷用の第
   １の抵抗器を具備して増幅器を構成し、上記第１
   のトランジスタのベースに入力基準電圧を供給す
   るとともに上記第２のトランジスタのベースに上
   記増幅器の出力を帰還してなり、上記増幅器の出
   力を出力基準電圧として導出する基準電圧発生回
   路において、 上記第１のトランジスタおよび第２のトランジ
   スタの共通エミツタに接続されてそれらの電流源
   をなす第３のトランジスタと、 上記一方のコレクタからのコレクタ出力を受け
   取るエミツタフオロワ型の第４のトランジスタ
   と、 この第４のトランジスタのエミツタ出力を受け
   取る第２の抵抗器および順方向の第１のダイオー
   ドの直列回路と、 上記第１のダイオードとともに第１のカレント
   ミラー回路をなす第５のトランジスタと、 この第５のトランジスタのコレクタエミツタ通
   路に対して並列に接続されるとともに上記第３の
   トランジスタとともに第２のカレントミラー回路
   をなす順方向の第２のダイオードと、 この第２のダイオードおよび第５のトランジス
   タのエミツタコレクタ通路の並列回路に電流を供
   給する第３の抵抗器と、 上記第２および第３の抵抗器の抵抗値を同一に
   し、かつ上記第２および第３の抵抗器の抵抗値と
   上記第１の抵抗器の抵抗値との比に応じて上記第
   ２のトランジスタのコレクタに現れる出力基準電
   圧を設定するようにした基準電圧発生回路。