JPH0343665B2 - - Google Patents
Info
- Publication number
- JPH0343665B2 JPH0343665B2 JP59034013A JP3401384A JPH0343665B2 JP H0343665 B2 JPH0343665 B2 JP H0343665B2 JP 59034013 A JP59034013 A JP 59034013A JP 3401384 A JP3401384 A JP 3401384A JP H0343665 B2 JPH0343665 B2 JP H0343665B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- coefficient
- digital
- analog
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06J—HYBRID COMPUTING ARRANGEMENTS
- G06J1/00—Hybrid computing arrangements
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor
- G06G7/14—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for addition or subtraction
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Automation & Control Theory (AREA)
- Evolutionary Computation (AREA)
- Fuzzy Systems (AREA)
- Facsimile Image Signal Circuits (AREA)
- Analogue/Digital Conversion (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
この発明はデジタル信号演算化装置に関する。
デジタル演算はデジタル信号のもつ特性によ
り、アナログ演算に対してほとんどの分野でとつ
てかわつている。乗算除算においては、電卓が計
算尺に代わつてその有効桁数が多いこともあつて
広く利用されている。最近においては８桁の演算
（加減乗除）のできる電卓が安価に得られるよう
になつた。
り、アナログ演算に対してほとんどの分野でとつ
てかわつている。乗算除算においては、電卓が計
算尺に代わつてその有効桁数が多いこともあつて
広く利用されている。最近においては８桁の演算
（加減乗除）のできる電卓が安価に得られるよう
になつた。
産業界においては例えば画像信号がT.V.やフ
アクシミリや印刷製版におけるスキヤナ・等にお
いて、デジタル信号に変換して信号処理が行われ
るようになつてきており、多くのデジタル信号を
扱う回路が出願されている。
アクシミリや印刷製版におけるスキヤナ・等にお
いて、デジタル信号に変換して信号処理が行われ
るようになつてきており、多くのデジタル信号を
扱う回路が出願されている。
画像信号はスキヤナ等においてはアナログデジ
タル変換が行われ、８ビツトのデジタル信号で
種々な演算が行われている。
タル変換が行われ、８ビツトのデジタル信号で
種々な演算が行われている。
本出願人はこの演算の例として、特開昭56−
8140、特願昭58−14621さらに昭和59年２月10日
「画像走査記録装置に於ける輪郭強張信号処理方
法」として出願している。
8140、特願昭58−14621さらに昭和59年２月10日
「画像走査記録装置に於ける輪郭強張信号処理方
法」として出願している。
上記出願におけるデジタル信号の演算は順次に
とり出した画像信号を二次元的に並べ、その並べ
た画像信号の中心画像信号と周辺画像信号に任意
の係数を乗じ加算して平均した信号（以後積和平
均信号という）を求め中心画像信号から積和平均
信号を減算して、該減算によつて得られた信号を
輪郭強調信号に用いるというものである。
とり出した画像信号を二次元的に並べ、その並べ
た画像信号の中心画像信号と周辺画像信号に任意
の係数を乗じ加算して平均した信号（以後積和平
均信号という）を求め中心画像信号から積和平均
信号を減算して、該減算によつて得られた信号を
輪郭強調信号に用いるというものである。
この積和平均演算においては、周辺画像信号を
数多く用いるため数多くの乗算器、もしくはルツ
クアツプテーブルおよび加算器を用いて、信号処
理回路を構成して実現している。
数多く用いるため数多くの乗算器、もしくはルツ
クアツプテーブルおよび加算器を用いて、信号処
理回路を構成して実現している。
しかしながら、任意の係数と数多くの周辺画像
信号を用いて誤差なく積和平均信号を得ようとす
る場合、演算誤差を少なくするためには用いるデ
ジタルビツト数を増やさねばならず、取扱う周辺
画像信号の数に比例して乗算回路、加算回路を増
やさねばならないのである。
信号を用いて誤差なく積和平均信号を得ようとす
る場合、演算誤差を少なくするためには用いるデ
ジタルビツト数を増やさねばならず、取扱う周辺
画像信号の数に比例して乗算回路、加算回路を増
やさねばならないのである。
この発明は、デジタル信号で入力された複数の
画像信号および画像信号と同数の重み係数をそれ
ぞれアナログ信号に変換し、このアナログ信号に
変換された画像信号と重み係数とに基づいて積和
信号を求め、これをデジタル信号に変換して出力
させることにより、演算誤差を少なくするもので
ある。
画像信号および画像信号と同数の重み係数をそれ
ぞれアナログ信号に変換し、このアナログ信号に
変換された画像信号と重み係数とに基づいて積和
信号を求め、これをデジタル信号に変換して出力
させることにより、演算誤差を少なくするもので
ある。
その具体的な技術手段は、
複数のデジタル画像信号をそれぞれアナログ画
像信号に変換するDA変換器、 前記複数のデジタル画像信号のそれぞれに対応
して任意に与えられ、該デジタル画像信号と同じ
ビツト数のデジタル重み係数をアナログ重み係数
に変換するDA変換機能を備え、且つ、前記DA
変換器との連係によつてそれらアナログ画像信号
とアナログ重み係数とを乗算してアナログ積値信
号を得る係数設定器、 前記係数設定器からのアナログ積値信号を加算
する加算器、 前記加算されたアナログ積値信号を、前記重み
係数に基づいて設定された平均係数により平均化
演算してアナログ積和平均信号を得る平均係数
器、及び 前記平均係数器からのアナログ積和平均信号を
デジタル積和平均信号に変換するAD変換器、か
ら構成したことである。
像信号に変換するDA変換器、 前記複数のデジタル画像信号のそれぞれに対応
して任意に与えられ、該デジタル画像信号と同じ
ビツト数のデジタル重み係数をアナログ重み係数
に変換するDA変換機能を備え、且つ、前記DA
変換器との連係によつてそれらアナログ画像信号
とアナログ重み係数とを乗算してアナログ積値信
号を得る係数設定器、 前記係数設定器からのアナログ積値信号を加算
する加算器、 前記加算されたアナログ積値信号を、前記重み
係数に基づいて設定された平均係数により平均化
演算してアナログ積和平均信号を得る平均係数
器、及び 前記平均係数器からのアナログ積和平均信号を
デジタル積和平均信号に変換するAD変換器、か
ら構成したことである。
この発明を実施するためのデジタル入力デジタ
ル出力積和平均化装置の実施例のブロツク図を第
１図に示す。
ル出力積和平均化装置の実施例のブロツク図を第
１図に示す。
第１図において、１（１−1〜１−ｎ）はDA変
換器、２（２−1〜２−ｎ）はDA変換機能を備え
た〔第２図Ａの符号２００−1参照〕係数設定器、
３は加算器、４はDA変換機能を備えた〔第２図
Ｂの符号３００参照〕平均係数器、５はAD変換
器である。
換器、２（２−1〜２−ｎ）はDA変換機能を備え
た〔第２図Ａの符号２００−1参照〕係数設定器、
３は加算器、４はDA変換機能を備えた〔第２図
Ｂの符号３００参照〕平均係数器、５はAD変換
器である。
この第１図の積和平均回路は、複数（ｎ）のデ
ジタル画像信号Ｉ（I1〜In）と、このデジタル画
像信号Ｉのそれぞれに対応して任意に与えられ前
記画像信号Ｉと同ビツト数のデジタル重み係数α
（α1〜αn）と、デジタル平均係数Ｋとが入力さ
れ、後述の演算の後デジタル積和信号Ｏを出力す
る。
ジタル画像信号Ｉ（I1〜In）と、このデジタル画
像信号Ｉのそれぞれに対応して任意に与えられ前
記画像信号Ｉと同ビツト数のデジタル重み係数α
（α1〜αn）と、デジタル平均係数Ｋとが入力さ
れ、後述の演算の後デジタル積和信号Ｏを出力す
る。
複数のデジタル画像信号ＩはそれぞれDA変換
器１でアナログ画像信号に変換されて係数設定器
２へ伝達される。それぞれの係数設定器２におい
ては、デジタル重み係数αがアナログ重み係数に
変換されて前記アナログ画像信号に乗算される。
器１でアナログ画像信号に変換されて係数設定器
２へ伝達される。それぞれの係数設定器２におい
ては、デジタル重み係数αがアナログ重み係数に
変換されて前記アナログ画像信号に乗算される。
このそれぞれのアナログ積値信号が加算器３で
加算された後、平均係数器４で除算されて、アナ
ログ積和平均信号となり、これがAD変換器５を
経てデジタル積和平均信号Ｏとして出力される。
加算された後、平均係数器４で除算されて、アナ
ログ積和平均信号となり、これがAD変換器５を
経てデジタル積和平均信号Ｏとして出力される。
入力信号Ｉは例えば８ビツトのデジタル信号と
すれば０〜255の値をとり、出力信号Ｏも８ビツ
トのデジタル信号とすれば０〜255の値をとる。
重み係数αは任意に与えるもので８ビツトのデジ
タル信号とすれば０〜255の値が予め設定される。
平均係数Ｋは重み係数αが定まると決定されるも
ので、予め計算され設定される。
すれば０〜255の値をとり、出力信号Ｏも８ビツ
トのデジタル信号とすれば０〜255の値をとる。
重み係数αは任意に与えるもので８ビツトのデジ
タル信号とすれば０〜255の値が予め設定される。
平均係数Ｋは重み係数αが定まると決定されるも
ので、予め計算され設定される。
入力信号Ｉ，出力信号Ｏ及びそれぞれの係数
α，Ｋは Ｏ＝Ｋo 〓i=1 αiIi ……(1) なる関係式が成立するよう構成され、平均係数Ｋ
は Ｋ＝１／o 〓i=1 αi ……(2) となるように定められる。
α，Ｋは Ｏ＝Ｋo 〓i=1 αiIi ……(1) なる関係式が成立するよう構成され、平均係数Ｋ
は Ｋ＝１／o 〓i=1 αi ……(2) となるように定められる。
重み係数αを全てα0とすると、積和平均係数
K0は第２式より１／nα0となる。よつて入力信号
Ｉを全てI0とすると出力信号O0はK0・ｎ・α0I0で
ありK0＝1nα0を代入すればI0となり、第１式に
より積和平均がなされている。
K0は第２式より１／nα0となる。よつて入力信号
Ｉを全てI0とすると出力信号O0はK0・ｎ・α0I0で
ありK0＝1nα0を代入すればI0となり、第１式に
より積和平均がなされている。
特定の重み係数αをαS（αS≠０）、係数αSを設定
した数をＮとし、残りの重み係数を零とすると、
平均係数KSは第２式より１／NαSとなる。よつて
入力信号Ｉ（重み係数αSと対である入力信号Ｉ）
を全てISとすると、第１式より出力信号OSはKS
NαSISとなり、KS＝１／NαSを代入すればISとな
り、重み係数αS（αS≠０）と対の信号の和平均が
なされている。
した数をＮとし、残りの重み係数を零とすると、
平均係数KSは第２式より１／NαSとなる。よつて
入力信号Ｉ（重み係数αSと対である入力信号Ｉ）
を全てISとすると、第１式より出力信号OSはKS
NαSISとなり、KS＝１／NαSを代入すればISとな
り、重み係数αS（αS≠０）と対の信号の和平均が
なされている。
第２図はこの発明の具体的実施例回路図であ
る。１００はDA変換回路、２００は係数設定回
路、８００は加算及び平均係数Ｋの演算回路であ
る。
る。１００はDA変換回路、２００は係数設定回
路、８００は加算及び平均係数Ｋの演算回路であ
る。
DA変換回路１００及び係数設定回路２００は
点線示の枠内にその詳細を例示するように似た構
成になつている。
点線示の枠内にその詳細を例示するように似た構
成になつている。
DA変換回路１００について説明する。この回
路はDA変換回路として一般に使用されている回
路の１例を示すものであり、目的に合うものであ
れば、図示されたものに限定されない。１０１〜
１０８は抵抗であり、デジタル信号の各ビツトの
もつ重みの逆比例の抵抗値をもつている。アナロ
グスイツチの接点１１１〜１１８はデジタル入力
信号I1の各ビツト情報により開閉される。スイツ
チ１１９は信号I1が零のとき（デジタル信号I1が
例えば８ビツトで、この信号を入力とする８入力
NOR回路（図示せず）の出力がＨになる時）閉
じるもので演算増幅器（以後オペアンプという）
１８１の零ドリフト調整に使用され、以後の演算
増幅器の零ドリフト調整にも用いられるものであ
る。抵抗（R2）１２１は重み抵抗１０１〜１０
８の基本値R1に対して128／255R1としている。入力 信号I1とオペアンプ１３１の出力ｖとの関係は Ｖ＝−抵抗121の抵抗値／抵抗101〜108とスイ
ツチ111〜118より構成される抵抗値VV ＝−R2／１／I1１／128R1VC＝−I1・R2／128
R1VC……(3) となる。Vcは基準電圧である。デジタル信号I1
は最大値が２５５であるので R2＝128／255R1 ……(4) とすると第３式は ｖ＝−I1VV／255 ……(5) となる。
路はDA変換回路として一般に使用されている回
路の１例を示すものであり、目的に合うものであ
れば、図示されたものに限定されない。１０１〜
１０８は抵抗であり、デジタル信号の各ビツトの
もつ重みの逆比例の抵抗値をもつている。アナロ
グスイツチの接点１１１〜１１８はデジタル入力
信号I1の各ビツト情報により開閉される。スイツ
チ１１９は信号I1が零のとき（デジタル信号I1が
例えば８ビツトで、この信号を入力とする８入力
NOR回路（図示せず）の出力がＨになる時）閉
じるもので演算増幅器（以後オペアンプという）
１８１の零ドリフト調整に使用され、以後の演算
増幅器の零ドリフト調整にも用いられるものであ
る。抵抗（R2）１２１は重み抵抗１０１〜１０
８の基本値R1に対して128／255R1としている。入力 信号I1とオペアンプ１３１の出力ｖとの関係は Ｖ＝−抵抗121の抵抗値／抵抗101〜108とスイ
ツチ111〜118より構成される抵抗値VV ＝−R2／１／I1１／128R1VC＝−I1・R2／128
R1VC……(3) となる。Vcは基準電圧である。デジタル信号I1
は最大値が２５５であるので R2＝128／255R1 ……(4) とすると第３式は ｖ＝−I1VV／255 ……(5) となる。
次にDA変換機能を有する係数設定回路２００
について説明する。これはDA変換回路１００が
基準電圧VVに対し、デジタル信号I1に比例した
出力電圧を出力していたのが、入力電圧（DA変
換回路１００の出力電圧）ｖに対してデジタル重
み係数α1に応じて動作しているのである。出力を
v1とすると第３式と同様にして v1＝−α1・R4／128R3ｖ ……(6) となる。重み係数α1は最大値が２５５であるので R4＝128／255R3 ……(7) とすると、第６式は v1＝−α1・ｖ／255 ……(8) となる。第８式に第５式を代入すると v1＝α1・I1・１／255・１／255Vc ……(9) となる。
について説明する。これはDA変換回路１００が
基準電圧VVに対し、デジタル信号I1に比例した
出力電圧を出力していたのが、入力電圧（DA変
換回路１００の出力電圧）ｖに対してデジタル重
み係数α1に応じて動作しているのである。出力を
v1とすると第３式と同様にして v1＝−α1・R4／128R3ｖ ……(6) となる。重み係数α1は最大値が２５５であるので R4＝128／255R3 ……(7) とすると、第６式は v1＝−α1・ｖ／255 ……(8) となる。第８式に第５式を代入すると v1＝α1・I1・１／255・１／255Vc ……(9) となる。
以上説明した如くに回路１００と回路２００に
よつて、DA変換回路と係数乗算回路が形成さ
れ、入力信号I1〜Inに対して回路１００と２００
を必要個数ｎ用意すればよい。係数αが零である
ときは接点２１１〜２１８は開状態となり、スイ
ツチ２１９は閉にされるのはDA変換回路１００
と同様である。
よつて、DA変換回路と係数乗算回路が形成さ
れ、入力信号I1〜Inに対して回路１００と２００
を必要個数ｎ用意すればよい。係数αが零である
ときは接点２１１〜２１８は開状態となり、スイ
ツチ２１９は閉にされるのはDA変換回路１００
と同様である。
次に加算及び平均係数Ｋの演算回路３００につ
いて第２図Ｂによりｎ＝９として説明する。３０
１〜３０９は同一の抵抗値を有する抵抗R5であ
る。オペアンプ３３１により係数乗算回路２００
-1〜２００-9の出力が抵抗R5３０１〜３０９を介
して加算される。係数乗算回路２００-1〜２００
-9の各出力はオペアンプ３３１の帰還抵抗値と抵
抗３０１〜３０９の抵抗値R5に比例して加算さ
れる。第１式における平均係数Ｋは３つの係数
K1，K2，K3の組合せにより設定される。抵抗３
０１〜３０９の入力信号をviとすると平均係数K1
は接点３２１〜３２８に与えられ、オペアンプ３
３１の出力vAは vA＝−9 〓i=1 １／K1１／128R8／R5vi＝−128R6／K1R59 〓i=1 vi ……(10) で表される。α1，〜，α9＝255，I1，〜，I9＝255
とすると、第９式ではvi＝VCとなり、K1＝255と
して計算して R6＝255／128×９R5 ……（11） とすると、第10式は vA＝−255／K1・９9 〓i=1 vi ……（12） となる。
いて第２図Ｂによりｎ＝９として説明する。３０
１〜３０９は同一の抵抗値を有する抵抗R5であ
る。オペアンプ３３１により係数乗算回路２００
-1〜２００-9の出力が抵抗R5３０１〜３０９を介
して加算される。係数乗算回路２００-1〜２００
-9の各出力はオペアンプ３３１の帰還抵抗値と抵
抗３０１〜３０９の抵抗値R5に比例して加算さ
れる。第１式における平均係数Ｋは３つの係数
K1，K2，K3の組合せにより設定される。抵抗３
０１〜３０９の入力信号をviとすると平均係数K1
は接点３２１〜３２８に与えられ、オペアンプ３
３１の出力vAは vA＝−9 〓i=1 １／K1１／128R8／R5vi＝−128R6／K1R59 〓i=1 vi ……(10) で表される。α1，〜，α9＝255，I1，〜，I9＝255
とすると、第９式ではvi＝VCとなり、K1＝255と
して計算して R6＝255／128×９R5 ……（11） とすると、第10式は vA＝−255／K1・９9 〓i=1 vi ……（12） となる。
そして次にオペアンプ３８１の出力vBは
vB＝−１／K8１／128R8／１／K2１／128R7vA＝−
K2R8／K8R7vA
……（13） となり、 R8＝R7 ……（14） とすると、第13式は vB＝−K2／K3V ……（15） となり、第15式に第12式を代入すると vB＝255／９・K2／K1・K39 〓i=1 vi ……（16） 第16式に第９式を代入すると vb＝１／９×255・K2／K1・K8C・Vc・9 〓i=1 αiIi
……（17） αi＝Ii＝255とすると 9 〓i=1 αi・Ii＝9α・Ｉとなつて vB＝255・K2／K1・K3VC ……（18） となり、K1＝K2＝K8＝255とすれば vB＝VC ……（19） となり、この値vB（＝VC）がAD変換器を介して
デジタル値２５５を出力値Ｏとして出力する。
K2R8／K8R7vA
……（13） となり、 R8＝R7 ……（14） とすると、第13式は vB＝−K2／K3V ……（15） となり、第15式に第12式を代入すると vB＝255／９・K2／K1・K39 〓i=1 vi ……（16） 第16式に第９式を代入すると vb＝１／９×255・K2／K1・K8C・Vc・9 〓i=1 αiIi
……（17） αi＝Ii＝255とすると 9 〓i=1 αi・Ii＝9α・Ｉとなつて vB＝255・K2／K1・K3VC ……（18） となり、K1＝K2＝K8＝255とすれば vB＝VC ……（19） となり、この値vB（＝VC）がAD変換器を介して
デジタル値２５５を出力値Ｏとして出力する。
具体的数値を入れて説明する。第２図を参照し
て、ｎ＝９，α1，〜，α9＝I1，〜，I9＝K1，K2，
K3＝255とすると、第５式よりオペアンプ１３１
の出力ｖは ｖ＝−VC ……（20） 第９式又は第８式よりオペアンプ２３１の出力
v1は v1＝−ｖ＝VC ……（21） 第12式よりオペアンプ３３１の出力vAは vA＝−255／K1・９・９・VC＝−VC ……（22） オペアンプ３８１の出力vBは第15式に係数を代
入してvB＝VCとなる。各オペアンプ１３１，２
３１，３３１，３８１出力は全てVC又は−VCと
なつている。
て、ｎ＝９，α1，〜，α9＝I1，〜，I9＝K1，K2，
K3＝255とすると、第５式よりオペアンプ１３１
の出力ｖは ｖ＝−VC ……（20） 第９式又は第８式よりオペアンプ２３１の出力
v1は v1＝−ｖ＝VC ……（21） 第12式よりオペアンプ３３１の出力vAは vA＝−255／K1・９・９・VC＝−VC ……（22） オペアンプ３８１の出力vBは第15式に係数を代
入してvB＝VCとなる。各オペアンプ１３１，２
３１，３３１，３８１出力は全てVC又は−VCと
なつている。
次にｎ＝４，α1，〜，α4＝I1，〜，I4＝255
（α5，〜，α9＝０）のとき第12式第15式よりオペ
アンプ３３１，３８１の出力vA，vBは vA＝−255／K1・９・4VC vB＝４・255／９・K2／K1・K3VC より、K2＝９×28＝252，K1＝４×28＝112，K8
＝255をセツトすると vA＝−255／112・９・4Vc＝−1.00119047Vc vB＝VC となる。よつて４入力信号の和平均が達成された
ことになる。
（α5，〜，α9＝０）のとき第12式第15式よりオペ
アンプ３３１，３８１の出力vA，vBは vA＝−255／K1・９・4VC vB＝４・255／９・K2／K1・K3VC より、K2＝９×28＝252，K1＝４×28＝112，K8
＝255をセツトすると vA＝−255／112・９・4Vc＝−1.00119047Vc vB＝VC となる。よつて４入力信号の和平均が達成された
ことになる。
平均係数K1，K2は４，９でもよいがアナログ
演算器の性質上、K1，K2，K3は２５５に近い数
値を設定し、オペアンプの出力値も基準電圧VC
に近い方が誤差が少なくなり、好ましい。
演算器の性質上、K1，K2，K3は２５５に近い数
値を設定し、オペアンプの出力値も基準電圧VC
に近い方が誤差が少なくなり、好ましい。
α，K1，K2，K8は９ビツト以上の設定でもよ
いのは言うまでもない。
いのは言うまでもない。
次に係数α1，α3，α7，α9＝32，α2，α4，α6，
α8
＝128，α5＝255としたときについて述べる。ｎ＝
９，I1，〜，I9＝255とすると。
α8
＝128，α5＝255としたときについて述べる。ｎ＝
９，I1，〜，I9＝255とすると。
Ａ／Ｄ変換器１００の出力ｖはVCとなつてい
て、係数設定器２００-1,3,7,9の出力v1,3,7,9は第９
式より v1,3,7,9＝32・255・１／255・１／255VC＝32／255
VC 同じく係数設定器２００-2,4,6,8の出力v2,4,6,8は
第９式より v2,4,6,8＝128／255VC 同じく係数設定器２００-5の出力v5は第９式よ
り v5＝255／255VC である。第12式，第15式よりオペアンプ３３１，
３８１の出力vA，vBは vA＝−255／K1・９・（32／255×４＋128／255×４
＋255／255）VC＝−895／９・１／K1・VC vB＝895／９・K2／K1・K3・VC＝５×179／９・K2／K1
・K3 VC より、K1＝100，K2＝180，K3＝179に選ぶと、
VA＝−0.994〓VC VB＝VCとなる。
て、係数設定器２００-1,3,7,9の出力v1,3,7,9は第９
式より v1,3,7,9＝32・255・１／255・１／255VC＝32／255
VC 同じく係数設定器２００-2,4,6,8の出力v2,4,6,8は
第９式より v2,4,6,8＝128／255VC 同じく係数設定器２００-5の出力v5は第９式よ
り v5＝255／255VC である。第12式，第15式よりオペアンプ３３１，
３８１の出力vA，vBは vA＝−255／K1・９・（32／255×４＋128／255×４
＋255／255）VC＝−895／９・１／K1・VC vB＝895／９・K2／K1・K3・VC＝５×179／９・K2／K1
・K3 VC より、K1＝100，K2＝180，K3＝179に選ぶと、
VA＝−0.994〓VC VB＝VCとなる。
尚、第２図に於て入力I1と重み係数α1（I1とα2
……Inとαn）の供給端子を入替えたとしても第
９式から明らかな如く同じ結論を得る。
……Inとαn）の供給端子を入替えたとしても第
９式から明らかな如く同じ結論を得る。
この発明を用いた応用例を説明する。先に述べ
たようにこの発明は入力が多い程効果が顕著とな
る。
たようにこの発明は入力が多い程効果が顕著とな
る。
大容量の画像情報がデイスクメモリのような記
憶装置に収納されているとき、積和平均信号を得
るのがこの発明の目的のうちの１つであるが実施
例に示すように、４つの信号の和平均を１つの信
号として記録すると面積で1/4、倍率にして1/2と
なつた中心画像信号が得られる。このことは、広
い二次元信号を例えばCRTに表示する場合に、
全体画像を表示するには画像信号が全て利用され
るのであり、縮小画像を得るにおいても所要の倍
率に応じた比をもつて中心画像信号を得る。例え
ば主走査方向、副走査方向のサンプリング比を３
対３，次は２：３，次は３：３……，次の副走査
線のときは２：２，次は３：２，次は２：２……
のように中心画像信号を得れば２／（２＋８）＝
２／５の縮小画像が得られ、記憶装置からの画像信 号が原寸の信号であるときは2/5（40％）の縮小
画像が得られるし、記憶装置からの画像信号が10
倍の信号であれば４倍の拡大画像が得られること
になる。記憶装置からの画像信号はスキヤナ等か
らの画像信号であつてもよいのは言うまでもな
い。主走査方向、副走査方向倍率を異ならせても
よいのである。
憶装置に収納されているとき、積和平均信号を得
るのがこの発明の目的のうちの１つであるが実施
例に示すように、４つの信号の和平均を１つの信
号として記録すると面積で1/4、倍率にして1/2と
なつた中心画像信号が得られる。このことは、広
い二次元信号を例えばCRTに表示する場合に、
全体画像を表示するには画像信号が全て利用され
るのであり、縮小画像を得るにおいても所要の倍
率に応じた比をもつて中心画像信号を得る。例え
ば主走査方向、副走査方向のサンプリング比を３
対３，次は２：３，次は３：３……，次の副走査
線のときは２：２，次は３：２，次は２：２……
のように中心画像信号を得れば２／（２＋８）＝
２／５の縮小画像が得られ、記憶装置からの画像信 号が原寸の信号であるときは2/5（40％）の縮小
画像が得られるし、記憶装置からの画像信号が10
倍の信号であれば４倍の拡大画像が得られること
になる。記憶装置からの画像信号はスキヤナ等か
らの画像信号であつてもよいのは言うまでもな
い。主走査方向、副走査方向倍率を異ならせても
よいのである。
この発明を用いたもう１つの応用例を説明す
る。重み係数を適宜（ランダムもしくは規則的
に）零にしてバラまくことにより、シヤドーマス
クを用いたような光学フイルターの効果を得るこ
とができる。フイルター効果信号は中心画像信号
及び周辺画像信号に適宜用いる。
る。重み係数を適宜（ランダムもしくは規則的
に）零にしてバラまくことにより、シヤドーマス
クを用いたような光学フイルターの効果を得るこ
とができる。フイルター効果信号は中心画像信号
及び周辺画像信号に適宜用いる。
デジタル演算においては加算は２信号づつにつ
いて行うため、加算すべき信号数をｎとすれば
（ｎ−１）の加算器が必要となり、この発明では、
抵抗が代りをするので加算器部分の実際的な配置
が大きくならない。
いて行うため、加算すべき信号数をｎとすれば
（ｎ−１）の加算器が必要となり、この発明では、
抵抗が代りをするので加算器部分の実際的な配置
が大きくならない。
デジタル演算では乗算において最小桁の切上げ
又は切捨てによる誤差が加算されるために累積誤
差が多く発生するのに対して、アナログ値を扱つ
ているため加算による累積誤差は８ビツト前後の
演算においてはかなり少なくなる。
又は切捨てによる誤差が加算されるために累積誤
差が多く発生するのに対して、アナログ値を扱つ
ているため加算による累積誤差は８ビツト前後の
演算においてはかなり少なくなる。
乗算は比例増幅器を用いているのでデジタルの
乗算器よりDA変換器も含めて一般的に安価であ
る。ルツクアツプテーブルを乗算器の代りに用い
るとすれば、重み係数の変更毎にルツクアツプテ
ーブルを作るための外部からの信号を与えるため
の実際の配線を必要になるが本発明では必要とし
ない。ルツクアツプテーブルを固定のものと考え
ると任意の重み係数をとるためには多数のルツク
アツプテーブルを持ち、切り換えて使用すること
になり実用上の要求に応じられない。
乗算器よりDA変換器も含めて一般的に安価であ
る。ルツクアツプテーブルを乗算器の代りに用い
るとすれば、重み係数の変更毎にルツクアツプテ
ーブルを作るための外部からの信号を与えるため
の実際の配線を必要になるが本発明では必要とし
ない。ルツクアツプテーブルを固定のものと考え
ると任意の重み係数をとるためには多数のルツク
アツプテーブルを持ち、切り換えて使用すること
になり実用上の要求に応じられない。
第１図はこの発明のブロツク図、第２図はこの
発明の詳細回路図である。 １……デジタルアナログ変換器、２……係数設
定器、３……加算器、４……係数設定器、５……
アナログデジタル変換器、１００……デジタル変
換器、２００……係数設定回路、３００……加算
及び係数Ｋの演算回路、１０１〜１０８，２０１
〜２０８，３１１〜３１８，３４１〜３４８，３
６１〜３６８……重み抵抗、１１１〜１１９，２
１１〜２１９，３２１〜３２８，３５１〜３５
８，３７１〜３７８……アナログスイツチ接点、
１２１，２２１，３０１〜３０ｎ……抵抗、１３
１，２３１，３３１，３８１……オペアンプ、Ｉ
……デジタル画像信号（デジタル入力信号）、α
……デジタル重み係数、Ｋ……積和平均係数、
K1，K2，K3……積和平均組合せ係数、VC……基
準電圧、ｖ……オペアンプ出力電圧、Ｏ……デジ
タル積和平均信号（デジタル出力信号）。
発明の詳細回路図である。 １……デジタルアナログ変換器、２……係数設
定器、３……加算器、４……係数設定器、５……
アナログデジタル変換器、１００……デジタル変
換器、２００……係数設定回路、３００……加算
及び係数Ｋの演算回路、１０１〜１０８，２０１
〜２０８，３１１〜３１８，３４１〜３４８，３
６１〜３６８……重み抵抗、１１１〜１１９，２
１１〜２１９，３２１〜３２８，３５１〜３５
８，３７１〜３７８……アナログスイツチ接点、
１２１，２２１，３０１〜３０ｎ……抵抗、１３
１，２３１，３３１，３８１……オペアンプ、Ｉ
……デジタル画像信号（デジタル入力信号）、α
……デジタル重み係数、Ｋ……積和平均係数、
K1，K2，K3……積和平均組合せ係数、VC……基
準電圧、ｖ……オペアンプ出力電圧、Ｏ……デジ
タル積和平均信号（デジタル出力信号）。
Claims (1)
- 【特許請求の範囲】 １ 複数のデジタル画像信号をそれぞれアナログ
画像信号に変換するDA変換器、 前記複数のデジタル画像信号のそれぞれに対応
して任意に与えられ、該デジタル画像信号と同じ
ビツト数のデジタル重み係数をアナログ重み係数
に変換するDA変換機能を備え、且つ、前記DA
変換器との連係によつてそれらアナログ画像信号
とアナログ重み係数とを乗算してアナログ積値信
号を得る係数設定器、 前記係数設定器からのアナログ積値信号を加算
する加算器、 前記加算されたアナログ積値信号を、前記重み
係数に基づいて設定された平均係数により平均化
演算してアナログ積和平均信号を得る平均係数
器、及び 前記平均係数器からのアナログ積和平均信号を
デジタル積和平均信号に変換するAD変換器、か
らなるデジタル入力デジタル出力積和平均化装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3401384A JPS60178584A (ja) | 1984-02-23 | 1984-02-23 | デシタル入力デジタル出力積和平均化装置 |
| DE19853505989 DE3505989A1 (de) | 1984-02-23 | 1985-02-21 | Verfahren und vorrichtung zum bilden der mittelwerte der summen von produkten |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3401384A JPS60178584A (ja) | 1984-02-23 | 1984-02-23 | デシタル入力デジタル出力積和平均化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60178584A JPS60178584A (ja) | 1985-09-12 |
| JPH0343665B2 true JPH0343665B2 (ja) | 1991-07-03 |
Family
ID=12402526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3401384A Granted JPS60178584A (ja) | 1984-02-23 | 1984-02-23 | デシタル入力デジタル出力積和平均化装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS60178584A (ja) |
| DE (1) | DE3505989A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2690777B2 (ja) * | 1989-04-20 | 1997-12-17 | 富士写真フイルム株式会社 | 画像記録装置 |
| GB0120186D0 (en) * | 2001-08-17 | 2001-10-10 | Toumaz Technology Ltd | Integrated circuit |
| JP7586441B2 (ja) * | 2020-02-26 | 2024-11-19 | 株式会社テックイデア | 積和演算器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3139483C2 (de) * | 1981-10-03 | 1985-06-13 | Dr.-Ing. Rudolf Hell Gmbh, 2300 Kiel | Verfahren und Schaltungsanordnung zur Kontraststeigerung |
| DE3266906D1 (en) * | 1982-05-28 | 1985-11-21 | Hell Rudolf Dr Ing Gmbh | Method and apparatus for the reproduction of an image with a coarser resolution than during picture scanning |
-
1984
- 1984-02-23 JP JP3401384A patent/JPS60178584A/ja active Granted
-
1985
- 1985-02-21 DE DE19853505989 patent/DE3505989A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| DE3505989C2 (ja) | 1988-12-22 |
| JPS60178584A (ja) | 1985-09-12 |
| DE3505989A1 (de) | 1985-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01164125A (ja) | Ｄ／ａ変換回路 | |
| JPS5949640A (ja) | 乗算回路 | |
| JPH0713741A (ja) | アルファ合成演算器 | |
| JPH0343665B2 (ja) | ||
| JPH01269183A (ja) | 空間フィルタ画像処理装置 | |
| US3636338A (en) | Continuous function generation | |
| JPH09325955A (ja) | 二乗和の平方根演算回路 | |
| US5311454A (en) | Digital multiplier-accumulator | |
| Itô | Note on A-groups | |
| EP0494536B1 (en) | Multiplying apparatus | |
| JPS63107319A (ja) | 拡張ガロア体上の多項式除算回路 | |
| JPS62204617A (ja) | 高分解能ａ／ｄコンバ−タ | |
| JPH0645949A (ja) | 直交変換装置及び逆直交変換装置 | |
| JPH0326114A (ja) | 乗算剰余演算器 | |
| SU1244797A1 (ru) | Устройство дл вычислени позиционных характеристик модул рного кода | |
| JPS58181143A (ja) | デイジタル乗算器 | |
| JP2990910B2 (ja) | ２進数並列２乗算器 | |
| SU1315970A1 (ru) | Устройство дл умножени | |
| JP2744299B2 (ja) | 演算処理装置及び方法 | |
| JP3697716B2 (ja) | 行列データ乗算装置 | |
| SU1167626A1 (ru) | Функциональный преобразователь | |
| SU406207A1 (ru) | Сумматор-интегратор | |
| JP2813513B2 (ja) | データ変換回路 | |
| JPS6173492A (ja) | 信号変換回路 | |
| GB2184269A (en) | Integrated circuit multiplier |