JPH0341684A - 光ディスク装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は複数プロセッサ間でアドレスを利用する光ディ
スク装置に関するものである。

従来の技術 近年、光ディスク装置は性能向上のため複数のプロセッ
サを利用している場合がある。例えば信号処理専用とサ
ーボ制御処理専用にプロセッサを使用している。どちら
のプロセッサもアドレスを利用して処理をする場合があ
る。信号処理プロセッサは光ディスク上にデータを記録
あるいは再生する場合にアドレスを利用する。サーボ制
御処理プロセッサは検索時にアドレスを利用する。シス
テムの構成を簡単にするため、アドレスを再生する部分
は信号処理プロセッサ側におくため、信号処理用プロセ
ッサからサーボ制御処理用プロセッサにアドレスを送る
必要がある。

以下図面を参照しながら、上述した従来の光ディスク装
置の一例について説明する。

第４図は従来の光ディスクの構成図を示すものである。

第４図において１はアドレス再生部であり、光ディスク
上の各セクタの先頭部分に予め記録してあるアドレスを
再生し、ＣＲＣをチエツクしてアドレスが正しく読めた
か判定する。またアドレス再生に必要なタイ藁ングを出
力する。２はサーボ制御プロセッサであり、検索等をす
る。３は信号制御プロセッサであり、アドレス再生部ｌ
からアドレスを読み込み、サーボ制御プロセッサ２にア
ドレスを送る。１１はアドレス再生部ｌから信号制御プ
ロセッサ３へのアドレス再生開始信号であり、アドレス
再生部ｌがアドレスを再生中か非再生時かのタイミング
をしめす。アドレス再生開始信号１１が“１”のときア
ドレスを再生中であることを、“０”のと゛きアドレス
を再生していないことを示す。アドレス再生開始信号１
１が“１”から“０”に変化したとき、アドレス再生部
ｌはアドレスの再生を終了している。アドレス再生開始
信号１１が“Ｏ″から“１゛に変化したとき、アドレス
再生部１はアドレスの再生を開始する。

１２はアドレス再生部ｌから信号制御プロセッサ３への
アドレスＯＫ信号であり、アドレスが正しく読めたかど
うかを示す。アドレスＯＫ信号１２がｌ”のときアドレ
スが正しく読めたことを、“０”のときアドレスが正し
く読めなかったことを示す、アドレス再生開始信号１１
が“０”から１″に変化したとき、アドレスＯＫ信号１
２は０″になる。アドレスが正しく読めた場合、アドレ
ス再生開始信号１１が１”の間にアドレスＯＫ信号１２
は“１゛になり、アドレスが正しく読めなかった場合、
アドレス再生開始信号１１が“１″の間はアドレスＯＫ
信号１２は“０１のままである。

１３はアドレス再生部１から信号制御プロセッサ３への
アドレスバスであり、アドレスＯＫ信号１２が“１”の
間はアドレスの情報を出力し、“０”の場合はアドレス
の情報をクリアして曲刃する。１４はサーボ制御プロセ
ッサ２から信号制御プロセッサ３へのアドレス要求信号
であり、サーボ制御プロセッサ２がアドレスを必要とす
るとき“１１にし、必要でないとき“Ｏ′にする。１５
はサーボ制御プロセッサ２から信号制御プロセッサ３へ
のアドレス受取り信号であり、サーボ制御プロセッサ２
が信号制御プロセッサ３からアドレスを受は取ったとき
“１°にし、受は取っていないとき“０”にする。１６
は信号制御プロセッサ３からサーボ制御プロセッサ２へ
のアドレスバスであり、アドレスの情報を送る。送る情
報の内１ビットはアドレスが有効か無効かを示すアドレ
ス有効ビットであり、“１″のとき有効、“０”のとき
無効とする。

１７は信号制御プロセッサ３からサーボ制御プロセッサ
２へのアドレス送出信号であり、信号制御プロセッサ３
からサーボ制御プロセッサ２にアドレスを送ったときに
“１″に、送っていないときには“０″にする。

以上のように構成された光ディスク装置について動作を
説明する。

第４図と、第５図に示す流れ図に従ってサーボ制御プロ
セッサ２が信号制御プロセッサ３からアドレスを得るま
での動作を説明する。

最初にアドレス要求信号１４、アドレス受取り信号１５
、アドレス送出信号１７は“０″である。アドレス再生
部１はアドレスが正しく読めたときにアドレスＯＫ信号
１２を“１″に、アドレスが正しく読めないときにアド
レスＯＫ信号１２を“０”にする。サーボ制御プロセッ
サ２はアドレス要求信号１４を“１”にし、アドレス送
出を信号制御プロセッサ３に要求する。信号制御プロセ
ッサ３はアドレス要求信号１４が“１″になるまで待っ
ており、１”になったらアドレス再生部１からアドレス
を読み込もうとする。信号制御プロセッサ３はアドレス
再生開始信号１１が“０”になるまで待ち、“０”にな
ったらアドレスＯＫ信号１２が”１”か“Ｏ゛かを判定
する。アドレスＯＫ信号が“１”の場合、アドレス再生
部１からアドレスバス１３を通じてアドレスの情報を読
み込み、アドレス有効ビットを“１″にする。アドレス
ＯＫ信号が“０”の場合、アドレス有効ビットを“０”
にする。信号制御プロセッサ３はサーボ制御プロセンサ
２にアドレスバス１６を通じてアドレスの情報とアドレ
ス有効ビットの情報をおくり、アドレス送出信号１７を
“１”にしてアドレスを送ったことをサーボ制御プロセ
ッサ２に知らせる。サーボ制御プロセソサ２は信号制御
プロセッサ３がらアドレスが送られるまで待つ。すなわ
ち、アドレス送出信号１７が“１”になるまで待つ。ア
ドレス送出信号１７が“ｌ”になったら、サーボ制御プ
ロセッサ２はアドレスバス１６を通じてアドレスの情報
とアドレス有効ビットの情報をサーボ制御プロセッサ内
部に取り込む。サーボ制御プロセッサ２はアドレス要求
信号１４を“Ｏ“にし、アドレス受取り信号１５を“１
”にしてアドレスを受は取ったことを信号制御プロセッ
サ３に知らせる。信号制御プロセッサ３はアドレス受取
り信号１５が“ｌ”になるまで待ち、′ｌ″になったら
アドレス送出信号１７を１０″にし、サーボ制御プロセ
ッサ２にアドレスを送る処理を終了する。サーボ制御プ
ロセッサ２はアドレス送出信号１７が“０”になるまで
待ち、“０”になったらアドレス受取り信号を“０″に
する。

サーボ制御プロセッサ２は内部に取り込んだアドレス有
効ビットが“１″ならアドレスを使用し、“０”なら使
わない。再度アドレスが必要なら以上の処理を繰り返す
。

発明が解決しようとする課題 しかしながら上記のような構成では、サーボ制御プロセ
ッサからアドレス送出要求が来るタイくングが決ってお
らず、信号制御プロセッサの処理に途中で割り込んでア
ドレス送出の処理をしなければならない。またアドレス
送出の手順が複雑であり、手順の中で信号制御プロセッ
サとサーボ制御プロセッサが独立して動作していないた
めアドレス送出の処理時間が長くかかるという課題を有
していた。

本発明はかかる点に鑑み、信号制御プロセッサとサーボ
制御プロセッサが各々独立してアドレス送出・アドレス
読み込みの処理をし、信号制御プロセッサからサーボ制
御プロセッサにアドレス送出をする光ディスク装置を提
供するものである。

課題を解決するための手段 上記課題を解決するために本発明の光ディスク装置は、
光ディスク上の各セクタの先頭部分に記録してあるアド
レスを再生し、アドレスが正しく読めたか判定するアド
レス再生手段と、アドレスを格納するアドレスバッファ
手段と、前記アドレス再生手段のアドレス再生のタイミ
ングをもとにして、各セクタの特定位置で前記アドレス
バッファ手段に格納するアドレスを無効にするアドレス
無効手段と、前記アドレス再生手段からアドレスが正し
く読めたかの判定情報を読みだし、正しく読めていれば
前記アドレス再生手段からアドレスを読みだし、アドレ
スを有効として前記アドレスバッファ手段に格納するア
ドレス制御手段と、前記アドレスバッファ手段に格納す
るアドレスを読みとりトランキングを制御するサーボ制
御手段という構成を備えたものである。

作用 本発明は上記した構成によって、アドレスバッファ手段
を介してアドレス制御手段からサーボ制御手段にアドレ
ス退出をする。アドレス制御手段はアドレス再生手段か
らアドレスを読み込み、アドレスバッファ手段にアドレ
スを格納する。サーボ制御手段はアドレス制御手段と独
立して、アドレスバッファ手段から任意のタイミングで
アドレスを読み出すことができる。アドレス制御手段と
サーボ制御手段の間の手順を取り決めずにサーボ制御手
段がアドレスを読みだすことができることとなる。

実施例 以下本発明の一実施例の光ディスク装置について、図面
を参照しながら説明する。

第１図は本発明の第１の実施例における光ディスク装置
の構成図を示すものである。第１図において、４はアド
レス再生部であり、光ディスク上ノ各セクタの先頭部分
に予め記録してあるアドレスを再生し、ＣＲＣをチエツ
クしてアドレスが正しく読めたか判定する。またアドレ
ス再生に必要なタイミングを出力する。５はサーボ制御
プロセンサであり、検索等をする。６はアドレスバッフ
ァであり、アドレスを格納し、サーボ制御プロセッサ５
からのアドレス送出要求に応じて格納しているアドレス
の情報をサーボ制御プロセッサ５に送る。７は信号制御
プロセンサであり、アドレス再生部４からアドレスを読
み込み、アドレスバッファ６にアドレスを格納する。１
１はアドレス再生部４から信号制御プロセッサ３へのア
ドレス再生開始信号であり、１２はアドレス再生部４か
ら信号制御プロセッサ３へのアドレスしＯＫ信号であり
、１３はアドレス再生部４から信号制御プロセッサ３へ
のアドレスバスである。１１から１３は従来例と同じも
のでアドレス制御部と信号制御プロセッサの番号が異な
るだけなので説明を省略する。２０は信号制御プロセッ
サ７からアドレスバッファ６へのアドレスバスであり、
アドレスの情報を送る。送る情報の内１ビットはアドレ
スが有効か無効かを示すアドレス有効ビットであり、“
１”のとき有効、“０”のとき無効とする。２１は信号
制御プロセッサ７からアドレスバッファ６にアドレスを
格納するためのＷＲ信号であり、“０”から“１”そし
て“０”に変化するパルス信号である。ＷＲ信号２１が
“０′から“１”に変化したとき、アドレスバッファ６
はアドレスバス２０からアドレスの情報とアドレス有効
ビットの情報をアドレスバッファ内部に格納する。２２
はアドレス再生部４からアドレスバッファ６にだすアド
レス無効信号であり、“Ｏ”から“１”、そして“０”
に変化するパルス信号である。アドレス無効信号２２は
、アドレス再生開始信号１１が“Ｏ”から“１”に変化
したときアドレス再生部４からパルス信号を出す。

アドレス無効信号２２が“０′″から“１”に変化した
ときアドレスバッファ６に格納してあるアドレスの情報
とアドレス有効ピントの情報をクリアする。クリアする
とアドレス有効ビットは“０″となり、いまアドレスバ
ッフ１６に茹納しているアドレスが無効であることをし
めす。２３はアドレスバッファ６からサーボ制御プロセ
ッサ５へのアドレスバスであり、アドレスバッファ６に
格納しているアドレスの情報を送る。送る情報の内１ビ
ットはアドレスが有効か無効かを示すアドレス有効ピン
トであり、“ｌ′のとき有効、“０”のとき無効とする
。２４はサーボ制御プロセッサ５がアドレスバッファ６
からアドレスを読みだすためのＲＤ信号であり、“Ｏ”
から“１″、そして“０″に変化するパルス信号である
。ＲＤ信号２４が′″０”から“ｌ”に変化したときに
アドレスバッファ６はアドレスバス２３を通じてアドレ
スの情報とアドレス有効ビットの情報をサーボ制御プロ
セッサ５に送る。

以上のように構成された光ディスク装置について動作を
説明する。

第１図と、第２図に示す流れ図に従ってサーボ制御プロ
センサ５が信号制御プロセッサ７からアドレスを得るま
での動作を説明する。

アドレス再生部４はアドレスが正しく読めたときにアド
レスＯＫ信号１２を“１”に、アドレスが正しく読めな
いときにアドレスＯＫ信号１２を“Ｏ”にする。信号制
御プロセッサ３はアドレス再生開始信号１１が“Ｏ”に
なるまで待ち、“Ｏ”になったらアドレスＯＫ信号１２
が“１”か“Ｏ”かを判定する。アドレスＯＫ信号が“
１″の場合、アドレス再生部４からアドレスバス１３を
通じてアドレスの情報を読み込み、アドレス有効ビット
を“１”にする、さらに、アドレスバス２０にアドレス
の情報とアドレス有効ビットの情報をおくり、ＷＲ信号
２１を出してアドレスバッファ６にアドレスを格納する
。アドレスＯＫ信号が“０”の場合、何もしない。以上
で信号制御プロセッサ７からアドレスバッファ６にアド
レスを格納したことになる。

アドレス再生部４はセクタ先頭位置でアドレス無効信号
をだし、アドレスバッファ６に格納しているアドレスを
クリアする。つまり、定期的にアドレスバッファ６の内
容をクリアすることになる。

サーボ信号プロセッサ５が読み込んだアドレスが有効な
とき、アドレスバッファ６は常に現在位置のアドレスを
しめずことになる。サーボ制御プロセッサ５はアドレス
バッファ６にＲＤ信号２４を送り、アドレスバス２３を
通じてアドレスを読み込む。

サーボ制御プロセッサ５は読み込んだアドレス有効ビッ
トを判定し、“ｌ”のとき読み込んだアドレスを使用し
、“０”なら使わない。再度アドレスが必要ならＲＤ信
号を出せばよい。

以上から、サーボ制御プロセッサ５は信号制御プロセッ
サ７と独立して、アドレスバッファ６から任意のタイミ
ングでアドレスを読み出すことができる。

第３図（ａ）〜（ｆ）に信号制御プロセッサ７が連続し
てアドレスをアドレスバッファ６におくり、サーボ制御
プロセッサ５が任意のタイミングでアドレスを読みだし
ている場合のタイミング図をしめす。第３図中、Ａは信
号制御プロセッサ７がアドレス再生部ｌからアドレスを
読みだす動作を、Ｂは信号制御プロセッサ７が読みだし
たアドレスをアドレスバッファ６に格納する動作を、Ｃ
はサーボ制御プロセッサ５がアドレスバッファ６からア
ドレスを読み取る動作を表わす。第３図ではアドレスが
１とｎのとき読めて、ｍのとき読めなかった場合である
。このようにサーボ制御プロセッサ５は信号制御プロセ
ッサ７と独立して、アドレスバッファ６から任意のタイ
ミングでアドレスを読み出すことができる。

以上のように本実施例によれば、アドレスバッファとア
ドレスバッファの内容を無効にする信号を設けることに
より、サーボ制御プロセッサは信号制御プロセッサと独
立して、アドレスバッファから任意のタイミングでアド
レスを読み出すことができる。またサーボ制御プロセッ
サがアドレスを読みだすとき、信号制御プロセッサとサ
ーボ制御プロセッサの間の手順を取り決めずにできる。

なお、実施例においてアドレス無効信号をセクタの先頭
で出すとしたが、アドレス再生開始信号が“１″の区間
であればどのタイミングでもよい。

発明の詳細 な説明したように、本発明によれば、サーボ制御手段は
アドレス制御手段と独立して、アドレスバッファ手段か
ら任意のタイミングでアドレスを読み出すことができる
。アドレス制御手段とサーボ制御手段の間の手順を取り
決めずにサーボ制御手段がアドレスを読みだすことがで
きるので、その実用効果は大きい。

【図面の簡単な説明】

第１図は本発明の実施例における光ディスク装置の構成
図、第２図は第１図の動作の一部を説明した流れ図、第
３図は第１図の構成でアドレスを読んだ場合の各構成要
素の動作タイミング図、第４図は従来の光ディスク装置
の構成図、第５図は第４図の動作を説明した流れ図であ
る。 ４・・・・・・アドレス再生部、５・・・・・・サーボ
制御プロセッサ、６・・・・・・アドレスバッファ、７
・・・・・・信号制御プロセッサ。

Claims (1)

【特許請求の範囲】
1. 光ディスク上の各セクタの先頭部分に記録してあるアド
   レスを再生し、アドレスが正しく読めたか判定するアド
   レス再生手段と、アドレスを格納するアドレスバッファ
   手段と、前記アドレス再生手段のアドレス再生のタイミ
   ングをもとにして、各セクタの特定位置で前記アドレス
   バッファ手段に格納するアドレスを無効にするアドレス
   無効手段と、前記アドレス再生手段からアドレスが正し
   く読めたかの判定情報を読みだし、正しく読めていれば
   前記アドレス再生手段からアドレスを読みだし、アドレ
   スを有効として前記アドレスバッファ手段に格納するア
   ドレス制御手段と、前記アドレスパラファ手段に格納す
   るアドレスを読みとりトラッキングを制御するサーボ制
   御手段とを備えたことを特徴とする光ディスク装置。