JPH0340160A - Input/output system - Google Patents

Input/output system

Info

Publication number
JPH0340160A
JPH0340160A JP17590789A JP17590789A JPH0340160A JP H0340160 A JPH0340160 A JP H0340160A JP 17590789 A JP17590789 A JP 17590789A JP 17590789 A JP17590789 A JP 17590789A JP H0340160 A JPH0340160 A JP H0340160A
Authority
JP
Japan
Prior art keywords
input
list
physical addresses
address list
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17590789A
Other languages
Japanese (ja)
Inventor
Yoshiyuki Iwamura
岩村 喜之
Hirobumi Tanaka
博文 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP17590789A priority Critical patent/JPH0340160A/en
Publication of JPH0340160A publication Critical patent/JPH0340160A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

PURPOSE:To process a list of physical addresses with use an inexpensive DMA controller by preparing a means which calculates the continuous physical addresses based on the physical address list and starts an address list process means to set these physical addresses to a DMA controller. CONSTITUTION:When an input/output request is produced, an address list process means 15 calculates the continuous physical addresses to be set to a DMA controller 12 based on a list of physical addresses in accordance with the starting interval of a driver start means 16. These continuous physical addresses are set to the controller 12. Then the controller 12 performs the input/output operations to the memories of those set addresses. Thus it is possible to perform the input/output operations based on the physical address list and with use of the inexpensive controller 12 having no function to process the physical address list.

Description

【発明の詳細な説明】 産業上の利用分野 本発明(よ コンピュータシステムにおける周辺機器と
のデータ入出力を行う人出カシステムに関するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application: The present invention relates to a turnout system for inputting and outputting data to and from peripheral devices in a computer system.

従来の技術 第4図(よ この従来の入出カシステムのブロック図を
示すものであり、41はフロッピーディスクなどのディ
スク装置42はDMA転送を行うDMAコントローラ、
43は入出力対象となるターゲットバッファ、44はタ
ーゲットバッファの物理アドレスの状態を調べ 物理的
に連続した領域毎の物理アドレスのリストを生成するア
ドレスリスト生成手段、45はアドレスリスト生成手段
が生成した物理アドレスのリストをDMAコントローラ
に設定するアドレスリスト設定手段である。以上のよう
に構成された従来の人出カシステムにおいて(よ入出力
要求が生じた場合、アドレスリスト生成手段44力文 
ターゲットバッファ43の物理アドレスの連続性を調べ
 物理的に連続な領域に分割し それぞれの領域の先頭
アドレスと領域のサイズとのペアを分割した個数だけ作
成する。次に 作成された物理アドレスのリストがアド
レスリスト設定手段45に渡され アドレスリスト設定
手段45はアドレスリストをDMAコントローラ42に
設定する。
4 shows a block diagram of a conventional input/output system, in which 41 is a disk device such as a floppy disk, and 42 is a DMA controller that performs DMA transfer;
43 is a target buffer to be input/output, 44 is an address list generation means for checking the state of physical addresses of the target buffer and generating a list of physical addresses for each physically continuous area, and 45 is an address list generation means generated by the address list generation means. This is address list setting means for setting a list of physical addresses in the DMA controller. In the conventional people-output system configured as described above, when an input/output request occurs, the address list generation means 44 outputs
The continuity of the physical addresses of the target buffer 43 is checked, the target buffer 43 is divided into physically continuous areas, and pairs of the start address of each area and the size of the area are created as many as the number of divided areas. Next, the created list of physical addresses is passed to the address list setting means 45, and the address list setting means 45 sets the address list in the DMA controller 42.

DMAコントローラ42(よ アドレスリストを処理し
ながらディスク装置41とターゲットバッファ44との
間でデータ転送を行う。
The DMA controller 42 transfers data between the disk device 41 and the target buffer 44 while processing the address list.

発明か解決しようとする課題 しかしながら上記のような構成で(よ 物理アドレスの
リストの処理をDMAコントローラが行わなけれはなら
ない。ところがそのような機能を持つDMAコントロー
ラは高価であるという問題点を有していた 本発明はか
かる点に鑑へ 物理アドレスのリストを処理する機能を
持たない安価なりMAコントローラを用いて物理アドレ
スのリストを処理する入出カシステムを提供することを
目的とする。
However, with the above configuration, the DMA controller must process the list of physical addresses.However, the DMA controller with such a function has the problem of being expensive. In view of this, it is an object of the present invention to provide an input/output system that processes a list of physical addresses using an inexpensive MA controller that does not have the function of processing a list of physical addresses.

課題を解決するための手段 本発明(よ 物理アドレスのリストからDMAコントロ
ーラに設定する物理的に連続な物理アドレスを計算し 
そのアドレスをDMAコントローラに設定するアドレス
リスト処理手段とアドレスリスト処理手段を起動するド
ライバ起動手段とを備えたことを特徴とする入出カシス
テムである。
Means for Solving the Problem The present invention calculates physically contiguous physical addresses to be set in a DMA controller from a list of physical addresses.
This input/output system is characterized by comprising an address list processing means for setting the address in a DMA controller and a driver starting means for starting the address list processing means.

作用 本発明は前記した構成により、入出力要求が発生すると
、アドレスリスト処理手段はドライバ起動手段から起動
される間隔に応じて、物理アドレスのリストからDMA
コントローラに設定する物理的に連続なアドレスを計算
L  DMAコントローラにそのアドレスを設定する。
According to the above-described structure, when an input/output request occurs, the address list processing means selects a DMA from the list of physical addresses according to the interval of activation from the driver activation means.
Calculate physically contiguous addresses to set in the controller. Set the addresses in the L DMA controller.

その後DMAコントローラは設定されたアドレスのメモ
リに対して人出力を行う。このようにすることによって
物理アドレスのリストを処理する機能を持たない安価な
りMAコントローラを用いて物理アドレスのリストを使
用した入出力を行うことができる。
Thereafter, the DMA controller performs human output to the memory at the set address. By doing so, it is possible to perform input/output using a list of physical addresses using an inexpensive MA controller that does not have the function of processing a list of physical addresses.

実施例 第1図は本発明の実施例における人出カシステムのブロ
ック@ 第2図は物理アドレスのリストのデータ構造@
 第3図は入出力手順を示すフローチャートである。第
1図において、11はフロッピーディスクなどのディス
ク装置12はDMA転送を行うDMAコントローラ、1
3は入出力対象となるターゲットバッファ、 14はタ
ーゲットバッファの物理アドレスの状態を調べ 物理的
に連続した領域毎の物理アドレスのリストを生成するア
ドレスリスト生成手段、15はアドレスリスト生成手段
が生成した物理アドレスからI)MAコントローラに設
定する物理的に連続なアドレスを計算しDMAコントロ
ーラにそのアドレスを設定するアドレスリスト処理手段
である。16はアドレスリスト処理手段を起動するドラ
イバ起動手法17は端数メモリに対するデータを一時的
に蓄えるドライバ内バッファ、18はドライバ内バッフ
ァとターゲットバッファとの間でデータ転送を行う端数
メモリ処理手段である。第2図において、211,21
2はそれぞ私 入出力対象となるターゲットバッファの
最初の物理的に連続な領域の先頭アドレスとサイズ、2
21.222はそれぞれ 入出力対象となるターゲット
バッファの2番目の物理的に連続な領域の先頭アドレス
とサイズ  231,232はそれぞれ 入出力対象と
なるターゲットバッファの3番目の物理的に連続な領域
の先頭アドレスとサイズ、24]、 242はそれぞれ
 入出力対象となるターゲットバッファの4番目の物理
的に連続な領域の先頭アドレスとサイズである。以上の
ように構成された本実施例の人出カシステムについて、
以下その動作を説明する。デスク装置11に対するデー
タ読み取り要求が発行され アドレスリスト処理手段1
5はドライバ起動手段16によって512バイトの転送
単位で起動される場合を考える。入出力(よ 第3図の
フローチャートに沿って、次のように行われる。アドレ
スリスト生成手段14はターゲットバッファ13の物理
アドレスの状態を調べ 第2図のような物理的に連続し
た領域毎の物理アドレスのリストを生威し 物理アドレ
スのリストをアドレスリスト処理手段15に渡1e  
アドレスリスト処理手段15(戴  ターゲットバッフ
ァの最初の領域に関するデータ211.212を見て、
転送単位である512バイト分のメモリが物理的に連続
であるかどうかを判定する。連続であれば アドレス2
11とサイズ512バイトとをDMAコントローラ12
に設定する。そして、DMAコントローラ12はデータ
転送を行う。判定結果、連続でなし\ つまり、メモリ
の端数処理を行う場合に(よ ドライバ内バッファ17
の物理アドレスとサイズ512バイトとをDMAコント
ローラ12に設定する。そして、DMAコントローラ1
2はドライバ内バッファ(7に対してデータ転送を行(
\ データ転送か完了すると、端数メモリ処理手段18
はドライバ内バッファ17からターゲットバッファ13
に実際の端数サイズ分だけデータを転送する。次にアド
レスリスト処理手段15(ヨ  ドライバ起動手段16
によって起動された時に(よ 211と212とで示さ
れる領域内で、既にデータ転送が行われたメモリの次の
メモリに刻して同様な処理を行う。そして、ターゲット
バッファの最初の物理的連続な領域に刻する処理か終わ
れば 次の領域に対する処理を行し\ 最後の領域に対
する処理が終われば 全体の処理が完了する。以上のよ
うに本実施例によれEDMAコントローラが長さ512
バイトの物理メモリに対してデータ転送を行う機能を持
っていれば 物理的に不連続であるターゲットバッファ
に対してデータ転送を行うことができる。
Embodiment Fig. 1 is a block diagram of a people flow system in an embodiment of the present invention @ Fig. 2 is a data structure of a list of physical addresses @
FIG. 3 is a flowchart showing the input/output procedure. In FIG. 1, 11 is a disk device such as a floppy disk 12 is a DMA controller that performs DMA transfer;
3 is a target buffer to be input/output; 14 is address list generation means for checking the state of the physical addresses of the target buffer and generating a list of physical addresses for each physically continuous area; and 15 is an address list generation means generated by the address list generation means. I) An address list processing means that calculates physically consecutive addresses to be set in the MA controller from the physical address and sets the addresses in the DMA controller. Reference numeral 16 denotes a driver startup method 17 for starting an address list processing means, a driver internal buffer that temporarily stores data for the fractional memory, and 18 a fractional memory processing means that transfers data between the driver internal buffer and the target buffer. In Figure 2, 211, 21
2 is the start address and size of the first physically contiguous area of the target buffer to be input/output, 2
21 and 222 are the start address and size of the second physically contiguous area of the target buffer to be input/output, respectively. 231 and 232 are the start address and size of the third physically contiguous area of the target buffer to be input/output, respectively. Starting address and size 24] and 242 are the starting address and size of the fourth physically contiguous area of the target buffer to be input/output, respectively. Regarding the turnout system of this embodiment configured as described above,
The operation will be explained below. A data reading request is issued to the desk device 11, and the address list processing means 1
5 considers the case where the driver activation means 16 activates the transfer unit in units of 512 bytes. Input/output (input/output) is performed as follows according to the flowchart in FIG. Generates a list of physical addresses and passes the list of physical addresses to the address list processing means 15 1e
The address list processing means 15 (Dai) looks at the data 211 and 212 regarding the first area of the target buffer, and
It is determined whether 512 bytes of memory, which is a unit of transfer, is physically continuous. If continuous, address 2
11 and size 512 bytes as the DMA controller 12
Set to . Then, the DMA controller 12 performs data transfer. Judgment result: Not consecutive \ In other words, when performing memory rounding (
The physical address and size of 512 bytes are set in the DMA controller 12. And DMA controller 1
2 is the driver's internal buffer (transfers data to 7).
\ When the data transfer is completed, the fractional memory processing means 18
is from driver internal buffer 17 to target buffer 13
Transfer data by the actual fractional size. Next, the address list processing means 15 (Yo driver starting means 16)
When activated by When the process of engraving in a certain area is completed, the process for the next area is performed.\ When the process for the last area is completed, the entire process is completed.As described above, according to this embodiment, the EDMA controller has a length of 512 mm.
If you have the ability to transfer data to bytes of physical memory, you can transfer data to physically discontinuous target buffers.

発明の詳細 な説明したように 本発明によれば 物理アドレスのリ
ストを処理する機能を持たない安価なりMAコントロー
ラを用いて物理アドレスのリストを使用した入出力を行
うことができ、その実用的効果は太きい。
As described in detail, according to the present invention, it is possible to perform input/output using a list of physical addresses using an inexpensive MA controller that does not have the function of processing a list of physical addresses, and its practical effects It's thick.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例における人出カシステムのブロ
ック@ 第2図は物理アドレスのリストのデータ構造は
 第3図は入出力手順を示すフローチャート、第4図は
従来の入出カシステムのブロック図である。 11・・・・ディスク装虱12・・・・D M Aコン
トローラ、 13・・・・ターゲットバッファ、 14
・・・・アドレスリスト生成手段、15・・・・アドレ
スリスト処理手段、16・・・・ドライバ起動手段、1
7・・・・ドライバ内バッファ、18・・・・端数メモ
リ処理手段、211.221.231241・・・・先
頭アドレ入 212.222.232.242・・・・
サイズを
Figure 1 shows the blocks of the people-output system according to the embodiment of the present invention, Figure 2 shows the data structure of the list of physical addresses, Figure 3 is a flowchart showing the input/output procedure, and Figure 4 shows the conventional input-output system. It is a block diagram. 11... Disk storage 12... DMA controller, 13... Target buffer, 14
. . . address list generation means, 15 . . . address list processing means, 16 . . . driver activation means, 1
7... Driver internal buffer, 18... Fractional memory processing means, 211.221.231241... Start address input 212.222.232.242...
the size

Claims (2)

【特許請求の範囲】[Claims] (1)入出力対象メモリの物理アドレスの状態を調べ物
理的に連続した領域毎の物理アドレスのリストを生成す
るアドレスリスト生成手段、前記アドレスリスト生成手
段が生成した物理アドレスのリストからDMAコントロ
ーラに設定する物理的に連続なメモリの物理アドレスを
計算し、そのアドレスをDMAコントローラに設定する
アドレスリスト処理手段と、前記アドレスリスト処理手
段を定期的に起動するドライバ起動手段とを備えたこと
を特徴とする入出力システム。
(1) Address list generation means for checking the state of physical addresses of the input/output target memory and generating a list of physical addresses for each physically continuous area; The present invention is characterized by comprising an address list processing means for calculating a physical address of a physically continuous memory to be set and setting the address in a DMA controller, and a driver starting means for periodically starting the address list processing means. input/output system.
(2)アドレスリスト処理手段が処理する単位で、物理
アドレス生成手段が生成した物理アドレスのリストが示
す物理的連続なメモリを処理した時に、端数メモリが発
生した場合に、端数メモリに対するデータを一時的に蓄
えておくドライバ内バッファと、前記ドライバ内バッフ
ァと入出力対象メモリとの間でデータ転送を行う端数メ
モリ処理手段とを備えたことを特徴とする特許請求の範
囲第1項記載の入出力システム。
(2) In the unit processed by the address list processing means, if a fractional memory is generated when physically continuous memory indicated by the list of physical addresses generated by the physical address generation means is processed, the data for the fractional memory is temporarily stored. The input device according to claim 1, further comprising: a buffer within the driver for storing data; and fraction memory processing means for transferring data between the buffer within the driver and the input/output target memory. output system.
JP17590789A 1989-07-07 1989-07-07 Input/output system Pending JPH0340160A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17590789A JPH0340160A (en) 1989-07-07 1989-07-07 Input/output system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17590789A JPH0340160A (en) 1989-07-07 1989-07-07 Input/output system

Publications (1)

Publication Number Publication Date
JPH0340160A true JPH0340160A (en) 1991-02-20

Family

ID=16004324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17590789A Pending JPH0340160A (en) 1989-07-07 1989-07-07 Input/output system

Country Status (1)

Country Link
JP (1) JPH0340160A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100342360C (en) * 2004-12-31 2007-10-10 北京中星微电子有限公司 Access apparatus and method for direct memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100342360C (en) * 2004-12-31 2007-10-10 北京中星微电子有限公司 Access apparatus and method for direct memory

Similar Documents

Publication Publication Date Title
US6801958B2 (en) Method and system for data transfer
JPH0477847A (en) Dma controller and information processor
JPH0340160A (en) Input/output system
JP2684793B2 (en) Information processing device
JPH02163862A (en) Digital signal processor
JPS5931737B2 (en) Multiple control data processing system
JP2002157214A (en) Dma transfer device
JP2003058492A (en) Ring buffer for dma transfer
JPS6376041A (en) Data reading and writing system to/from plural ports
JPH0567035A (en) Data alignment system for dma transfer
JPH0769885B2 (en) Data transfer device
JPH05241986A (en) Input/output instruction retrying system
JPS6074074A (en) Priority control system
JPS61177557A (en) Control system for cache memory
JP2000148574A (en) Device and method for register control
JPH06110824A (en) Bus bridge device
JPS63142416A (en) Input/output control system
JPS6059449A (en) Programmable controller
JPH05159042A (en) Picture processor
JPS62298850A (en) Buffer memory device
JPH01219930A (en) Interrupt control circuit device for indirect address system
JPH04209059A (en) Semiconductor integrated circuit
JPH09305562A (en) Data transfer device
JPS61245263A (en) System for duplicating main memory device
JPH0237452A (en) Data transfer system for signal processing device