JPH0338752B2 - - Google Patents
Info
- Publication number
- JPH0338752B2 JPH0338752B2 JP56025204A JP2520481A JPH0338752B2 JP H0338752 B2 JPH0338752 B2 JP H0338752B2 JP 56025204 A JP56025204 A JP 56025204A JP 2520481 A JP2520481 A JP 2520481A JP H0338752 B2 JPH0338752 B2 JP H0338752B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- vertical signal
- charge
- transfer gate
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003384 imaging method Methods 0.000 claims description 19
- 230000004888 barrier function Effects 0.000 claims description 9
- 238000009825 accumulation Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000037452 priming Effects 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14654—Blooming suppression
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 この発明は固体撮像装置に関する。[Detailed description of the invention] The present invention relates to a solid-state imaging device.
第１図は従来の二次元固体撮像装置の平面模式
図であり、第２図は第１図における−′線に
沿う部分的断面図とポテンシヤル図である。 FIG. 1 is a schematic plan view of a conventional two-dimensional solid-state imaging device, and FIG. 2 is a partial sectional view taken along line -' in FIG. 1 and a potential diagram.
図においてｐ型半導体基板１の受光側の主面に
n+型のフオトダイオード２が多数配列形成され、
基板１とpn接合している。フオトダイオード２
の列の一方側に近接して垂直信号線３が設けられ
ており、この垂直信号線３はn+型拡散層とアル
ミニウム配線とよりなる。フオトダイオード２と
垂直信号線３との間には走査線選択ゲート４が設
けられており、この走査線選択ゲート４は垂直シ
フトレジスタ５によつて制御されている。垂直信
号線３の一方の端部に対応して水平CCDレジス
タ６が設けられている。この水平CCDレジスタ
６はｎ型の埋め込み層７を有する埋め込み型であ
る。かつポテンシヤルを大きくするためにｐ型の
不純物をイオン注入したｐ型イオン注入層がゲー
ト下に存在する障壁領域とｐ型イオン注入層が存
在しない蓄積領域とからなる。二相駆動型であ
り、転送用のクロツクパルスをφ1とφ2とすると、
水平CCDレジスタ６の一ビツトの転送段は、φ1
の障壁領域８とφ1の蓄積領域９とφ2の障壁領域
１０とφ2の蓄積領域１１とによつて構成される。
φ1の蓄積領域９と垂直信号線３との間に転送ゲ
ート１２が設けられている。転送ゲート１２のう
ち水平CCDレジスタ６に隣接した一部は埋め込
み層７が存在する埋め込み型ゲート１３であり、
垂直信号線３に隣接した残り部分は表面型ゲート
１４である。水平CCDレジスタ６の転送方向の
端部には出力部１５が設けられている。φ1の蓄
積領域９に対して転送ゲート１２とは反対側に隣
接して、シンクコントロールゲート１６とシンク
ドレイン１７とよりなる電荷吸取機構が設けられ
ている。 In the figure, on the main surface of the light-receiving side of the p-type semiconductor substrate 1.
A large number of n + type photodiodes 2 are arrayed,
It is pn-junctioned with substrate 1. Photodiode 2
A vertical signal line 3 is provided adjacent to one side of the column, and this vertical signal line 3 is made of an n + -type diffusion layer and an aluminum wiring. A scanning line selection gate 4 is provided between the photodiode 2 and the vertical signal line 3, and this scanning line selection gate 4 is controlled by a vertical shift register 5. A horizontal CCD register 6 is provided corresponding to one end of the vertical signal line 3. This horizontal CCD register 6 is a buried type having an n-type buried layer 7. It also includes a barrier region in which a p-type ion-implanted layer into which p-type impurities are ion-implanted in order to increase the potential exists under the gate, and an accumulation region in which no p-type ion-implanted layer exists. It is a two-phase drive type, and assuming that the clock pulses for transfer are φ1 and φ2,
The transfer stage of one bit of the horizontal CCD register 6 is φ1
, a barrier region 8 of φ1, an accumulation region 9 of φ1, a barrier region 10 of φ2, and an accumulation region 11 of φ2.
A transfer gate 12 is provided between the storage region 9 of φ1 and the vertical signal line 3. A part of the transfer gate 12 adjacent to the horizontal CCD register 6 is a buried gate 13 in which a buried layer 7 exists;
The remaining portion adjacent to the vertical signal line 3 is a surface type gate 14. An output section 15 is provided at the end of the horizontal CCD register 6 in the transfer direction. A charge absorption mechanism including a sink control gate 16 and a sink drain 17 is provided adjacent to the storage region 9 of φ1 on the opposite side from the transfer gate 12.
入射光量が大きくフオトダイオードの最大蓄積
電荷量よりも大きい量の電荷が発生すると、フオ
トダイオードより垂直信号線へ余剰電荷が流出
し、この余剰電荷が他のフオトダイオードの信号
電荷と混じる。再生画面上では白い線状になつて
あらわれ、画室を劣化させる。このような現象を
ブルーミング現象と呼んでいる。この固体撮像装
置では、ブルーミング現象を制御するために、以
下に説明するような撮像動作を行う。信号電荷蓄
積時に、入射光に反応してフオトダイオード２に
信号電荷が蓄積される。水平帰線期間では、まず
垂直信号線３に流出した余剰電荷を転送ゲート１
２、φ1の蓄積領域９、シンクコントロールゲー
ト１６を介してシンクドレイン１７へ移す。この
とき転送ゲート１２とφ1とシンクコントロール
ゲート１６はオンレベルであり、φ2はオフレベ
ルである。転送ゲート１２からφ1の蓄積領域９、
シンクコントロール１６、シンクドレイン１７へ
向かつてポテンシヤルが階段状に順次小さくなる
ように、それぞれのゲートやドレインに印加する
電圧を決める。オンのパルスが加わつているとき
の、転送ゲート１２のうちの表面型ゲートのチヤ
ネルポテンシヤルをVTGとする。余剰電荷が垂直
信号線３よりシンクドレイン１７へ移転すると、
垂直信号３のポテンシヤルはVTGにセツトされ
る。次に、垂直シフトレジスタ５より順次走査線
を選択するパルス走査線選択ゲート４に加えら
れ、信号電荷はそれぞれフオトダイオード２より
垂直信号線３に移される。垂直シフトレジスタ５
よりのパルスがオフレベルになると、信号電荷の
次の蓄積が始まる。信号電荷は転送ゲート１２が
オンになつたときに、垂直信号線３より転送ゲー
ト１２を通つてφ1の蓄積領域９へ移動する。こ
のときφ1はオンレベル、φ2はオフレベルである
ため、φ1の蓄積領域９が最もポテンシヤルが小
さくなつている。信号電荷が垂直信号線３より
φ1の蓄積領域９へ移動すると、垂直信号線３の
ポテンシヤルはVTGにセツトされる。水平CCDレ
ジスタ６へ移された信号電荷は、順次出力部１５
へ転送され、出力信号として取り出される。この
ように垂直信号線３へ流出した余剰電荷をシンク
ドレイン１７へ移してから、信号電荷を読み出す
ために、信号電荷が余剰電荷と混じらず、ブルー
ミング現象が抑制されるはずである。今、ｎチヤ
ネル型の装置について説明したがｐチヤネル型の
装置においても同様である。 When the amount of incident light is large and a charge larger than the maximum accumulated charge amount of the photodiode is generated, surplus charge flows from the photodiode to the vertical signal line, and this surplus charge is mixed with signal charges of other photodiodes. It appears as a white line on the playback screen and deteriorates the picture area. This phenomenon is called blooming phenomenon. This solid-state imaging device performs an imaging operation as described below in order to control the blooming phenomenon. During signal charge accumulation, signal charges are accumulated in the photodiode 2 in response to incident light. During the horizontal retrace period, first, the excess charge flowing out to the vertical signal line 3 is transferred to the transfer gate 1.
2, transferred to the sink drain 17 via the storage region 9 of φ1 and the sink control gate 16. At this time, the transfer gate 12, φ1, and the sink control gate 16 are at the on level, and φ2 is at the off level. an accumulation region 9 of φ1 from the transfer gate 12;
The voltages to be applied to the respective gates and drains are determined so that the potential decreases stepwise toward the sink control 16 and the sink drain 17. Let V TG be the channel potential of the surface type gate of the transfer gate 12 when the ON pulse is applied. When the surplus charge is transferred from the vertical signal line 3 to the sink drain 17,
The potential of vertical signal 3 is set to VTG . Next, the signal charges are applied to the pulse scanning line selection gate 4 which sequentially selects scanning lines from the vertical shift register 5, and the signal charges are transferred from the photodiodes 2 to the vertical signal lines 3, respectively. Vertical shift register 5
When the second pulse becomes off level, the next accumulation of signal charge begins. When the transfer gate 12 is turned on, the signal charge moves from the vertical signal line 3 through the transfer gate 12 to the accumulation region 9 of φ1. At this time, φ1 is on level and φ2 is off level, so the accumulation region 9 of φ1 has the smallest potential. When the signal charge moves from the vertical signal line 3 to the accumulation region 9 of φ1, the potential of the vertical signal line 3 is set to VTG . The signal charges transferred to the horizontal CCD register 6 are sequentially transferred to the output section 15.
is transferred to and taken out as an output signal. In this way, since the signal charges are read out after the surplus charges flowing out to the vertical signal line 3 are transferred to the sink drain 17, the signal charges are not mixed with the surplus charges, and the blooming phenomenon should be suppressed. Although the description has been made regarding an n-channel type device, the same applies to a p-channel type device.
しかしながら、このような従来の固体撮像装置
では、余剰電荷を垂直信号線３よりシンクドレイ
ン１７へ移す場合、余剰電荷はφ1の蓄積領域９
を拡散によつて移動する。水平CCDレジスタ６
のチヤネル幅は50μｍ程度であるので、余剰電荷
は50μｍ程度の距離を拡散することになり、限ら
れた時間内にシンクドレイン１７に到達すること
が困難である。このため余剰電荷がφ1の蓄積領
域９に残留し、次に移されてくる信号電荷と混じ
り、ブルーミング現象が生ずるという欠点があつ
た。 However, in such a conventional solid-state imaging device, when the surplus charge is transferred from the vertical signal line 3 to the sink drain 17, the surplus charge is transferred to the accumulation region 9 of φ1.
move by diffusion. Horizontal CCD register 6
Since the channel width of is about 50 μm, the excess charge will diffuse over a distance of about 50 μm, making it difficult for it to reach the sink drain 17 within a limited time. For this reason, there is a drawback that surplus charges remain in the accumulation region 9 of φ1 and mix with the signal charges transferred next, causing a blooming phenomenon.
この発明の目的は上記のような欠点を除去し
て、ブルーミング現象を抑制した固体撮像装置を
提供することにある。 An object of the present invention is to eliminate the above-mentioned drawbacks and provide a solid-state imaging device that suppresses the blooming phenomenon.
この発明によれば配列された各フオトダイオー
ドからの信号電荷を垂直方向へ転送するための多
数本の垂直信号線と、この垂直信号線の一方の端
部に対応して設けられた、埋め込み型の水平
CCD（電荷結合素子）レジスタと、この水平CCD
レジスタと前記垂直信号線との間に設けられた転
送ゲートとを有し、この転送ゲートのうち前記水
平CCDレジスタに隣接した一部は埋め込み層が
存在する埋め込み型ゲートであり、かつ前記転送
ゲートの少なくとも埋め込み型ゲートの部分に隣
接して、余剰電荷を吸取るシンクコントロールゲ
ートとシンクドレインとよりなる電荷吸取機構を
設けたことを特徴とする固体撮像装置が得られ
る。 According to the present invention, there are provided a large number of vertical signal lines for vertically transferring signal charges from each arrayed photodiode, and a buried type photodiode provided corresponding to one end of the vertical signal lines. horizontal
CCD (charge coupled device) resistor and this horizontal CCD
a transfer gate provided between a register and the vertical signal line, a part of the transfer gate adjacent to the horizontal CCD register is a buried gate in which a buried layer exists; There is obtained a solid-state imaging device characterized in that a charge absorbing mechanism including a sink control gate and a sink drain for absorbing excess charge is provided adjacent to at least a portion of the buried gate.
転送ゲートと水平CCDレジスタとは、水平
CCDレジスタの蓄積領域において隣接していて
もよいし障壁領域において隣接していてもよい。 The transfer gate and horizontal CCD register are
They may be adjacent in the storage area of the CCD register or may be adjacent in the barrier area.
以下この発明の一実施例としてｎチヤネル型の
固体撮像装置について説明する。尚以下の説明は
ｐチヤネル型においても全く同様に適用できる。 An n-channel type solid-state imaging device will be described below as an embodiment of the present invention. Note that the following explanation can be applied to the p-channel type in the same manner.
第３図はこの発明の一実施例の固体撮像装置の
平面模式図、第４，５，６図は第３図におけるそ
れぞれ−′線、″−′線、−′線に沿
う部分的断面図とポテンシヤル図である。第４，
５，６図において、ａは転送ゲート１２、シンク
コントロールゲート１６、φ1８，９がオフレベ
ル、φ2１０，１１がオンレベルの時のポテンシ
ヤル図、ｂは転送ゲート１２、シンクコントロー
ルゲート１６、φ2１０，１１がオンレベル、φ1
８，９がオフレベルのときのポテンシヤル図、ｃ
は転送ゲート１２、φ1８，９がオンレベル、シ
ンクコントロールゲート１６、φ2１０，１１が
オフレベルのときのポテンシヤル図である。図に
おいて第１図、第２図と同一記号は同一構成要素
を示す。この装置では、転送ゲート１２の埋め込
み型ゲート１３に隣接して、余剰電荷を吸い取る
シンクコントロールゲート１６とシンクドレイン
１７とよりなる電荷吸取機構が設けられている。
なお、第６図において、二相駆動型CCDレジス
タの障壁領域を形成するためのｐ型イオン注入層
２０を示してある。次に垂直信号線３からシンク
ドレイン１７への余剰電荷を移す動作を記す。他
の撮像動作は従来の固体撮像装置と同様である。
垂直信号線３に流出した余剰電荷を転送ゲート１
２、シンクコントロールゲート１６を介してシン
クドレイン１７へ移す。このとき転送ゲート１２
とシンクコントロールゲート１６とはオンレベル
であり、φ1はオフレベルである。転送ゲート１
２からシンクコントロールゲート１６、シンクド
レイン１７へ向かつてポテンシヤルが階段状に順
次小さくなるように、それぞれのゲートやドレイ
ンに印加する電圧を決める。φ1がオフレベルで
あるので、余剰電荷がφ1の蓄積領域９へ流出す
ることはない。余剰電荷が垂直信号線３よりシン
クドレイン１７へ移動すると、垂直信号線３のポ
テンシヤルはVTGにセツトされる。 FIG. 3 is a schematic plan view of a solid-state imaging device according to an embodiment of the present invention, and FIGS. 4, 5, and 6 are partial cross-sectional views taken along lines -', ''-', and -' in FIG. 3, respectively. and a potential diagram. Fourth,
In Figures 5 and 6, a is a potential diagram when transfer gate 12, sink control gate 16, φ18, 9 are off level and φ210, 11 are on level, b is transfer gate 12, sink control gate 16, φ210, 11 is on level, φ1
Potential diagram when 8 and 9 are off level, c
is a potential diagram when the transfer gate 12, φ18, 9 are on level, and the sink control gate 16, φ2 10, 11 are off level. In the figures, the same symbols as in FIGS. 1 and 2 indicate the same components. In this device, a charge absorption mechanism consisting of a sink control gate 16 and a sink drain 17 for absorbing excess charge is provided adjacent to the buried gate 13 of the transfer gate 12.
In addition, in FIG. 6, a p-type ion implantation layer 20 for forming a barrier region of a two-phase drive type CCD register is shown. Next, the operation of transferring surplus charge from the vertical signal line 3 to the sink drain 17 will be described. Other imaging operations are similar to conventional solid-state imaging devices.
Transfer gate 1 transfers excess charge leaked to vertical signal line 3.
2. Transfer to the sink drain 17 via the sink control gate 16. At this time, transfer gate 12
and the sink control gate 16 are on level, and φ1 is off level. Transfer gate 1
The voltages to be applied to the respective gates and drains are determined so that the potential decreases stepwise from 2 to the sink control gate 16 and sink drain 17. Since φ1 is at the off level, surplus charges will not flow out to the accumulation region 9 of φ1. When the surplus charge moves from the vertical signal line 3 to the sink drain 17, the potential of the vertical signal line 3 is set to VTG .
以上述べた実施例は転送ゲートが水平CCDレ
ジスタの蓄積領域において隣接している例であつ
たが、障壁領域において隣接していてもよい。動
作も前述の実施例と同様である。蓄積領域よりも
障壁領域の方がポテンシヤルが大きいので、障壁
領域で隣接している方が転送ゲートとシンクロコ
ントロールゲートとのオンレベルのポテンシヤル
とシンクドレインのポテンシヤルを大きく設定す
ることが可能になる。言い換えると印加電圧を小
さくできるわけである。 In the embodiments described above, the transfer gates are adjacent to each other in the storage region of the horizontal CCD register, but they may be adjacent to each other in the barrier region. The operation is also similar to the previous embodiment. Since the barrier region has a larger potential than the storage region, it is possible to set the on-level potential of the transfer gate and synchro control gate and the sink drain potential larger if the barrier regions are adjacent to each other. In other words, the applied voltage can be reduced.
これらの実施例の固体撮像装置では、余剰電荷
が垂直信号線３よりシンクドレイン１７へ移ると
きに、余剰電荷が拡散によつて移動する距離が従
来の固体撮像装置に比較して大幅に小さい。この
ために余剰電荷はすみやかにシンクドレインに移
り、余剰電荷と信号電荷が混じることがなくな
り、ブルーミング現象は抑制される。 In the solid-state imaging devices of these embodiments, when the surplus charges move from the vertical signal line 3 to the sink drain 17, the distance traveled by the surplus charges due to diffusion is significantly smaller than in conventional solid-state imaging devices. Therefore, the surplus charge is quickly transferred to the sink drain, the surplus charge and the signal charge are not mixed, and the blooming phenomenon is suppressed.
垂直信号線３より余剰電荷をシンクドレイン１
７に移した後、垂直信号線の電位は転送ゲート１
２の表面型ゲート１４のオンレベルのときのチヤ
ネルポテンシヤルVTGにセツトされる。また、信
号電荷を垂直信号線３より水平CCD６に移した
後、垂直信号線の電位はVTGにセツトされる。こ
のように、余剰電荷を移す場合にも、信号電荷を
移す場合も、垂直信号線３は同一のゲートによつ
て電位がセツトされ、異なるゲートを用いる場合
のようにゲートのしきい値電圧のばらつきによつ
て発生する固定パターンノイズが生じない。この
ため、固定パターンノイズの発生を伴わずにブル
ーミング現象を抑制した固体撮像装置が得られ
る。 Sink drain 1 to sink excess charge from vertical signal line 3
7, the potential of the vertical signal line is transferred to transfer gate 1.
The channel potential VTG is set when the second surface type gate 14 is on level. Further, after the signal charge is transferred from the vertical signal line 3 to the horizontal CCD 6, the potential of the vertical signal line is set to VTG . In this way, both when transferring surplus charge and when transferring signal charge, the potential of the vertical signal line 3 is set by the same gate, and the threshold voltage of the gate is set by the same gate as when different gates are used. Fixed pattern noise caused by variations does not occur. Therefore, a solid-state imaging device that suppresses the blooming phenomenon without generating fixed pattern noise can be obtained.
垂直信号線より水平CCDレジスタへの信号電
荷の転送の転送効率を高めるために、呼び水転送
法が提案されている。この呼び水転送法では、転
送ゲートと垂直信号線との間にゲートとコンデン
サが設けられており、内部的にバイアス電荷を生
成し、吸収している。この呼び水転送法を用いた
固体撮像装置に対してもこの発明が有効であるこ
とは言うまでもない。 A priming transfer method has been proposed to improve the transfer efficiency of signal charges from the vertical signal line to the horizontal CCD register. In this priming transfer method, a gate and a capacitor are provided between the transfer gate and the vertical signal line, and bias charges are internally generated and absorbed. It goes without saying that the present invention is also effective for solid-state imaging devices using this priming water transfer method.
第１図は従来の固体撮像装置の平面模式図、第
２図は第１図における−′線に沿う部分的断
面図とポテンシヤル図、第２図ａはφ1がオンレ
ベル、φ2が転送ゲート１２とシンクコントロー
ルゲート１６とがオフレベルのときのポテンシヤ
ル図、第２図ｂは、φ1と転送ゲート１２とがオ
ンレベル、φ2とシンクコントロールゲート１６
とがオフレベルのときのポテンシヤル図、第２図
ｃはφ1と転送ゲート１２とシンクコントロール
ゲート１６とがオンレベル、φ2がオフレベルの
ときのポテンシヤル図、第３図はこの発明の一実
施例による固体撮像装置の平面模式図、第４，
５，６図は第３図におけるそれぞれ、−′線、
″−′線、−′線に沿う部分的断面図と
ポテンシヤル図、第４，５，６図において、ａは
転送ゲート１２、シンクコントロールゲート１
６、φ1８，９がオフレベル、φ2１０，１１がオ
ンレベルの時のポテンシヤル図、ｂは転送ゲート
１２、シンクコントロールゲート１６、φ2１０，
１１がオンレベル、φ1８，９がオフレベルのと
きのポテンシヤル図、ｃは転送ゲート１２、φ1
８，９がオンレベル、シンクコントロールゲート
１６、φ2１０，１１がオフレベルのときのポテ
ンシヤル図である。
２……フオトダイオード、３……垂直信号線、
６……水平CCDレジスタ、７……埋め込み層、
１２……転送ゲート、１３……埋め込み型ゲー
ト、１６……シンクコントロールゲート、１７…
…シンクドレイン。
FIG. 1 is a schematic plan view of a conventional solid-state imaging device, FIG. 2 is a partial sectional view and potential diagram taken along the line -' in FIG. 1, and FIG. FIG. 2b is a potential diagram when φ1 and the sink control gate 16 are at the OFF level, and φ1 and the transfer gate 12 are at the ON level, and φ2 and the sink control gate 16 are at the OFF level.
Fig. 2c is a potential diagram when φ1, transfer gate 12, and sink control gate 16 are on level and φ2 is off level, and Fig. 3 is an embodiment of the present invention. 4th schematic plan view of a solid-state imaging device by
Figures 5 and 6 are -' lines in Figure 3, respectively.
In the partial cross-sectional views and potential diagrams taken along the ``-'' and -' lines, and Figures 4, 5, and 6, a represents the transfer gate 12 and the sink control gate 1.
6. Potential diagram when φ18, 9 are off level and φ210, 11 are on level, b is transfer gate 12, sink control gate 16, φ210,
Potential diagram when 11 is on level and φ18 and 9 are off level, c is transfer gate 12, φ1
8 and 9 are on level, and the sink control gate 16 and φ210, 11 are off level. 2...Photodiode, 3...Vertical signal line,
6...Horizontal CCD register, 7...Embedded layer,
12... Transfer gate, 13... Embedded gate, 16... Sink control gate, 17...
…sink drain.
Claims (1)
荷を垂直方向へ転送するための多数本の垂直信号
線と、この垂直信号線の一方の端部に対応して設
けられた、埋め込み型の水平CCD（電荷結合素
子）レジスタと、この水平CCDレジスタと前記
垂直信号線との間に設けられた転送ゲートとを有
し、この転送ゲートのうち前記水平CCDレジス
タに隣接した一部は埋め込み層が存在する埋め込
み型ゲートであり、かつ前記転送ゲートの少なく
とも埋め込み型ゲートの部分に隣接して、余剰電
荷を吸取るシンクコントロールゲートとシンクド
レインとよりなる電荷吸取機構を設けたことを特
徴とする固体撮像装置。 ２ 転送ゲートと水平CCDレジスタとが、水平
CCDレジスタの障壁領域において隣接している
特許請求の範囲第１項に記載の固体撮像装置。[Scope of Claims] 1. A large number of vertical signal lines for vertically transferring signal charges from each arrayed photodiode, and a plurality of vertical signal lines provided corresponding to one end of the vertical signal lines. It has an embedded horizontal CCD (charge-coupled device) register, and a transfer gate provided between the horizontal CCD register and the vertical signal line, and a portion of the transfer gate adjacent to the horizontal CCD register. is a buried gate in which a buried layer exists, and a charge absorbing mechanism consisting of a sink control gate and a sink drain for absorbing excess charge is provided adjacent to at least a portion of the buried gate of the transfer gate. Characteristic solid-state imaging device. 2 The transfer gate and horizontal CCD register are
The solid-state imaging device according to claim 1, which is adjacent to the CCD register in a barrier region.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56025204A JPS57139961A (en) | 1981-02-23 | 1981-02-23 | Solid state image pickup device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56025204A JPS57139961A (en) | 1981-02-23 | 1981-02-23 | Solid state image pickup device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57139961A JPS57139961A (en) | 1982-08-30 |
| JPH0338752B2 true JPH0338752B2 (en) | 1991-06-11 |
Family
ID=12159415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56025204A Granted JPS57139961A (en) | 1981-02-23 | 1981-02-23 | Solid state image pickup device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57139961A (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5317220A (en) * | 1976-12-14 | 1978-02-17 | Rca Corp | Charge coupling device type camera tube |
| JPS5384587A (en) * | 1976-12-30 | 1978-07-26 | Ibm | Semiconductor light detector structure |
| JPS5625203A (en) * | 1979-05-31 | 1981-03-11 | Bulgarsko Radio | Arm angle compensator for record disk player |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55108765U (en) * | 1979-01-22 | 1980-07-30 |
-
1981
- 1981-02-23 JP JP56025204A patent/JPS57139961A/en active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5317220A (en) * | 1976-12-14 | 1978-02-17 | Rca Corp | Charge coupling device type camera tube |
| JPS5384587A (en) * | 1976-12-30 | 1978-07-26 | Ibm | Semiconductor light detector structure |
| JPS5625203A (en) * | 1979-05-31 | 1981-03-11 | Bulgarsko Radio | Arm angle compensator for record disk player |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57139961A (en) | 1982-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4200545B2 (en) | Solid-state imaging device, driving method thereof, and camera system | |
| JPS6033345B2 (en) | Charge transfer imaging device and its driving method | |
| US4450484A (en) | Solid states image sensor array having circuit for suppressing image blooming and smear | |
| JPS6117152B2 (en) | ||
| JPS6216599B2 (en) | ||
| US5426317A (en) | Frame interline transfer CCD imager | |
| JPH0474910B2 (en) | ||
| US4974043A (en) | Solid-state image sensor | |
| JPH0424870B2 (en) | ||
| JPH0338752B2 (en) | ||
| JPH04268764A (en) | Solid-state image sensing device | |
| US5382978A (en) | Method for driving two-dimensional CCD imaging device | |
| US5047862A (en) | Solid-state imager | |
| JPH031871B2 (en) | ||
| JPH0421351B2 (en) | ||
| JPH0681280B2 (en) | Driving method for charge-coupled device | |
| JPH0789581B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| JPH0253993B2 (en) | ||
| JPS60244068A (en) | Buried channel charge coupled device | |
| JP2977975B2 (en) | Solid-state imaging device and driving method thereof | |
| JPS58125961A (en) | Driving method of charge transfer image pickup device | |
| JPS58142682A (en) | Solid-state image pickup element | |
| JPH0251317B2 (en) | ||
| JP2594923B2 (en) | Solid-state imaging device | |
| JPS6327057A (en) | Solid stage image sensing device |