JPH0338047A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH0338047A
JPH0338047A JP1173212A JP17321289A JPH0338047A JP H0338047 A JPH0338047 A JP H0338047A JP 1173212 A JP1173212 A JP 1173212A JP 17321289 A JP17321289 A JP 17321289A JP H0338047 A JPH0338047 A JP H0338047A
Authority
JP
Japan
Prior art keywords
chip
image
center
mark
determined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1173212A
Other languages
Japanese (ja)
Other versions
JP2658405B2 (en
Inventor
Yasuo Oikawa
及川 恭穂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1173212A priority Critical patent/JP2658405B2/en
Publication of JPH0338047A publication Critical patent/JPH0338047A/en
Application granted granted Critical
Publication of JP2658405B2 publication Critical patent/JP2658405B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)

Abstract

PURPOSE:To surely judge whether defect marks exist in chips having various kinds of size and pattern, by detecting and deciding whether a defect mark exists by use of a mark detecting part, which mark is in position data at the center part of a chip calculated from data for detection. CONSTITUTION:A full cut wafer is mounted on a table 3; by moving the table 3, the center of a chip whose defect mark is to be detected is set below a camera 5; by illuminating the chip from bellow, an image is picked up. The outward form of the chip is recognized from the image; the center position is calculated from the outward form; by illuminating from above, the image is picked up; whether the defect mark at the center position of the chip to be judged exists is discriminated by a mark detecting part 62. Thereby whether the defect mark exists can be surely judged in the case of chips to be judged for which the descrimination of the defect mark is difficult.

Description

【発明の詳細な説明】 〔概要〕 半導体装置の製造方法に係り、特にチップをグイボンデ
ィングするに先立ち、チップ上に不良マークが有るか無
いかを判定する方法に関し。
DETAILED DESCRIPTION OF THE INVENTION [Summary] The present invention relates to a method of manufacturing a semiconductor device, and in particular to a method of determining whether there is a defective mark on a chip before bonding the chip.

フルカットウェハを構成する各種の寸法及び各種のパタ
ーンを有するチップに対して、不良マークの有無の判定
を確実に行う方法を目的とし。
The purpose of this paper is to provide a method for reliably determining the presence or absence of defective marks on chips with various dimensions and patterns that make up a full-cut wafer.

(1)フルカットウェハをテーブルに載置し、該テーブ
ルを移動して、不良マークの有無を判定しようとする被
判定チップの中心部をカメラ下に設定し、下方から照明
して画像を取り込み、その画像からチップの外形を認識
し、その外形から中心位置を算出し1次いで、上方から
照明して画像を取り込み、被判定チップ中心位置におけ
る不良マーク有無をマーク検出部で検出判定する半導体
装置の製造方法、及び〔2〕フルカツトウエハをテーブ
ルに載置し、まず不良マークの有無を判定しようとする
被判定チップの1コーナーの画像をカメラで取り込み、
その1コーナー端の位置を認識し9次いでテーブルを移
動して該lコーナーの対角にある対角コーナーの画像を
取り込んで対角コーナー端の位置を認識し1次いで該l
コーナー端と該対角コーナー端を結ぶ線分の中心の画像
を取り込んで、該中心における不良マーク有無をマーク
検出部で検出判定する半導体装置の製造方法により構成
する。
(1) Place a fully cut wafer on a table, move the table, set the center of the chip to be judged for the presence or absence of a defective mark below the camera, and capture the image by illuminating it from below. , a semiconductor device that recognizes the outer shape of the chip from the image, calculates the center position from the outer shape, and then captures the image by illuminating it from above, and detects and determines the presence or absence of a defective mark at the center position of the chip to be determined using a mark detection unit. [2] A full-cut wafer is placed on a table, and a camera captures an image of one corner of the chip to be judged for the presence or absence of a defective mark.
Recognize the position of the 1st corner end, then move the table, capture the image of the diagonal corner diagonal to the 1st corner, recognize the position of the diagonal corner end, 1st then the 1st corner.
The semiconductor device manufacturing method is configured by capturing an image of the center of a line segment connecting a corner end and the diagonal corner end, and detecting and determining the presence or absence of a defective mark at the center using a mark detection section.

〔産業上の利用分野〕[Industrial application field]

本発明は半導体装置の製造方法に係り、特にチップをグ
イボンディングするに先立ち、チップ上面に不良マーク
が有るか無いかを判定する方法に関する。
The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of determining whether there is a defective mark on the top surface of a chip before bonding the chip.

不良マーク(通常はインクマーク)の塗布された不良チ
ップを含むフルカットウェハから、良品チップを選択し
てグイボンディングする際、X−Y 5−−フルにセッ
トされたフルカットウェハの1チツプを含む領域をCC
Dカメラで撮像し1画像処理によりチップ外形を認識し
、そのチップ外形端の位置データからチップの中心部の
位置データを算出し2次いで、その中心部における不良
マークの有無を検出判定し、不良マークの無い良品チッ
プを選択してグイボンディングすることが行われている
When selecting good chips from full-cut wafers that include defective chips with defective marks (usually ink marks) and performing guide bonding, one chip of the fully set full-cut wafer is CC the area containing
A D camera takes an image, 1) Recognizes the chip outline through image processing, calculates the position data of the center of the chip from the position data of the edge of the chip, and 2) Detects and determines the presence or absence of a defective mark in the center. Gui bonding is performed by selecting non-defective chips without marks.

この際、各種のパターン、各種の寸法を有するチップに
対して不良マークの有無の判定を確−実に行う必要があ
る。
At this time, it is necessary to reliably determine the presence or absence of defective marks for chips having various patterns and various dimensions.

〔従来の技術〕[Conventional technology]

従来行われているフルカットウェハのチップ上の不良マ
ークの認識方法、及びそれに続くグイボンディング方法
について説明する。
A conventional method for recognizing defective marks on chips of full-cut wafers and a subsequent bonding method will be described.

第6図に示す不良マーク認識装置■の模式図は従来使用
されている不良マーク認識装置の模式図で、lはフルカ
ットウェハ、3はX−Yテーブル。
The schematic diagram of the defective mark recognition device (2) shown in FIG. 6 is a schematic diagram of a conventional defective mark recognition device, where l is a full-cut wafer and 3 is an X-Y table.

31はX−Yテーブル(固定部)、32は台、 41は
上部光源、5はCCDカメラ、51はレンズ、6は画像
処理部、61は演算処理部、62はマーク検出部。
31 is an X-Y table (fixed part), 32 is a stand, 41 is an upper light source, 5 is a CCD camera, 51 is a lens, 6 is an image processing section, 61 is an arithmetic processing section, and 62 is a mark detection section.

7はX−Yテーブル駆動部、8は制御部を表す。7 represents an X-Y table driving section, and 8 represents a control section.

第7図は不良マークの入ったフルカットウェハを示し、
lはフルカットウェハ、2はチップ、 21は不良マー
クを表す。
Figure 7 shows a fully cut wafer with defective marks.
1 represents a full cut wafer, 2 represents a chip, and 21 represents a defective mark.

不良マークは、予めチップをウェハ状態でチップ毎に測
定プローバによりテストし、不良となったチップの上面
の中心部にインクによりほぼ円形に塗布されている。こ
の不良マークは周囲のチップを汚染させないため、また
インク消費量の節減のため、マーク確認ができる限り、
小さいことが望ましい。
The defective mark is made by testing each chip in advance on a wafer using a measurement prober, and applying ink to the center of the upper surface of the defective chip in a substantially circular shape. In order to prevent this defective mark from contaminating the surrounding chips and to reduce ink consumption, as long as the mark can be confirmed,
Preferably small.

フルカットウェハ1は裏面にUVテープ(紫外線をあて
ると接着力が減少する)が接着されていて、スクライブ
ラインはUVテープの途中まで切り込まれており、各チ
ップは0.1mm程度の幅のスクライブラインで隔てら
れて並んでいる。
Full-cut wafer 1 has UV tape (adhesion strength decreases when exposed to ultraviolet light) on the back side, the scribe line is cut halfway through the UV tape, and each chip has a width of about 0.1 mm. They are lined up and separated by a scribe line.

まず、x−yテーブル3にフルカットウェハlを載せ、
不良マークの有無を判定しようとするチップの画像を取
り込む位置にX−Yテーブル3を移動する。上部光源4
1によりフルカットウェハ1の上面に光をあて、チップ
全体を含む像をCCDカメラ5により撮像する。画像は
2例えば255×255の画素に分解されて取り込まれ
る。
First, place the full-cut wafer l on the x-y table 3,
The X-Y table 3 is moved to a position where an image of the chip whose presence or absence of a defective mark is to be determined is captured. Upper light source 4
1, the upper surface of the fully cut wafer 1 is illuminated with light, and an image including the entire chip is captured by the CCD camera 5. The image is divided into two pixels, for example 255×255, and then captured.

第8図はCCDカメラ5に取り込まれるチップの画像を
模式的に示し、2は被判定チップ、 21は不良マーク
を表す。レンズ51は一つのチップ全体の画像を取り込
める倍率のものを使用する。
FIG. 8 schematically shows an image of a chip captured by the CCD camera 5, in which 2 represents the chip to be determined and 21 represents a defective mark. The lens 51 used has a magnification that can capture an image of one entire chip.

上部光源41によるフルカットウェハ1の像は。The image of the fully cut wafer 1 obtained by the upper light source 41 is as follows.

スクライブラインの部分とチップの中心部にある不良マ
ーク21の部分は反射光が少ないので暗く。
The scribe line part and the defect mark 21 part in the center of the chip are dark because there is little reflected light.

その他の部分は反射光が多いので明るく写っている。画
像の明暗に対応する電気信号が画像処理部6に送られる
。画像処理部6では、予めある信号レベルが設定されて
いて、そのレヘルを境にしてそれより大、きい画像信号
は白、小さい画像信号は黒と判定して画像全体を2値化
し、白黒の画素の集合とする。
Other parts of the image appear bright because there is a lot of reflected light. Electric signals corresponding to the brightness and darkness of the image are sent to the image processing section 6. In the image processing unit 6, a certain signal level is set in advance, and larger image signals are determined to be white, and smaller image signals are determined to be black, and the entire image is binarized and converted into black and white. Let it be a set of pixels.

被判定チップ2の外形の認識は1画像処理部6により2
例えばX方向及びY方向の画素の系列が白から黒または
黒から白に反転する境界から知ることができる。
The external shape of the chip to be judged 2 is recognized by the image processing section 6.
For example, this can be determined from the boundary where the pixel series in the X and Y directions is reversed from white to black or from black to white.

不良マーク21のあるチップの中心は、演算処理・部6
1により被判定チップ2の外形の左端と右端の中間点及
び上端と下端の中間点として算出することができる。
The center of the chip with the defective mark 21 is the arithmetic processing section 6.
1, it can be calculated as the midpoint between the left end and the right end and the midpoint between the top end and the bottom end of the external shape of the chip 2 to be determined.

そして、被判定チップ2の中心にある画素の白黒を判定
し、黒があれば不良マーク有りと判定し。
Then, it is determined whether the pixel at the center of the chip 2 to be determined is black or white, and if it is black, it is determined that there is a defective mark.

白があれば不良マーク無しと判定する。If it is white, it is determined that there is no defective mark.

不良マーク有りと判定されれば、制御部8からX−Yテ
ーブル駆動部7に指令を出してX−Yテーブル3を1チ
ップ分の距離だけ移動させ、隣のチップがレンズ51下
に来るようにする。そして上述と同様にして不良マーク
有無の判定を行う。
If it is determined that there is a defective mark, the control unit 8 issues a command to the X-Y table drive unit 7 to move the X-Y table 3 by a distance of one chip so that the adjacent chip comes under the lens 51. Make it. Then, the presence or absence of a defective mark is determined in the same manner as described above.

不良マーク無しと判定されれば、そのチップはダイボン
ディングすべき位置に搬送される。
If it is determined that there is no defective mark, the chip is transported to a position where die bonding is to be performed.

第9図はダイボンダの模式図で、1はフルカントウェハ
、3はX−Yテーブル、32は台、5はCCDカメラ、
9はチップ搬送アーム、91はリードフレームの供給部
、92はリードフレームの収納部、93はリードフレー
ム、94は接着材の供給部。
Figure 9 is a schematic diagram of the die bonder, where 1 is a full-cant wafer, 3 is an X-Y table, 32 is a stand, 5 is a CCD camera,
9 is a chip transfer arm, 91 is a lead frame supply section, 92 is a lead frame storage section, 93 is a lead frame, and 94 is an adhesive supply section.

95はボンディングアーム、96は中間テーブル、97
はウェハ供給部、98はリードフレーム搬送部を表す。
95 is a bonding arm, 96 is an intermediate table, 97
9 represents a wafer supply section, and 98 represents a lead frame transport section.

不良マーク無しと判定されたチップは、チップ搬送アー
ム9の先端がその位置にきてそのチップを真空吸着し、
中間テーブル96上に搬送する。そして、中間テーブル
96上で精密位置決めを行った後、ボンディングアーム
95によりリードフレーム93上に運ばれ、そこでダイ
ボンディングが実行される。
For chips that are determined to have no defect mark, the tip of the chip transfer arm 9 comes to that position and vacuum-chucks the chip.
It is conveyed onto the intermediate table 96. After precision positioning is performed on the intermediate table 96, the bonding arm 95 carries it onto the lead frame 93, where die bonding is performed.

ところで、フルカットウェハlのチップ表面のパターン
には種々のものがあって上部光源からの光をよく反射せ
ずに暗く写る部分があったり、また同一種類のチップで
も製造ロフト間でチップ表面における光の反射状態が違
ったりして、スクライブラインと不良マークの認識を甚
だ困難にしているチップがある。
By the way, there are various patterns on the chip surface of full-cut wafers, and some parts do not reflect the light from the upper light source well and appear dark, and even for the same type of chips, the chip surface may vary between manufacturing lofts. Some chips have different light reflection conditions, making it extremely difficult to recognize scribe lines and defective marks.

第10図(a)は、そのような不良マークの認識困難な
チップの例を模式的に示すものである。
FIG. 10(a) schematically shows an example of a chip in which it is difficult to recognize such a defective mark.

スクライブライン及び不良マーク21の黒部の他に、や
や黒いパターンがノイズとなって存在し。
In addition to the scribe line and the black part of the defect mark 21, a slightly black pattern exists as noise.

白と黒の2値化のレベルの設定を困難にしている。This makes it difficult to set the level of binary conversion between white and black.

即ち、これらのノイズを完全に白と判定するためには判
定レベルを黒部に寄せて設定することが必要で、そうす
ると今度はスクライブライン及び不良マーク21の一部
を白と見誤るケースが生じるのである。
In other words, in order to completely judge these noises as white, it is necessary to set the judgment level closer to the black part, which may lead to cases in which parts of the scribe line and defect mark 21 are mistaken as white. be.

さらに、近年、大容量メモリやASICの開発により、
チップサイズが大きくなってきて、チップ外形をCCD
カメラ5の画面に全部写そうとすると、レンズ51の倍
率を低下せざるを得す、そのためCODカメラ5に取り
込まれた画像のスクライブラインは細くなり、不良マー
ク21も小さくなってしまう。
Furthermore, in recent years, with the development of large capacity memory and ASIC,
As the chip size increases, the chip outline is changed to CCD.
If an attempt is made to capture everything on the screen of the camera 5, the magnification of the lens 51 has to be lowered, and as a result, the scribe line of the image captured by the COD camera 5 becomes thinner, and the defect mark 21 also becomes smaller.

第10図(b)はそのような不良マークの認識困難なチ
ップの例を示すものである。
FIG. 10(b) shows an example of a chip in which it is difficult to recognize such defective marks.

CODカメラ5の画像のスクライブラインは細くなり、
照明の当て方によっては画面上極度に細くなったり、切
れを生じたりして認識を困難にする。不良マーク21も
小さくなり9画像が薄くなったりして認識の確実性が低
下する。
The scribe line in the image of COD camera 5 becomes thinner,
Depending on the lighting, the screen may become extremely thin or have cuts, making it difficult to recognize. The defect mark 21 also becomes smaller and the 9 images become thinner, reducing the reliability of recognition.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

従って、従来の不良マーク認識の方法だけでは不良マー
クの有無の存在を確実に行うことが困難になってきてい
る。
Therefore, it has become difficult to reliably determine the presence or absence of a defective mark using only the conventional defective mark recognition method.

本発明は、〔1〕表面に黒いパターンノイズがあるチッ
プにおける不良マークの有無を確実に判定する方法、及
び〔2〕スクライプラインが細く不良マークが小さく写
る大チップにおける不良マークの有無を確実に判定する
方法を提供することを目的とする。
The present invention provides [1] a method for reliably determining the presence or absence of a defective mark on a chip with black pattern noise on the surface, and [2] a method for reliably determining the presence or absence of a defective mark on a large chip with a thin scribe line and a small defective mark. The purpose is to provide a method for making judgments.

〔課題を解決するための手段〕 上記課題は、〔l〕チップ上面の中心部に不良マーク2
1のある不良チップを含み、スクライブラインで隔てら
れた複数のチップを含むフルカットウェハlを、光が透
過する載置部33に載せ、該載置部33の下方に設けた
下部光源42により照明し。
[Means for solving the problem] The above problem is solved by the following problems:
A full-cut wafer l containing a plurality of chips separated by a scribe line, including a defective chip 1, is placed on a mounting section 33 that transmits light, and is illuminated by a lower light source 42 provided below the mounting section 33. Light it up.

該載置部33の上方に設けたカメラ5により該フルカッ
トウェハlの少なくとも被判定チップ2を含む領域の画
像を取り込み、その画像を画像処理部6で2値化し、該
被判定チップ2の外形端の位置データを得る工程と、該
被判定チップ2の外形端の位置データから、演算処理部
61により該被判定チップ2の中心部の位置データを算
出する工程と。
The camera 5 provided above the mounting section 33 captures an image of the region of the full-cut wafer l that includes at least the chip 2 to be determined, and the image is binarized by the image processing section 6. a step of obtaining position data of the outer shape edge; and a step of calculating position data of the center of the target chip 2 by the arithmetic processing unit 61 from the position data of the outer shape edge of the target chip 2.

該載置部33の上方に設けた上部光源41により照明し
、該被判定チップ2の画像を該カメラ5により取り込み
、その画像を該画像処理部6で2値化して検出用データ
を得る工程と、該検出用データより前記算出したチップ
の中心部の位置データにおける不良マーク有無をマーク
検出部62で検出判定する工程とを含む半導体装置の製
造方法、及び〔2〕チツプ上面の中心部に不良マーク2
1のある不良チップを含み、スクライブラインで隔てら
れた複数のチップを含むフルカットウェハ1をテーブル
3に載せ、該テーブル3の上方に設けた上部光源41に
より照明し、被判定チップ2の1コーナー部分の画像を
該テーブル3の上方に設けたカメラ5により取り込み、
その画像を画像処理部6により2値化し、該lコーナー
端の位置データを得る工程と、該テーブル3を該カメラ
5に対して相対的に移動して該1コーナー端の対角にあ
る対角コーナー部分を含む画像を該カメラ5に取り込み
A step of illuminating with an upper light source 41 provided above the mounting section 33, capturing an image of the target chip 2 with the camera 5, and binarizing the image with the image processing section 6 to obtain detection data. and a step of using a mark detection unit 62 to detect and determine the presence or absence of a defective mark in the position data of the center of the chip calculated from the detection data; Bad mark 2
A full-cut wafer 1 including a defective chip 1 and a plurality of chips separated by a scribe line is placed on a table 3, and is illuminated by an upper light source 41 provided above the table 3. An image of the corner portion is captured by a camera 5 installed above the table 3,
The image is binarized by the image processing unit 6 to obtain position data of the L corner end, and the table 3 is moved relative to the camera 5 to obtain the position data of the L corner end. An image including corner portions is captured into the camera 5.

その画像を該画像処理部6により2値化し、該対角コー
ナー端の位置データを得る工程と、該1コーナー端の位
置データと該対角コーナー端の位置データを結ぶ線分の
中心を演算処理部61により算出してそこを該被判定チ
ップ2の中心部の位置データと定める工程と、該テーブ
ル3を該カメラ5に対して相対的に移動して該被判定チ
ップ2の中心部の位置データの部分の画像を該カメラ5
に取り込み、その画像を該画像処理部6により2値化し
、該被判定チップ2の中心部の位置データにおける不良
マーク有無をマーク検出部62で検出判定する工程とを
含む半導体装置の製造方法によって解決される。
The image is binarized by the image processing unit 6 to obtain position data of the diagonal corner end, and the center of the line segment connecting the position data of the first corner end and the position data of the diagonal corner end is calculated. A step of calculating the data by the processing unit 61 and determining it as the position data of the center of the chip 2 to be determined, and a step of moving the table 3 relative to the camera 5 to calculate the position data of the center of the chip 2 to be determined. The image of the position data part is sent to the camera 5.
, the image is binarized by the image processing unit 6, and the mark detection unit 62 detects and determines the presence or absence of a defective mark in the position data of the center of the target chip 2. resolved.

〔作用〕[Effect]

(1)載置部33に搭載されているフルカットウェハ1
を上部から照明する上部光源41と、下部から照明する
下部光源42とを設ける。
(1) Full-cut wafer 1 mounted on the mounting section 33
An upper light source 41 that illuminates from above and a lower light source 42 that illuminates from below are provided.

まず、下部光源42を点灯する。スクライブラインの部
分は光が上方に透過するので明るくなり。
First, the lower light source 42 is turned on. The scribe line area becomes brighter because the light passes upwards.

被判定チップ2の部分は光が遮られるので暗くなる。そ
れゆえ、スクライブラインの部分を白、被判定チップ2
の部分を黒と2値化するレベルを設定することは容易で
、被判定チップ2の外形としてその左端、右端、上端、
下端を白と黒の境界として認識することは容易である。
The portion of the chip 2 to be determined becomes dark because light is blocked. Therefore, the scribe line part is white, and the judged chip 2
It is easy to set the level to binarize the part as black, and the outer shape of the chip 2 to be judged is its left edge, right edge, upper edge,
It is easy to recognize the bottom edge as the boundary between white and black.

そして、左端と右端の真ん中、及び上端と下端の真ん中
として被判定チップ2の中心位置を算出することも容易
である。
It is also easy to calculate the center position of the chip to be determined 2 as the middle between the left end and the right end, and the middle between the upper end and the lower end.

次に、上部光源41のみ点灯して不良マーク21の有無
を判定する。既に不良マーク21の有るべき中心位置は
分かっているので、もし不良マーク21があればその位
置は最も暗く写っているはずで、よしんば黒いノイズパ
ターンがあったとしても不良マークはどは黒くないので
、白黒判定のレベルを黒部に寄せることにより黒いノイ
ズパターンを白に分類して、不良マークの有無を確実に
判定することができる。
Next, only the upper light source 41 is turned on to determine the presence or absence of the defective mark 21. Since we already know the center position of the defective mark 21, if there is a defective mark 21, that position should be the darkest in the image, and even if there is a black noise pattern, the defective mark will not be black. By shifting the level of black and white determination toward the black portion, it is possible to classify a black noise pattern as white, thereby reliably determining the presence or absence of a defective mark.

〔2〕大きいチップの不良マークの有無を認識する場合
は5 レンズの倍率を上げてチップの画像を部分的に取
り込む。こうすることにより、スクライブラインを太く
、不良マークを大きく写すことができる。
[2] When recognizing the presence or absence of a defective mark on a large chip, increase the magnification of the 5 lens and capture a partial image of the chip. By doing this, the scribe line can be made thicker and the defect mark can be printed larger.

チップの寸法やスクライブラインの太さは予め分かって
いるから、ある1チツプの1コーナーがカメラ5の画像
に取り込まれるように設定することは可能である。画像
からlコーナを認識するには9例えば2値化された画素
をX方向及びY方向に走査して、白から黒、或いは黒か
ら白に反転している位置のX座標及びY座標からlコー
ナの位置を認識し、lコーナ端の位置データを得ること
ができる。
Since the dimensions of the chip and the thickness of the scribe line are known in advance, it is possible to set one corner of a certain chip to be captured in the image of the camera 5. To recognize the l corner from an image9 For example, scan the binarized pixels in the X and Y directions, and find the l corner from the X and Y coordinates of the position where the transition from white to black or black to white The position of the corner can be recognized and the position data of the l-corner end can be obtained.

次に、テーブル3を移動して、lコーナの対角にある対
角コーナーをカメラ5下にもってくる。
Next, move the table 3 and bring the diagonal corner diagonal to the l corner below the camera 5.

この場合もチップのサイズは予めわかっているので、フ
ルカットウェハlに若干のたわみや捻しれがあったとし
ても、テーブル3を移動して、対角コーナーをカメラ5
下にもってくることは可能である。画像から対角コーナ
を認識するには1例えば2値化された画素をX方向及び
Y方向に走査して、白から黒、或いは黒から白に反転し
ている位置のX座標及びY座標から対角コーナの位置を
認識し、対角コーナ端の位置データを得ることができる
In this case as well, the chip size is known in advance, so even if the fully cut wafer l is slightly bent or twisted, the table 3 can be moved and the diagonal corner
It is possible to come down. To recognize diagonal corners from an image 1. For example, scan the binarized pixels in the X and Y directions and find out from the X and Y coordinates of the position where the color is reversed from white to black or from black to white. The position of the diagonal corner can be recognized and the position data of the end of the diagonal corner can be obtained.

被判定チップ2の中心位置はlコーナー端の位置と対角
コーナー端の位置を結ぶ直線の真ん中にあるとして、1
コーナー端の位置座標、テーブル3の移動量及び対角コ
ーナー端の位置座標からチップの中心位置を算出するこ
とは容易である。
Assuming that the center position of the chip 2 to be judged is in the middle of the straight line connecting the l corner end position and the diagonal corner end position, 1
It is easy to calculate the center position of the chip from the position coordinates of the corner ends, the amount of movement of the table 3, and the position coordinates of the diagonal corner ends.

次に、テーブル3を移動して、被判定チップ2の中心部
をカメラ5下にもってきて画像を取り込む。中心部にも
し不良マークがあれば、大きく写っているので、不良マ
ークの有無の判定°を確実に行うことができる。
Next, the table 3 is moved to bring the center of the chip 2 to be determined under the camera 5 and capture an image. If there is a defective mark in the center, it will be shown in a large size, so it is possible to reliably determine whether or not there is a defective mark.

(実施例〕 第1図乃至第3図は実施例1を説明するための図で、第
10図(a)に示すような黒パターンノイズのあるチッ
プの不良マークを認識する例である。
(Example) FIGS. 1 to 3 are diagrams for explaining Example 1, and are an example of recognizing a defective mark of a chip with black pattern noise as shown in FIG. 10(a).

第1図は不良マーク認識装置Iの模式図で、1はフルカ
ットウェハ、3はX−Yテーブル、31はX−Yテーブ
ル(固定部)、32は台、33は載置部。
FIG. 1 is a schematic diagram of a defective mark recognition device I, in which 1 is a full-cut wafer, 3 is an X-Y table, 31 is an X-Y table (fixed part), 32 is a stand, and 33 is a mounting part.

41は上部光源、42は下部光源、5はカメラでCCD
カメラ、51はレンズ、6は画像処理部、 61は演算
処理部、62はマーク検出部、7はX−Yテーブル駆動
部、8は制御部を表す。
41 is the upper light source, 42 is the lower light source, and 5 is the camera CCD.
A camera, 51 a lens, 6 an image processing section, 61 an arithmetic processing section, 62 a mark detection section, 7 an X-Y table drive section, and 8 a control section.

第2図は不良マーク有無の判定手順Iを示す。FIG. 2 shows procedure I for determining the presence or absence of defective marks.

第3図はチップの画像で、第3図(a)はウェハ下部照
明によるチップの画像、第3図(b)はウェハ上部照明
によるチップの画像を示す。
FIG. 3 shows an image of the chip; FIG. 3(a) shows an image of the chip with illumination below the wafer, and FIG. 3(b) shows an image of the chip with illumination above the wafer.

以下、第り図乃至第3図を参照しながら説明する。The following description will be given with reference to FIGS. 3 to 3.

まず、フルカットウェハlをチップの左端と右端がY方
向に、上端と下端がX方向に平行になるようにX−Yテ
ーブル3の載置部33に載置し。
First, a full-cut wafer l is placed on the mounting section 33 of the X-Y table 3 so that the left and right ends of the chips are parallel to the Y direction, and the top and bottom ends are parallel to the X direction.

X−Yテーブル3を移動して、不良マーク21の有無を
判定しようとする被判定チップ2全体の画像をCCDカ
メラ5で取り込める位置に被判定チップ2を設定する。
The X-Y table 3 is moved to set the chip 2 to be determined at a position where the CCD camera 5 can capture an image of the entire chip 2 to be determined for the presence or absence of a defective mark 21.

下部光源42を点灯し上部光源41は消灯した状態で、
1チツプを含む領域の画像をCCDカメラ5で撮像する
。フルカットウェハ1のスクライブラインの部分は光が
透過し、被判定チップの部分では光が遮られるので、ウ
ェハ下部照明による被判定チップの画像は第3図(a)
に示すようになる。
With the lower light source 42 turned on and the upper light source 41 turned off,
An image of an area including one chip is captured by a CCD camera 5. Since light passes through the scribe line portion of the full-cut wafer 1 and is blocked in the portion of the target chip, the image of the target chip obtained by illuminating the bottom of the wafer is as shown in Figure 3(a).
It becomes as shown in .

画像をCCDカメラ5で取り込む。その画像は画素に分
解されて各画素に対応する電気信号が画像処理部6に送
られる。画像処理部6に予め画像を白と黒に2値化する
ための信号レベルを設定しておき、そのレベルより大き
い信号が来た時は白。
An image is captured by a CCD camera 5. The image is decomposed into pixels and electrical signals corresponding to each pixel are sent to the image processing section 6. A signal level for binarizing the image into white and black is set in advance in the image processing unit 6, and when a signal larger than that level comes, it becomes white.

そのレベルより小さい信号が来た時は黒と判定して画像
を白黒2値化する。
When a signal smaller than that level arrives, it is determined to be black and the image is converted into black and white.

次に、X方向にある画素の系列を走査し、白から黒或い
は黒から白に反転する境界を被判定チップの左端あるい
は右端として認識する。
Next, a series of pixels in the X direction is scanned, and a boundary where white is inverted from black or from black to white is recognized as the left end or right end of the chip to be determined.

次に、Y方向にある画素の系列を走査し、白から黒或い
は黒から白に反転する境界をチップの上端或いは下端と
して認識する。
Next, a series of pixels in the Y direction is scanned, and a boundary where white is inverted from black or from black to white is recognized as the top or bottom edge of the chip.

次に、演算処理部61により左端と右端の位置データ、
及び上端と下端の位置データから中心部の位置データを
算出して、そこを被判定チップ2の中心と定める。
Next, the arithmetic processing unit 61 calculates the left end and right end position data,
Then, the positional data of the center is calculated from the positional data of the upper end and the lower end, and this is determined as the center of the chip 2 to be determined.

次に、下部光源42を消灯し上部光源41を点灯した状
態で、lチップを含む領域の画像をCCDカメラ5で撮
像する。第3図(b)はウェハ上部照明によるチップの
画像を模式的に示し、2は被判定チップ、21は不良マ
ークを表す。
Next, with the lower light source 42 turned off and the upper light source 41 turned on, the CCD camera 5 captures an image of the area including the l chip. FIG. 3(b) schematically shows an image of a chip by illuminating the top of the wafer, where 2 represents a chip to be determined and 21 represents a defective mark.

CCDカメラ5に取り込まれた画像は画素に分解されて
各画素に対応する電気信号が画像処理部6に送られる。
The image captured by the CCD camera 5 is decomposed into pixels, and electrical signals corresponding to each pixel are sent to the image processing section 6.

画像処理部6に予め画像を白と場に2値化するための信
号レベルを設定しておき。
A signal level for binarizing the image into white and white is set in advance in the image processing unit 6.

そのレベルより大きい信号が来た時は白、そのレベルよ
り小さい信号が来た時は黒と判定して画像を白黒2値化
する。この時、黒パターンノイズがあってもそれを白と
判定するために2値化レベルの設定は黒部に寄せて行う
When a signal larger than that level comes, it is judged as white, and when a signal smaller than that level comes, it is judged as black, and the image is converted into black and white. At this time, in order to determine that even if there is black pattern noise, it is white, the binarization level is set closer to the black part.

前段階で求めたチップ中心の位置に黒があるか白がある
かをマーク検出部62により検出判定する。
The mark detection unit 62 detects and determines whether there is black or white at the chip center position determined in the previous step.

黒があれば不良マーク有りと判定し、白があれば不良マ
ーク無しと判定する。
If it is black, it is determined that there is a defective mark, and if it is white, it is determined that there is no defective mark.

第4図及び第5図は実施例■を説明するための図で、第
1O図(b)に示すような大きなサイズのチップの不良
マークを認識する例である。
FIGS. 4 and 5 are diagrams for explaining the embodiment (2), which is an example of recognizing a defective mark on a large-sized chip as shown in FIG. 10(b).

使用する不良マーク認識装置は、第1図に示した不良マ
ーク認識装置■、第6図に示した不良マ一り認識装置■
のどちらでもよい。
The defective mark recognition devices used are the defective mark recognition device ■ shown in Fig. 1 and the defective mark recognition device ■ shown in Fig. 6.
Either is fine.

第4図は不良マーク有無の判定手順■を示す。FIG. 4 shows the procedure (2) for determining the presence or absence of defective marks.

第5図はチップの画像を示し、第5図(a)。FIG. 5 shows an image of the chip, FIG. 5(a).

(b)、(c)、(d)は、それぞれ、全体図。(b), (c), and (d) are overall views, respectively.

1コーナーの画像、対角コーナーの画像、チップ中心の
画像を示す。
An image of one corner, an image of a diagonal corner, and an image of the center of the chip are shown.

以下、第4図乃至第6図を参照しながら説明する。This will be explained below with reference to FIGS. 4 to 6.

第5図(a)の全体図に示すように、CCDカメラ5に
取り込む画像は1コーナーの画像、対角コーナーの画像
、チップ中心の画像と分けて撮像する。
As shown in the general view of FIG. 5(a), the images captured by the CCD camera 5 are divided into an image of one corner, an image of a diagonal corner, and an image of the center of the chip.

まず、フルカットウェハlをチップの左端と右端がY方
向に、上端と下端がX方向に平行になるようにX−Yテ
ーブル3に搭載し、X−Yテーブル3を移動して、不良
マーク21の有無を判定しようとする被判定チップ2を
、そのlコーナーの画像が CCDカメラ5で取り込め
る位置に設定する。
First, the full-cut wafer l is mounted on the X-Y table 3 so that the left and right ends of the chip are parallel to the Y direction, and the top and bottom ends are parallel to the X direction, and the X-Y table 3 is moved to mark the defective part. The chip 2 to be determined for which the presence or absence of 21 is to be determined is set at a position where an image of its l corner can be captured by the CCD camera 5.

次に、上部光源41を点灯してCCDカメラ5により1
コーナーを撮像する。
Next, the upper light source 41 is turned on and the CCD camera 5
Image the corner.

第5図(b)はCCDカメラ5に取り込まれるlコーナ
ーの画像を示す。
FIG. 5(b) shows an image of the l corner captured by the CCD camera 5.

その画像は画素に分解されて各画素に対応する電気信号
が画像処理部6に送られる。画像処理部6に予め画像を
白と黒に2値化するための信号レベルを設定しておき、
そのレベルより大きい信号が来た時は白、そのレベルよ
り小さい信号が来た時は黒と判定して画像を白黒2値化
する。
The image is decomposed into pixels and electrical signals corresponding to each pixel are sent to the image processing section 6. A signal level for binarizing the image into white and black is set in advance in the image processing unit 6,
When a signal larger than that level comes, it is judged as white, and when a signal smaller than that level comes, it is judged as black, and the image is converted into black and white.

次に、X方向にある画素の系列を走査し、白から黒或い
は黒から白に反転する境界を被判定チップ2の左端とし
て認識する。
Next, a series of pixels in the X direction is scanned, and a boundary where white is inverted from black or from black to white is recognized as the left end of the chip 2 to be determined.

次に、Y方向にある画素の系列を走査し、白から黒或い
は黒から白に反転する境界を被判定チップ2の上端とし
て認識する。
Next, a series of pixels in the Y direction is scanned, and a boundary where white is inverted from black or from black to white is recognized as the upper end of the chip 2 to be determined.

次に、左端をY方向に延長した線と上端をX方向に延長
した線の交点として1コーナー端の位置を認識する。
Next, the position of the first corner end is recognized as the intersection of a line extending from the left end in the Y direction and a line extending from the top end in the X direction.

次に、被判定チップ2の1コーナーの対角にある対角コ
ーナーがCCDカメラ5下にくるようにX−Yテーブル
3を移動する。被判定チップ2の寸法が予め分かってい
るので、フルカットウェハ1に若干のたわみや捻じれが
あったとしても、少なくもCCDカメラ5が対角コーナ
ーを取り込む位置にX−Yテーブル3を移動することは
可能である。
Next, the XY table 3 is moved so that a diagonal corner diagonal to one corner of the chip 2 to be determined is located below the CCD camera 5. Since the dimensions of the chip 2 to be judged are known in advance, even if the fully cut wafer 1 is slightly bent or twisted, the X-Y table 3 can be moved to a position where the CCD camera 5 can at least take in the diagonal corner. It is possible to do so.

次に、CCDカメラ5により対角コーナーを撮像する。Next, the CCD camera 5 images the diagonal corners.

第5図(c)はCCDカメラ5に取り込まれる対角コー
ナーの画像を示す。
FIG. 5(c) shows an image of a diagonal corner captured by the CCD camera 5. FIG.

その画像は画素に分解されて各画素に対応する電気信号
が画像処理部6に送られる。画像処理部6に予め画像を
白と黒に24M化するための信号レベルを設定しておき
、そのレベルより大きい信号が来た時は白、そのレベル
より小さい信号が来た時は黒と判定して画像を白黒2値
化する。
The image is decomposed into pixels and electrical signals corresponding to each pixel are sent to the image processing section 6. A signal level for converting the image into 24M white and black is set in advance in the image processing unit 6, and when a signal larger than that level comes, it is judged as white, and when a signal smaller than that level comes, it is judged as black. to convert the image into black and white.

次に、X方向にある画素の系列を走査し、白から黒或い
は黒から白に反転する境界を被判定チップ2の右端とし
て認識する。
Next, a series of pixels in the X direction is scanned, and a boundary where white is inverted from black or from black to white is recognized as the right end of the chip 2 to be determined.

次に、Y方向にある画素の系列を走査し、白から黒或い
は黒から白に反転する境界を被判定チップ2の下端とし
て認識する。
Next, a series of pixels in the Y direction is scanned, and a boundary where white is inverted from black or from black to white is recognized as the lower end of the chip 2 to be determined.

次に、右端をY方向に延長した線と下端をX方向に延長
した線の交点として対角コーナー端の位置を認識する。
Next, the position of the diagonal corner end is recognized as the intersection of a line extending from the right end in the Y direction and a line extending from the bottom end in the X direction.

次に、対角コーナー端の位置と先に求めておいた1コー
ナー端の位置及び1コーナーから対角コーナーへのX−
Yテーブル3の移動量から、lコーナー端と対角コーナ
ー端を結ぶ線上の中心点を演算処理部61で算出し2.
そこをチップの中心と定める。
Next, the position of the diagonal corner end, the position of the first corner end found earlier, and the X- from the first corner to the diagonal corner.
From the amount of movement of the Y table 3, the arithmetic processing unit 61 calculates the center point on the line connecting the l corner end and the diagonal corner end;2.
Set that as the center of the chip.

次に、チップの中心がレンズ51の真下にくるようX−
Yテーブル3を移動する。そして、チップの中心を含む
領域を撮像する。
Next, X-
Move Y table 3. Then, a region including the center of the chip is imaged.

第5図(d)はチップ中心の画像を示す。FIG. 5(d) shows an image of the center of the chip.

画像は画素に分解されて各画素に対応する電気信号が画
像処理部6に送られる。画像処理部6に予め画像を白と
黒に2値化するための信号レベルを設定しておき4.そ
のレベルより大きい信号が来た時は白、そのレベルより
小さい信号が来た時は黒と判定して画像を白黒2値化す
る。そして、チップ中心の位置に黒があるか白があるか
をマーク検出部62により検出判定する。黒があれば不
良マーク有りと判定し、白があれば不良マーク無しと判
定する。
The image is decomposed into pixels, and electrical signals corresponding to each pixel are sent to the image processing section 6. 4. The signal level for binarizing the image into white and black is set in the image processing unit 6 in advance. When a signal larger than that level comes, it is judged as white, and when a signal smaller than that level comes, it is judged as black, and the image is converted into black and white. Then, the mark detection section 62 detects and determines whether there is black or white at the chip center position. If it is black, it is determined that there is a defective mark, and if it is white, it is determined that there is no defective mark.

〔発明の効果〕〔Effect of the invention〕

以上説明した様に2本発明によれば、チップ上に白黒の
パターンがノイズとして存在し不良マークの認識が困難
な被判定チップ、及びIチップを画面に一度に取り込む
とスクライプラインが細く。
As described above, according to the two aspects of the present invention, when a target chip and an I chip, in which a black and white pattern exists as noise on the chip and it is difficult to recognize a defective mark, and an I chip are captured on the screen at the same time, the scribe line becomes thin.

かつ不良マークが画面上小さくなって不良マークの有無
の判定が困難になる被判定チップにおいても、不良マー
クの有無の判定を確実に行うことができる。
Moreover, even in a chip to be determined in which the defective mark becomes small on the screen and it becomes difficult to determine the presence or absence of the defective mark, the presence or absence of the defective mark can be determined reliably.

それゆえ、フルカットウェハから不良マークの打たれて
いない良品チップを選択して、そのチップをリードフレ
ームにダイボンディングするに際し、確実に良品チップ
を選択して、そのチップをリードフレームにダイボンデ
ィングすることができる。
Therefore, when selecting a good chip with no defect marks from a full-cut wafer and die bonding that chip to a lead frame, it is necessary to select a good chip without fail and die bonding that chip to the lead frame. be able to.

【図面の簡単な説明】[Brief explanation of drawings]

第1図乃至第3図は実施例Iを説明するための図で。 第1図は不良マーク認識装置■の模式図。 第2図は不良マーク有無の判定手順I。 第3図(a)及び(b)はチップの画像。 第4図及び第5図は実施例■を説明するための図で。 第4図は不良マーク有無の判定子111[U 。 第5図(a)乃至(d)はチップの画像。 第6図は不良マーク認識装置Hの模式図。 第7図は不良マークの入ったフルカットウェハ。 第8図はCODカメラに取り込まれるチップの画像。 第9図はダイボンダの模式図。 第10図(a)及び(b)は不良マークの認識困難なチ
ップの例 である。図において。 lはフルカットウェハ。 2はチップであって被判定チップ 21は不良マーク。 3はテーブルであってX−Yテーブル。 31はX−Yテーブル(固定部)。 32は台。 33は載置部。 41は上部光源。 42は下部光源。 5はカメラであってCCDカメラ。 51はレンズ。 6は画像処理部。 61は演算処理部。 62はマーク検出部。 7はX−Yテーブル駆動部。 8は制御部。 9はチップ搬送アーム。 91はリードフレームの供給部。 92はリードフレームの収納部。 93はリードフレーム。 94は接着材の供給部。 95はボンディングアーム 96は中間テーブル。 97はウェハ供給部。 98はリードフレーム搬送部 不良マーク凋輛/)!PI定号F屓I ・′t/2  図 (α)r7エハ下郭照明1;よるチt7°n画イ象Cb
)ヴxハ」二0Fjp、eRr二J−3+−y1の#*
チ・7 プf)aJイ象 13図 ム 纜 (17) iコーナーの晶イ象 (Cン対角コーナー/)画イ寧“ (d)4−.7°中Jじの畠像 今−,7”/)6像 万50 ド   1  l@ さ  × ×8 〉 薯 γ あ ccr>77メう1;1ズリiht刺ろ辛・、τ力画ヂ
阜り δ D (aン 7′f汽マーク/)誌第困親な今ツ7°の中野 10 
 図
1 to 3 are diagrams for explaining Embodiment I. Figure 1 is a schematic diagram of the defective mark recognition device (■). FIG. 2 shows procedure I for determining the presence or absence of defective marks. FIGS. 3(a) and 3(b) are images of the chip. FIG. 4 and FIG. 5 are diagrams for explaining the embodiment (2). FIG. 4 shows a defect mark presence/absence determiner 111 [U. FIGS. 5(a) to 5(d) are images of the chip. FIG. 6 is a schematic diagram of the defective mark recognition device H. Figure 7 shows a fully cut wafer with defect marks. Figure 8 is an image of the chip taken into the COD camera. Figure 9 is a schematic diagram of a die bonder. FIGS. 10(a) and 10(b) are examples of chips whose defective marks are difficult to recognize. In fig. l is a full cut wafer. 2 is a chip, and the judged chip 21 is a defective mark. 3 is a table, which is an X-Y table. 31 is an X-Y table (fixed part). 32 is the stand. 33 is a mounting section. 41 is the upper light source. 42 is the lower light source. 5 is a camera, which is a CCD camera. 51 is the lens. 6 is an image processing section. 61 is an arithmetic processing unit. 62 is a mark detection section. 7 is an X-Y table drive unit. 8 is a control unit. 9 is a chip transfer arm. 91 is a lead frame supply section. 92 is a lead frame storage section. 93 is the lead frame. 94 is an adhesive supply section. 95 is a bonding arm 96 is an intermediate table. 97 is a wafer supply section. 98 is a defective mark on the lead frame transport section/)! PI constant value I ・'t/2 Figure (α) r7 image lower illumination 1;
)Vxha''20Fjp,eRr2J-3+-y1#*
Ch. 7 pu f) aJ Elephant 13 Figure 17 (17) I-corner crystal image (C-diagonal corner/) image inning” (d) 4-.7° center J-ji Hatake image now- ,7''/) 6 images 1,000,000 do 1 l @ sa × ×8 〉 薯γ accr>77 めう 1; 1 し た しろしゃ・, τ 力painting δ D (a 7'f Steam Mark/) Magazine No. 7° Nakano 10
figure

Claims (1)

【特許請求の範囲】 〔1〕チップ上面の中心部に不良マーク(21)のある
不良チップを含み、スクライブラインで隔てられた複数
のチップを含むフルカットウェハ(1)を、光が透過す
る載置部(33)に載せ、該載置部(33)の下方に設
けた下部光源(42)により照明し、該載置部(33)
の上方に設けたカメラ(5)により該フルカットウェハ
(1)の少なくとも被判定チップ(2)を含む領域の画
像を取り込み、その画像を画像処理部(6)で2値化し
、該被判定チップ(2)の外形端の位置データを得る工
程と、 該被判定チップ(2)の外形端の位置データから、演算
処理部(61)により該被判定チップ(2)の中心部の
位置データを算出する工程と、 該載置部(33)の上方に設けた上部光源(41)によ
り照明し、該被判定チップ(2)の画像を該カメラ(5
)により取り込み、その画像を該画像処理部(6)で2
値化して検出用データを得る工程と、該検出用データよ
り前記算出したチップの中心部の位置データにおける不
良マーク有無をマーク検出部(62)で検出判定する工
程と を含むことを特徴とする半導体装置の製造方法。 〔2〕チップ上面の中心部に不良マーク(21)のある
不良チップを含み、スクライブラインで隔てられた複数
のチップを含むフルカットウェハ(1)をテーブル(3
)に載せ、該テーブル(3)の上方に設けた上部光源(
41)により照明し、被判定チップ(2)の1コーナー
部分の画像を該テーブル(3)の上方に設けたカメラ(
5)により取り込み、その画像を画像処理部(6)によ
り2値化し、該1コーナー端の位置データを得る工程と
、 該テーブル(3)を該カメラ(5)に対して相対的に移
動して該1コーナー端の対角にある対角コーナー部分を
含む画像を該カメラ(5)に取り込み、その画像を該画
像処理部(6)により2値化し、該対角コーナー端の位
置データを得る工程と、該1コーナー端の位置データと
該対角コーナー端の位置データを結ぶ線分の中心を演算
処理部(61)により算出してそこを該被判定チップ(
2)の中心部の位置データと定める工程と、 該テーブル(3)を該カメラ(5)に対して相対的に移
動して該被判定チップ(2)の中心部の位置データの部
分の画像を該カメラ(5)に取り込み、その画像を該画
像処理部(6)により2値化し、該被判定チップ(2)
の中心部の位置データにおける不良マーク有無をマーク
検出部(62)で検出判定する工程と を含むことを特徴とする半導体装置の製造方法。
[Claims] [1] Light passes through a full-cut wafer (1) including a defective chip with a defective mark (21) in the center of the top surface of the chip and including a plurality of chips separated by a scribe line. It is placed on a placing part (33) and illuminated by a lower light source (42) provided below the placing part (33).
A camera (5) installed above captures an image of an area including at least the target chip (2) of the full-cut wafer (1), and the image is binarized by an image processing unit (6). a step of obtaining positional data of the external edge of the chip (2); and a calculation processing unit (61) from the positional data of the external edge of the chip (2) to be determined, position data of the center of the chip (2) to be determined; A step of calculating an image of the chip to be determined (2) by illuminating it with an upper light source (41) provided above the mounting section (33) and capturing an image of the chip to be determined (2) by the camera (5).
), and the image is processed by the image processing unit (6).
The present invention is characterized by comprising a step of converting into a value to obtain detection data, and a step of detecting and determining the presence or absence of a defective mark in the position data of the center of the chip calculated from the detection data using the mark detection section (62). A method for manufacturing a semiconductor device. [2] A full-cut wafer (1) containing a defective chip with a defective mark (21) in the center of the top surface of the chip and a plurality of chips separated by a scribe line is placed on a table (3).
), and the upper light source (
A camera (41) installed above the table (3) captures an image of one corner of the chip to be determined (2)
5), the image is binarized by the image processing unit (6), and the position data of the one corner end is obtained; and the table (3) is moved relative to the camera (5). The camera (5) captures an image including a diagonal corner portion diagonal to the first corner end, and the image processing unit (6) binarizes the image to obtain position data of the diagonal corner end. the center of a line segment connecting the position data of the one corner end and the position data of the diagonal corner end is calculated by the arithmetic processing unit (61), and the center of the line segment is calculated by the arithmetic processing unit (61), and the center of the line segment is calculated by the calculation processing unit (61),
2) determining the center position data, and moving the table (3) relative to the camera (5) to obtain an image of the center position data of the chip to be determined (2). is captured by the camera (5), the image is binarized by the image processing unit (6), and the image is binarized by the chip to be determined (2).
A method for manufacturing a semiconductor device, comprising the step of: detecting and determining the presence or absence of a defective mark in the position data of the center using a mark detection section (62).
JP1173212A 1989-07-05 1989-07-05 Method for manufacturing semiconductor device Expired - Fee Related JP2658405B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1173212A JP2658405B2 (en) 1989-07-05 1989-07-05 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1173212A JP2658405B2 (en) 1989-07-05 1989-07-05 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH0338047A true JPH0338047A (en) 1991-02-19
JP2658405B2 JP2658405B2 (en) 1997-09-30

Family

ID=15956202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1173212A Expired - Fee Related JP2658405B2 (en) 1989-07-05 1989-07-05 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2658405B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007329266A (en) * 2006-06-07 2007-12-20 Shibaura Mechatronics Corp Chip mounting device and chip mounting method
CN108760753A (en) * 2018-05-31 2018-11-06 永捷电子(始兴)有限公司 Mark point detection devices and its detection method
CN114823408A (en) * 2022-05-05 2022-07-29 无锡美科微电子技术有限公司 Wafer detection system and wafer detection method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013094070A1 (en) * 2011-12-22 2013-06-27 パイオニア株式会社 Semiconductor manufacturing apparatus and push-up apparatus for semiconductor manufacturing apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007329266A (en) * 2006-06-07 2007-12-20 Shibaura Mechatronics Corp Chip mounting device and chip mounting method
CN108760753A (en) * 2018-05-31 2018-11-06 永捷电子(始兴)有限公司 Mark point detection devices and its detection method
CN108760753B (en) * 2018-05-31 2023-12-12 永捷电子(始兴)有限公司 Mark point detection device and detection method thereof
CN114823408A (en) * 2022-05-05 2022-07-29 无锡美科微电子技术有限公司 Wafer detection system and wafer detection method
CN114823408B (en) * 2022-05-05 2023-10-24 无锡美科微电子技术有限公司 Wafer detection system and wafer detection method

Also Published As

Publication number Publication date
JP2658405B2 (en) 1997-09-30

Similar Documents

Publication Publication Date Title
JP4946668B2 (en) Substrate position detection device and substrate position detection method
JPH07260701A (en) Recognition method of area of inspection
KR102641333B1 (en) Die bonding apparatus and manufacturing method of semiconductor device
JP4304690B2 (en) Tape member inspection device
JPH0338047A (en) Manufacture of semiconductor device
JP2000009447A (en) Apparatus and method for detecting fault of tape carrier
CN111725086B (en) Semiconductor manufacturing apparatus and method for manufacturing semiconductor device
JPS6157837A (en) Inspecting device for outer appearance
JPH10132754A (en) Device for inspecting appearance of lead frame
JPH08234226A (en) Image processor for production of liquid crystal substrate
JPH05108799A (en) Wiring pattern inspection device
JP3189604B2 (en) Inspection method and device
JP2867247B2 (en) Upper edge detection method of transparent or translucent wrap film
JP2647053B2 (en) Method for manufacturing semiconductor device
JP3402994B2 (en) Solder paste quality judgment method
JPS6161255B2 (en)
JP2000258353A (en) Defect inspection method and device
JPH04316346A (en) Pattern recognition method
JP2002110745A (en) Component recognition control method and component recognition control apparatus
JPH102725A (en) Visual inspection device for tape carrier package
JP3778116B2 (en) Handler for TCP
JP3182517B2 (en) Defect detection apparatus and method
JP3414821B2 (en) Method and apparatus for bonding inspection of semiconductor products
JP3827895B2 (en) Inspection method of second bonding point in wire bonding
CN114496860A (en) IC photoetching character recognition and detection device surface imaging system and method

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees