JP2658405B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2658405B2
JP2658405B2 JP1173212A JP17321289A JP2658405B2 JP 2658405 B2 JP2658405 B2 JP 2658405B2 JP 1173212 A JP1173212 A JP 1173212A JP 17321289 A JP17321289 A JP 17321289A JP 2658405 B2 JP2658405 B2 JP 2658405B2
Authority
JP
Japan
Prior art keywords
chip
image
determined
position data
center
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1173212A
Other languages
Japanese (ja)
Other versions
JPH0338047A (en
Inventor
恭穂 及川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1173212A priority Critical patent/JP2658405B2/en
Publication of JPH0338047A publication Critical patent/JPH0338047A/en
Application granted granted Critical
Publication of JP2658405B2 publication Critical patent/JP2658405B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

【発明の詳細な説明】 〔概要〕 半導体装置の製造方法に係り,特にチップをダイボン
ディングするに先立ち,チップ上に不良マークが有るか
無いかを判定する方法に関し, フルカットウエハを構成する各種の寸法及び各種のパ
ターンを有するチップに対して,不良マークの有無の判
定を確実に行う方法を目的とし, 〔1〕フルカットウエハをテーブルに載置し,該テーブ
ルを移動して,不良マークの有無を判定しようとする被
判定チップの中心部をカメラ下に設定し,下方から照明
して画像を取り込み,その画像からチップの外形を認識
し,その外形から中心位置を算出し,次いで,上方から
照明して画像を取り込み,被判定チップ中心位置におけ
る不良マーク有無をマーク検出部で検出判定する半導体
装置の製造方法,及び〔2〕フルカットウエハをテーブ
ルに載置し,まず不良マークの有無を判定しようとする
被判定チップの1コーナーの画像をカメラで取り込み,
その1コーナー端の位置を認識し,次いでテーブルを移
動して該1コーナーの対角にある対角コーナーの画像を
取り込んで対角コーナー端の位置を認識し,次いで該1
コーナー端と該対角コーナー端を結ぶ線分の中心の画像
を取り込んで,該中心における不良マーク有無をマーク
検出部で検出判定する半導体装置の製造方法により構成
する。
DETAILED DESCRIPTION OF THE INVENTION [Summary] The present invention relates to a method of manufacturing a semiconductor device, and particularly to a method of determining whether or not there is a defective mark on a chip prior to die bonding of the chip. The purpose of the present invention is to provide a method for reliably determining the presence or absence of a defective mark on a chip having dimensions and various patterns. [1] Place a full-cut wafer on a table and move the table to The center of the chip to be determined to determine the presence or absence of a chip is set below the camera, the image is captured by illuminating from below, the outer shape of the chip is recognized from the image, the center position is calculated from the outer shape, A method of manufacturing a semiconductor device in which an image is captured by illuminating the chip from above, and the presence or absence of a defective mark at the center position of the chip to be determined is detected by a mark detection unit; A wafer is placed on a table, and an image of one corner of a chip to be determined to determine the presence or absence of a defective mark is first captured by a camera.
Recognizing the position of the one corner end, then moving the table to capture the image of the diagonal corner at the diagonal of the one corner, recognizing the position of the diagonal corner end, and then recognizing the position of the one corner.
An image of the center of a line segment connecting the corner end and the diagonal corner end is fetched, and the presence or absence of a defective mark at the center is detected and determined by a mark detection unit to manufacture a semiconductor device.

〔産業上の利用分野〕[Industrial applications]

本発明は半導体装置の製造方法に係り,特にチップを
ダイボンディングするに先立ち,チップ上面に不良マー
クが有るか無いかを判定する方法に関する。
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for determining whether or not there is a defect mark on the upper surface of a chip before die bonding the chip.

不良マーク(通常はインクマーク)の塗布された不良
チップを含むフルカットウエハから,良品チップを選択
してダイボンディングする際,X−Yテーブルにセットさ
れたフルカットウエハの1チップを含む領域をCCDカメ
ラで撮像し,画像処理によりチップ外形を認識し,その
チップ外形端の位置データからチップの中心部の位置デ
ータを算出し,次いで,その中心部における不良マーク
の有無を検出判定し,不良マークの無い良品チップを選
択してダイボンディングすることが行われている。
When a good chip is selected and die-bonded from a full-cut wafer including a defective chip to which a defective mark (usually an ink mark) is applied, an area including one chip of the full-cut wafer set on the XY table is selected. An image is taken with a CCD camera, the outer shape of the chip is recognized by image processing, the position data of the center of the chip is calculated from the position data of the outer edge of the chip, and then the presence or absence of a defective mark at the center is detected and determined. A non-marked good chip is selected and die-bonded.

この際,各種のパターン,各種の寸法を有するチップ
に対して不良マークの有無の判定を確実に行う必要があ
る。
At this time, it is necessary to reliably determine the presence or absence of a defective mark on chips having various patterns and various dimensions.

〔従来の技術〕[Conventional technology]

従来行われているフルカットウエハのチップ上の不良
マークの認識方法,及びそれに続くダイボンディング方
法について説明する。
A conventional method of recognizing a defective mark on a chip of a full-cut wafer and a subsequent die bonding method will be described.

第6図に示す不良マーク認識装置IIの模式図は従来使
用されている不良マーク認識装置の模式図で,1はフルカ
ットウエハ,3はX−Yテーブル,31はX−Yテーブル
(固定部),32は台,41は上部光源,5はCCDカメラ,51はレ
ンズ,6は画像処理部,61は演算処理部,62はマーク検出
部,7はX−Yテーブル駆動部,8は制御部を表す。
The schematic diagram of the defective mark recognition device II shown in FIG. 6 is a schematic diagram of a conventionally used defective mark recognition device, in which 1 is a full cut wafer, 3 is an XY table, and 31 is an XY table (fixed portion). ), 32 is a table, 41 is an upper light source, 5 is a CCD camera, 51 is a lens, 6 is an image processing unit, 61 is an arithmetic processing unit, 62 is a mark detection unit, 7 is an XY table driving unit, and 8 is a control. Represents a part.

第7図は不良マークの入ったフルカットウエハを示
し,1はフルカットウエハ,2はチップ,21は不良マークを
表す。
FIG. 7 shows a full-cut wafer with a defective mark, 1 is a full-cut wafer, 2 is a chip, and 21 is a defective mark.

不良マークは,予めチップをウエハ状態でチップ毎に
測定プローバによりテストし,不良となったチップの上
面の中心部にインクによりほぼ円形に塗布されている。
この不良マークは周囲のチップを汚染させないため,ま
たインク消費量の節減のため,マーク確認ができる限
り,小さいことが望ましい。
The defective mark is preliminarily tested for each chip in a wafer state by a measurement prober, and is applied to the center of the upper surface of the defective chip in a substantially circular shape with ink.
It is desirable that the defective mark be as small as possible so as not to contaminate surrounding chips and to reduce ink consumption, as long as the mark can be confirmed.

フルカットウエハ1は裏面にUVテープ(紫外線をあて
ると接着力が減少する)が接着されていて,スクライプ
ラインはUVテープの途中まで切り込まれており,各チッ
プは0.1mm程度の幅のスクライブラインで隔てられて並
んでいる。
The full-cut wafer 1 has a UV tape (the adhesive strength decreases when exposed to ultraviolet light) adhered to the back surface, the scribe line is cut in the middle of the UV tape, and each chip is scribed with a width of about 0.1 mm. They are separated by lines.

まず,X−Yテーブル3にフルカットウエハ1を載せ,
不良マークの有無を判定しようとするチップの画像を取
り込む位置にX−Yテーブル3を移動する。上部光源41
によりフルカットウエハ1の上面に光をあて,チップ全
体を含む像をCCDカメラ5により撮像する。画像は,例
えば255×255の画素に分解されて取り込まれる。
First, the full-cut wafer 1 is placed on the XY table 3,
The XY table 3 is moved to a position where an image of a chip for which the presence or absence of a defective mark is to be determined is captured. Upper light source 41
Irradiates light on the upper surface of the full-cut wafer 1, and an image including the entire chip is captured by the CCD camera 5. The image is decomposed into, for example, 255 × 255 pixels and taken in.

第8図はCCDカメラ5に取り込まれるチップの画像を
模式的に示し,2は被判定チップ,21は不良マークを表
す。レンズ51は一つのチップ全体の画像を取り込める倍
率のものを使用する。
FIG. 8 schematically shows an image of a chip taken into the CCD camera 5, 2 indicates a chip to be determined, and 21 indicates a defective mark. The lens 51 has a magnification capable of capturing an image of one entire chip.

上部光源41によるフルカットウエハ1の像は,スクラ
イブラインの部分とチップの中心部にある不良マーク21
の部分は反射光が少ないので暗く,その他の部分は反射
光が多いので明るく写っている。画像の明暗に対応する
電気信号が画像処理部6に送られる。画像処理部6で
は,予めある信号レベルが設定されていて,そのレベル
を境にしてそれより大きい画像信号は白,小さい画像信
号は黒と判定して画像全体を2値化し,白黒の画素の集
合とする。
The image of the full-cut wafer 1 by the upper light source 41 includes the scribe line portion and the defect mark 21 at the center of the chip.
The part is dark because there is little reflected light, and the other part is bright because there is much reflected light. An electric signal corresponding to the brightness of the image is sent to the image processing unit 6. In the image processing section 6, a certain signal level is set in advance, and the image signal larger than the predetermined level is determined as white and the smaller image signal is determined as black, and the entire image is binarized. Set as a set.

被判定チップ2の外形の認識は,画像処理部6によ
り,例えばX方向及びY方向の画素の系列が白から黒ま
たは黒から白に反転する境界から知ることができる。
Recognition of the outer shape of the determined chip 2 can be known by the image processing unit 6 from, for example, a boundary where a series of pixels in the X direction and the Y direction is inverted from white to black or from black to white.

不良マーク21のあるチップの中心は,演算処理部61に
より被判定チップ2の外形の左端と右端の中間点及び上
端と下端の中間点として算出することができる。
The center of the chip having the defective mark 21 can be calculated by the arithmetic processing unit 61 as an intermediate point between the left end and the right end and an intermediate point between the upper end and the lower end of the outer shape of the chip 2 to be determined.

そして,被判定チップ2の中心にある画素の白黒を判
定し,黒があれば不良マーク有りと判定し,白があれば
不良マーク無しと判定する。
The black and white of the pixel at the center of the chip 2 to be determined is determined. If there is black, it is determined that there is a defective mark. If there is white, it is determined that there is no defective mark.

不良マーク有りと判定されれば,制御部8からX−Y
テーブル駆動部7に指令を出してX−Yテーブル3を1
チップ分の距離だけ移動させ,隣のチップがレンズ51下
に来るようにする。そして上述と同様にして不良マーク
有無の判定を行う。
If it is determined that there is a defective mark, the control unit 8 sends XY
An instruction is issued to the table driving unit 7 to set the XY table 3 to 1
Move by the distance of the chip so that the next chip is below the lens 51. Then, the presence or absence of a defective mark is determined in the same manner as described above.

不良マーク無しと判定されれば,そのチップはダイボ
ンディングすべき位置に搬送される。
If it is determined that there is no defective mark, the chip is transported to a position where die bonding is to be performed.

第9図はダイボンダの模式図で,1はフルカットウエ
ハ,3はX−Yテーブル,32は台,5はCCDカメラ,9はチップ
搬送アーム,91はリードフレームの供給部,92はリードフ
レームの収納部,93はリードフレーム,94は接着材の供給
部,95はボンディングアーム,96は中間テーブル,97はウ
エハ供給部,98はリードフレーム搬送部を表す。
Fig. 9 is a schematic diagram of a die bonder, 1 is a full cut wafer, 3 is an XY table, 32 is a table, 5 is a CCD camera, 9 is a chip transfer arm, 91 is a lead frame supply unit, and 92 is a lead frame. , 93 is a lead frame, 94 is an adhesive supply section, 95 is a bonding arm, 96 is an intermediate table, 97 is a wafer supply section, and 98 is a lead frame transport section.

不良マーク無しと判定されたチップは,チップ搬送ア
ーム9の先端がその位置にきてそのチップを真空吸着
し,中間テーブル96上に搬送する。そして,中間テーブ
ル96上で精密位置決めを行った後,ボンディングアーム
95によりリードフレーム93上に運ばれ,そこでダイボン
ディングが実行される。
The chip determined to have no defective mark is transferred to the intermediate table 96 by vacuum suction of the chip when the tip of the chip transfer arm 9 comes to that position. After the precise positioning on the intermediate table 96, the bonding arm
The wafer is carried by 95 to a lead frame 93, where die bonding is performed.

ところで,フルカットウエハ1のチップ表面のパター
ンには種々のものがあって上部光源からの光をよく反射
せずに暗く写る部分があったり,また同一種類のチップ
でも製造ロット間でチップ表面における光の反射状態が
違ったりして,スクライブラインと不良マークの認識を
甚だ困難にしているチップがある。
By the way, there are various patterns on the chip surface of the full-cut wafer 1, and there is a portion which does not reflect the light from the upper light source well and appears dark, and even the same type of chip has a different chip surface between manufacturing lots. There are chips that make it difficult to recognize scribe lines and defective marks due to different light reflection states.

第10図(a)は,そのような不良マークの認識困難な
チップの例を模式的に示すものである。
FIG. 10 (a) schematically shows an example of a chip in which such a defective mark is difficult to recognize.

スクライブライン及び不良マーク21の黒部の他に,や
や黒いパターンがノイズとなって存在し,白と黒の2値
化のレベルの設定を困難にしている。即ち,これらのノ
イズを完全に白と判定するためには判定レベルを黒側に
寄せて設定することが必要で,そうすると今度はスクラ
イブライン及び不良マーク21の一部を白と見誤るケース
が生じるのである。
In addition to the scribe line and the black portion of the defective mark 21, a slightly black pattern exists as noise, which makes it difficult to set the binarization levels of white and black. That is, in order to completely determine these noises as white, it is necessary to set the determination level closer to the black side, and in this case, a part of the scribe line and the defective mark 21 may be mistaken as white. It is.

さらに,近年,大容量メモリやASICの開発により,チ
ップサイズが大きくなってきて,チップ外形をCCDカメ
ラ5の画面に全部写そうとすると,レンズ51の倍率を低
下せざるを得ず,そのためCCDカメラ5に取り込まれた
画像のスクライブラインは細くなり,不良マーク21も小
さくなってしまう。
Furthermore, in recent years, the chip size has been increased due to the development of large-capacity memories and ASICs, and if the entire chip outline was to be displayed on the screen of the CCD camera 5, the magnification of the lens 51 would have to be reduced. The scribe line of the image captured by the camera 5 becomes thin, and the defect mark 21 also becomes small.

第10図(b)はそのような不良マークの認識困難なチ
ップの例を示すものである。
FIG. 10 (b) shows an example of a chip in which such a defective mark is difficult to recognize.

CCDカメラ5の画像のスクライプラインは細くなり,
照明の当て方によっては画面上極度に細くなったり,切
れを生じたりして認識を困難にする。不良マーク21も小
さくなり,画像が薄くなったりして認識の確実性が低下
する。
The scribe line of the image of the CCD camera 5 becomes thinner,
Depending on how the light is applied, the screen becomes extremely thin or cut off, making recognition difficult. The defective mark 21 also becomes smaller, and the image becomes thinner, thereby lowering the certainty of recognition.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

従って,従来の不良マーク認識の方法だけでは不良マ
ークの有無の存在を確実に行うことが困難になってきて
いる。
Therefore, it is becoming difficult to reliably detect the presence or absence of a defective mark only by the conventional method of recognizing a defective mark.

本発明は,〔1〕表面に黒いパターンノイズがあるチ
ップにおける不良マークの有無を確実に判定する方法,
及び〔2〕スクライブラインが細く不良マークが小さく
写る大チップにおける不良マークの有無を確実に判定す
る方法を提供することを目的とする。
The present invention provides [1] a method for reliably determining the presence or absence of a defective mark in a chip having black pattern noise on its surface,
And [2] It is an object of the present invention to provide a method for reliably determining the presence or absence of a defective mark in a large chip in which a scribe line is thin and a defective mark is small.

〔課題を解決するための手段〕[Means for solving the problem]

上記課題は,〔1〕チップ上面の中心部に不良マーク
21のある不良チップを含み,スクライブラインで隔てら
れた複数のチップを含むフルカットウエハ1を,光が透
過する載置部33に載せ,該載置部33の下方に設けた下部
光源42により照明し,該載置部33の上方に設けたカメラ
5により該フルカットウエハ1の少なくとも被判定チッ
プ2を含む領域の画像を取り込み,その画像を画像処理
部6で2値化し,該被判定チップ2の外形端の位置デー
タを得る工程と,該被判定チップ2の外形端の位置デー
タから,演算処理部61により該被判定チップ2の中心部
の位置データを算出する工程と,該載置部33の上方に設
けた上部光源41により照明し,該被判定チップ2の画像
を該カメラ5により取り込み,その画像を該画像処理部
6で2値化して検出用データを得る工程と,該検出用デ
ータより前記算出したチップの中心部の位置データにお
ける不良マーク有無をマーク検出部62で検出判定する工
程とを含む半導体装置の製造方法,及び〔2〕チップ上
面の中心部に不良マーク21のある不良チップを含み,ス
クライプラインで隔てられた複数のチップを含むフルカ
ットウエハ1をテーブル3に載せ,該テーブル3の上方
に設けた上部光源41により照明し,被判定チップ2の1
コーナー部分の画像を該テーブル3の上方に設けたカメ
ラ5により取り込み,その画像を画像処理部6により2
値化し,該1コーナー端の位置データを得る工程と,該
テーブル3を該カメラ5に対して相対的に移動して該1
コーナー端の対角にある対角コーナー部分を含む画像を
該カメラ5に取り込み,その画像を該画像処理部6によ
り2値化し,該対角コーナー端の位置データを得る工程
と,該1コーナー端の位置データと該対角コーナー端の
位置データを結ぶ線分の中心を演算処理部61により算出
してそこを該被判定チップ2の中心部の位置データと定
める工程と,該テーブル3を該カメラ5に対して相対的
に移動して該被判定チップ2の中心部の位置データの部
分の画像を該カメラ5に取り込み,その画像を該画像処
理部6により2値化し,該被判定チップ2の中心部の位
置データにおける不良マーク有無をマーク検出部62で検
出判定する工程とを含む半導体装置の製造方法によって
解決される。
The above-mentioned problems are as follows: [1] A defective mark in the center of the top surface of the chip
A full-cut wafer 1 including a plurality of chips separated by a scribe line and including a defective chip having 21 is placed on a mounting portion 33 through which light is transmitted, and a lower light source 42 provided below the mounting portion 33 is used. Illuminated, an image of a region including at least the chip 2 to be determined of the full-cut wafer 1 is captured by a camera 5 provided above the mounting portion 33, and the image is binarized by an image processing section 6, and Obtaining the position data of the outer edge of the chip 2, calculating the position data of the center of the chip 2 by the arithmetic processing unit 61 from the position data of the outer edge of the chip 2, Illuminating with an upper light source 41 provided above the placement unit 33, capturing an image of the chip 2 to be determined by the camera 5, and binarizing the image by the image processing unit 6 to obtain detection data; From the detection data, the calculated h And a step of detecting and determining the presence or absence of a defective mark in the position data of the center of the chip by the mark detection unit 62. [2] Including a defective chip having the defective mark 21 in the center of the upper surface of the chip A full-cut wafer 1 including a plurality of chips separated by a scrape line is placed on a table 3 and illuminated by an upper light source 41 provided above the table 3 so that one of the chips 2 to be determined
An image of the corner portion is captured by a camera 5 provided above the table 3, and the image is
Digitizing and obtaining the position data of the one corner end; and moving the table 3 relative to the camera 5 to
Capturing an image including a diagonal corner portion at a diagonal of the corner end into the camera 5, binarizing the image by the image processing unit 6, and obtaining position data of the diagonal corner end; Calculating the center of a line segment connecting the end position data and the position data of the diagonal corner end by the arithmetic processing unit 61 and defining it as the position data of the center of the chip 2 to be determined; The image of the position data portion at the center of the chip 2 to be determined is moved relative to the camera 5 and is taken into the camera 5, and the image is binarized by the image processing unit 6, and And a step of detecting and determining the presence or absence of a defective mark in the position data of the central portion of the chip 2 by the mark detection unit 62.

〔作用〕[Action]

〔1〕載置部33に搭載されているフルカットウエハ1を
上部から照明する上部光源41と,下部から照明する下部
光源42とを設ける。
[1] An upper light source 41 for illuminating the full cut wafer 1 mounted on the mounting portion 33 from above and a lower light source 42 for illuminating from below the full cut wafer 1 are provided.

まず,下部光源42を点灯する。スクライブラインの部
分は光が上方に透過するので明るくなり,被判定チップ
2の部分は光が遮られるので暗くなる。それゆえ,スク
ライブラインの部分を白,被判定チップ2の部分と黒と
2値化するレベルを設定することは容易で,被判定チッ
プ2の外形としてその左端,右端,上端,下端を白と黒
の境界として認識することは容易である。そして,左端
と右端の真ん中,及び上端と下端の真ん中として被判定
チップ2の中心位置を算出することも容易である。
First, the lower light source 42 is turned on. The portion of the scribe line becomes bright because light is transmitted upward, and the portion of the chip 2 to be determined becomes dark because the light is blocked. Therefore, it is easy to set a level for binarizing the scribe line portion with white and the chip 2 to be determined with black, and as the outer shape of the chip 2 to be determined, the left end, right end, upper end, and lower end are set to white. It is easy to recognize as a black border. Then, it is easy to calculate the center position of the chip 2 to be determined as the middle between the left end and the right end and the middle between the upper end and the lower end.

次に,上部光源41のみ点灯して不良マーク21の有無を
判定する。既に不良マーク21の有るべき中心位置は分か
っているので,もし不良マーク21があればその位置は最
も暗く写っているはずで,よしんば黒いノイズパターン
があったとしても不良マークほどは黒くないので,白黒
判定のレベルを黒側に寄せることにより黒いノイズパタ
ーンを白に分類して,不良マークの有無を確実に判定す
ることができる。
Next, only the upper light source 41 is turned on to determine the presence or absence of the defective mark 21. Since the center position of the defective mark 21 should already be known, if the defective mark 21 is present, the position should be the darkest. Even if there is a black noise pattern, it is not as black as the defective mark. By shifting the black-and-white determination level to the black side, a black noise pattern is classified into white, and the presence or absence of a defective mark can be reliably determined.

〔2〕大きいチップの不良マークの有無を認識する場合
は,レンズの倍率を上げてチップの画像を部分的に取り
込む。こうすることにより,スクライブラインを太く,
不良マークを大きく写すことができる。
[2] When recognizing the presence or absence of a defective mark on a large chip, the magnification of the lens is increased to partially capture the chip image. By doing so, the scribe line becomes thicker,
Defective marks can be enlarged.

チップの寸法やスクライブラインの太さは予め分かっ
ているから,ある1チップの1コーナーがカメラ5の画
像に取り込まれるように設定することは可能である。画
像から1コーナを認識するには、例えば2値化された画
素をX方向及びY方向に走査して,白から黒,或いは黒
から白に反転している位置のX座標及びY座標から1コ
ーナの位置を認識し,1コーナ端の位置データを得ること
ができる。
Since the size of the chip and the thickness of the scribe line are known in advance, it is possible to set so that one corner of a certain chip is captured in the image of the camera 5. In order to recognize one corner from the image, for example, the binarized pixel is scanned in the X direction and the Y direction, and one pixel is calculated from the X coordinate and the Y coordinate of the position where white to black or black to white is inverted. The position of the corner can be recognized and the position data of one corner end can be obtained.

次に,テーブル3を移動して,1コーナの対角にある対
角コーナーをカメラ5下にもってくる。この場合もチッ
プのサイズは予めわかっているので,フルカットウエハ
1に若干のたわみや捻じれがあったとしても,テーブル
3を移動して,対角コーナーをカメラ5下にもってくる
ことは可能である。画像から対角コーナを認識するに
は,例えば2値化された画素をX方向及びY方向に走査
して,白から黒,或いは黒から白に反転している位置の
X座標及びY座標から対角コーナの位置を認識し,対角
コーナ端の位置データを得ることができる。
Next, the table 3 is moved to bring the diagonal corner at one corner diagonally below the camera 5. Also in this case, since the chip size is known in advance, it is possible to move the table 3 and bring the diagonal corner below the camera 5 even if the full-cut wafer 1 has a slight bending or twist. It is. In order to recognize the diagonal corner from the image, for example, the binarized pixel is scanned in the X direction and the Y direction, and the X coordinate and the Y coordinate of the position where white to black or black to white is inverted are read. The position of the diagonal corner can be recognized, and the position data of the diagonal corner end can be obtained.

被判定チップ2の中心位置は1コーナー端の位置と対
角コーナー端の位置を結ぶ直線の真ん中にあるとして,1
コーナー端の位置座標,テーブル3の移動量及び対角コ
ーナー端の位置座標からチップの中心位置を算出するこ
とは容易である。
Assuming that the center position of the chip 2 to be determined is in the middle of a straight line connecting the position of one corner end and the position of the diagonal corner end,
It is easy to calculate the center position of the chip from the position coordinates of the corner end, the amount of movement of the table 3 and the position coordinates of the diagonal corner end.

次に,テーブル3を移動して,被判定チップ2の中心
部をカメラ5下にもってきて画像を取り込む。中心部に
もし不良マークがあれば,大きく写っているので,不良
マークの有無を判定を確実に行うことができる。
Next, the table 3 is moved, the center of the chip 2 to be determined is brought under the camera 5, and an image is captured. If there is a defective mark in the center, the image is large, so that the presence or absence of the defective mark can be reliably determined.

〔実施例〕〔Example〕

第1図乃至第3図は実施例Iを説明するための図で,
第10図(a)に示すような黒パターンノイズのあるチッ
プの不良マークを認識する例である。
1 to 3 are diagrams for explaining the embodiment I.
This is an example of recognizing a defective mark of a chip having black pattern noise as shown in FIG.

第1図は不良マーク認識装置Iの模式図で,1はフルカ
ットウエハ,3はX−Yテーブル,31はX−Yテーブル
(固定部),32は台,33は載置部,41は上部光源,42は下部
光源,5はカメラでCCDカメラ,51はレンズ,6は画像処理
部,61は演算処理部,62はマーク検出部,7はX−Yテーブ
ル駆動部,8は制御部を表す。
FIG. 1 is a schematic diagram of a defect mark recognition device I, wherein 1 is a full cut wafer, 3 is an XY table, 31 is an XY table (fixed portion), 32 is a table, 33 is a mounting portion, and 41 is a mounting portion. Upper light source, 42 is a lower light source, 5 is a camera, a CCD camera, 51 is a lens, 6 is an image processing unit, 61 is an arithmetic processing unit, 62 is a mark detection unit, 7 is an XY table drive unit, and 8 is a control unit. Represents

第2図は不良マーク有無の判定手順Iを示す。 FIG. 2 shows a procedure I for determining the presence or absence of a defective mark.

第3図はチップの画像で,第3図(a)はウエハ下部
照明によるチップの画像,第3図(b)はウエハ上部照
明によるチップの画像を示す。
FIG. 3 shows an image of the chip, FIG. 3 (a) shows an image of the chip by illumination of the lower part of the wafer, and FIG. 3 (b) shows an image of the chip by illumination of the upper part of the wafer.

以下,第1図乃至第3図を参照しながら説明する。 This will be described below with reference to FIGS. 1 to 3.

まず,フルカットウエハ1をチップの左端と右端がY
方向に,上端と下端がX方向に平行になるようにX−Y
テーブル3の載置部33に載置し,X−Yテーブル3を移動
して,不良マーク21の有無を判定しようとする被判定チ
ップ2全体の画像をCCDカメラ5で取り込める位置に被
判定チップ2を設定する。
First, the full-cut wafer 1 is placed on the left and right ends of the chip Y
XY so that the top and bottom are parallel to the X direction.
The XY table 3 is mounted on the mounting portion 33 of the table 3, and the XY table 3 is moved to determine whether or not the defective mark 21 exists. Set 2.

下部光源42を点灯し上部光源41は消灯した状態で、1
チップを含む領域の画像をCCDカメラ5で撮像する。フ
ルカットウエハ1のスクライブラインの部分は光が透過
し,被判定チップの部分では光が遮られるので,ウエハ
下部照明による被判定チップの画像は第3図(a)に示
すようになる。
With the lower light source 42 turned on and the upper light source 41 turned off, 1
An image of a region including the chip is captured by the CCD camera 5. Since light passes through the portion of the scribe line of the full-cut wafer 1 and the light is blocked at the portion of the chip to be determined, an image of the chip to be determined by the lower illumination of the wafer is as shown in FIG.

画像をCCDカメラ5で取り込む。その画像は画素に分
解されて各画素に対応する電気信号が画像処理部6に送
られる。画像処理部6に予め画像を白と黒に2値化する
ための信号レベルを設定しておき,そのレベルより大き
い信号が来た時は白,そのレベルより小さい信号が来た
時は黒と判定して画像を白黒2値化する。
Images are captured by the CCD camera 5. The image is decomposed into pixels, and an electric signal corresponding to each pixel is sent to the image processing unit 6. A signal level for binarizing an image into white and black is set in the image processing unit 6 in advance, and when a signal higher than that level comes, white, and when a signal lower than that level comes, black is set. Judgment is performed to binarize the image into black and white.

次に,X方向にある画素の系列を走査し,白から黒或い
は黒から白に反転する境界を被判定チップの左端あるい
は右端として認識する。
Next, a series of pixels in the X direction is scanned, and a boundary at which white to black or black to white is inverted is recognized as a left end or a right end of the chip to be determined.

次に,Y方向にある画素の系列を走査し,白から黒或い
は黒から白に反転する境界をチップの上端或いは下端と
して認識する。
Next, a series of pixels in the Y direction is scanned, and a boundary where white is inverted to black or black to white is recognized as an upper end or a lower end of a chip.

次に,演算処理部61により左端と右端の位置データ,
及び上端と下端の位置データから中心部の位置データを
算出して,そこを被判定チップ2の中心と定める。
Next, the position data of the left end and the right end are calculated by the arithmetic processing unit 61,
Then, position data at the center is calculated from the position data at the upper end and the lower end, and is determined as the center of the chip 2 to be determined.

次に,下部光源42を消灯し上部光源41を点灯した状態
で,1チップを含む領域の画像をCCDカメラ5で撮像す
る。第3図(b)はウエハ上部照明によるチップの画像
を模式的に示し,2は被判定チップ,21は不良マークを表
す。
Next, with the lower light source 42 turned off and the upper light source 41 turned on, an image of an area including one chip is captured by the CCD camera 5. FIG. 3 (b) schematically shows an image of a chip obtained by illuminating the upper part of the wafer, wherein 2 denotes a chip to be determined, and 21 denotes a defective mark.

CCDカメラ5に取り込まれた画像は画素に分解されて
各画素に対応する電気信号が画像処理部6に送られる。
画像処理部6に予め画像を白と黒に2値化するための信
号レベルを設定しておき,そのレベルより大きい信号が
来た時は白,そのレベルより小さい信号が来た時は黒と
判定して画像を白黒2値化する。この時,黒パターンノ
イズがあってもそれを白と判定するために2値化レベル
の設定は黒側に寄せて行う。
The image captured by the CCD camera 5 is decomposed into pixels, and an electric signal corresponding to each pixel is sent to the image processing unit 6.
A signal level for binarizing an image into white and black is set in the image processing unit 6 in advance, and when a signal higher than that level comes, white, and when a signal lower than that level comes, black is set. Judgment is performed to binarize the image into black and white. At this time, even if there is a black pattern noise, the binarization level is set to the black side in order to determine it as white.

前段階で求めたチップ中心の位置に黒があるか白があ
るかをマーク検出部62により検出判定する。黒があれば
不良マーク有りと判定し,白があれば不良マーク無しと
判定する。
The mark detection unit 62 detects and determines whether there is black or white at the position of the chip center obtained in the previous stage. If there is black, it is determined that there is a defective mark, and if there is white, it is determined that there is no defective mark.

第4図及び第5図は実施例IIを説明するための図で,
第10図(b)に示すような大きなサイズのチップの不良
マークを認識する例である。
4 and 5 are diagrams for explaining the embodiment II.
This is an example of recognizing a defective mark of a large-sized chip as shown in FIG.

使用する不良マーク認識装置は,第1図に示した不良
マーク認識装置1,第6図に示した不良マーク認識装置II
のどちらでもよい。
The defect mark recognition devices used are the defect mark recognition device shown in FIG. 1, the defect mark recognition device II shown in FIG.
Either may be used.

第4図は不良マーク有無の判定手順IIを示す。 FIG. 4 shows a procedure II for determining the presence or absence of a defective mark.

第5図はチップの画像を示し,第5図(a),
(b),(c),(d)は,それぞれ,全体図,1コーナ
ーの画像,対角コーナーの画像,チップ中心の画像を示
す。
FIG. 5 shows an image of the chip, and FIG.
(B), (c), and (d) show an overall view, an image of one corner, an image of a diagonal corner, and an image of a chip center, respectively.

以下,第4図乃至第6図を参照しながら説明する。 Hereinafter, description will be made with reference to FIGS. 4 to 6.

第5図(a)の全体図に示すように,CCDカメラ5に取
り込む画像は1コーナーの画像,対角コーナーの画像,
チップ中心の画像と分けて撮影する。
As shown in the overall view of FIG. 5 (a), the image captured by the CCD camera 5 is an image of one corner, an image of a diagonal corner,
Shoot separately from the image centered on the chip.

まず,フルカットウエハ1をチップの左端と右端がY
方向に,上端と下端がX方向に平行になるようにX−Y
テーブル3に搭載し,X−Yテーブル3を移動して,不良
マーク21の有無を判定しようとする被判定チップ2を,
その1コーナーの画像がCCDカメラ5で取り込める位置
に設定する。
First, the full-cut wafer 1 is placed on the left and right ends of the chip Y
XY so that the top and bottom are parallel to the X direction.
The chip 2 mounted on the table 3 and moving the XY table 3 to determine the presence or absence of the defective mark 21 is
The position is set so that the image of the one corner can be captured by the CCD camera 5.

次に,上部光源41を点灯してCCDカメラ5により1コ
ーナーを撮像する。
Next, the upper light source 41 is turned on and the CCD camera 5 captures an image of one corner.

第5図(b)はCCDカメラ5に取り込まれる1コーナ
ーの画像を示す。
FIG. 5B shows an image of one corner captured by the CCD camera 5.

その画像は画素に分解されて各画素に対応する電気信
号が画像処理部6に送られる。画像処理部6に予め画像
を白と黒に2値化するための信号レベルを設定してお
き,そのレベルより大きい信号が来た時は白,そのレベ
ルより小さい信号が来た時は黒と判定して画像を白黒2
値化する。
The image is decomposed into pixels, and an electric signal corresponding to each pixel is sent to the image processing unit 6. A signal level for binarizing an image into white and black is set in the image processing unit 6 in advance, and when a signal higher than that level comes, white, and when a signal lower than that level comes, black is set. Judge and change the image to black and white 2
Value.

次に,X方向にある画素の系列を走査し,白から黒或い
は黒から白に反転する境界を被判定チップ2の左端とし
て認識する。
Next, a series of pixels in the X direction is scanned, and a boundary where white is inverted to black or black to white is recognized as the left end of the chip 2 to be determined.

次に,Y方向にある画素の系列を走査し,白から黒或い
は黒から白に反転する境界を被判定チップ2の上端とし
て認識する。
Next, a series of pixels in the Y direction is scanned, and a boundary where white is switched to black or black to white is recognized as the upper end of the chip 2 to be determined.

次に,左端をY方向に延長した線と上端をX方向に延
長した線の交点として1コーナー端の位置を認識する。
Next, the position of one corner end is recognized as the intersection of a line extending the left end in the Y direction and a line extending the upper end in the X direction.

次に,被判定チップ2の1コーナーの対角にある対角
コーナーがCCDカメラ5下にくるようにX−Yテーブル
3を移動する。被判定チップ2の寸法が予め分かってい
るので,フルカットウエハ1に若干のたわみや捻じれが
あったとしても,少なくもCCDカメラ5が対角コーナー
を取り込む位置にX−Yテーブル3を移動することは可
能である。
Next, the XY table 3 is moved so that a diagonal corner on one diagonal of the chip 2 to be determined comes below the CCD camera 5. Since the dimensions of the chip 2 to be determined are known in advance, even if the full-cut wafer 1 has a slight bending or twist, the XY table 3 is moved to a position where the CCD camera 5 takes in the diagonal corner at least. It is possible to do.

次に,CCDカメラ5により対角コーナーを撮像する。第
5図(c)はCCDカメラ5に取り込まれる対角コーナー
の画像を示す。
Next, the diagonal corner is imaged by the CCD camera 5. FIG. 5C shows an image of a diagonal corner captured by the CCD camera 5.

その画像は画素に分解されて各画素に対応する電気信
号が画像処理部6に送られる。画像処理部6に予め画像
を白と黒に2値化するための信号レベルを設定してお
き,そのレベルより大きい信号が来た時は白,そのレベ
ルより小さい信号が来た時は黒と判定して画像を白黒2
値化する。
The image is decomposed into pixels, and an electric signal corresponding to each pixel is sent to the image processing unit 6. A signal level for binarizing an image into white and black is set in the image processing unit 6 in advance, and when a signal higher than that level comes, white, and when a signal lower than that level comes, black is set. Judge and change the image to black and white 2
Value.

次に,X方向にある画素の系列を走査し,白から黒或い
は黒から白に反転する境界を被判定チップ2の右端とし
て認識する。
Next, a series of pixels in the X direction is scanned, and a boundary where white is inverted to black or black to white is recognized as the right end of the chip 2 to be determined.

次に,Y方向にある画素の系列を走査し,白から黒或い
は黒から白に反転する境界を被判定チップ2の下端とし
て認識する。
Next, a series of pixels in the Y direction is scanned, and a boundary where white is inverted to black or black to white is recognized as a lower end of the chip 2 to be determined.

次に,右端をY方向に延長した線と下端をX方向に延
長した線の交点として対角コーナー端の位置を認識す
る。
Next, the position of the diagonal corner end is recognized as the intersection of the line extending the right end in the Y direction and the line extending the lower end in the X direction.

次に,対角コーナー端の位置と先に求めておいた1コ
ーナー端の位置及び1コーナーから対角コーナーへのX
−Yテーブル3の移動量から,1コーナー端と対角コーナ
ー端を結ぶ線上の中心点を演算処理部61で算出し,そこ
をチップの中心と定める。
Next, the position of the diagonal corner end, the position of the one corner end determined previously, and the X from the one corner to the diagonal corner
Based on the amount of movement of the Y table 3, the arithmetic processing unit 61 calculates a center point on a line connecting the one corner end and the diagonal corner end, and defines that as the center of the chip.

次に,チップの中心がレンズ51の真下にくるようにX
−Yテーブル3を移動する。そして,チップの中心を含
む領域を撮像する。
Next, X is set so that the center of the chip is just below the lens 51.
-Move the Y table 3. Then, an area including the center of the chip is imaged.

第5図(d)はチップ中心の画像を示す。 FIG. 5 (d) shows an image at the center of the chip.

画像は画素に分解されて各画素に対応する電気信号が
画像処理部6に送られる。画像処理部6に予め画像を白
と黒に2値化するための信号レベルを設定しておき,そ
のレベルより大きい信号が来た時は白,そのレベルより
小さい信号が来た時は黒と判定して画像を白黒2値化す
る。そして,チップ中心の位置に黒があるか白があるか
をマーク検出部62により検出判定する。黒があれば不良
マーク有りと判定し,白があれば不良マーク無しと判定
する。
The image is decomposed into pixels, and an electric signal corresponding to each pixel is sent to the image processing unit 6. A signal level for binarizing an image into white and black is set in the image processing unit 6 in advance, and when a signal higher than that level comes, white, and when a signal lower than that level comes, black is set. Judgment is performed to binarize the image into black and white. Then, the mark detection unit 62 detects and determines whether there is black or white at the position of the chip center. If there is black, it is determined that there is a defective mark, and if there is white, it is determined that there is no defective mark.

〔発明の効果〕〔The invention's effect〕

以上説明した様に,本発明によれば,チップ上に白黒
のパターンがノイズとして存在し不良マークの認識が困
難な被判定チップ,及び1チップを画面に一度に取り込
むとスクライブラインが細く,かつ不良マークが画面上
小さくなって不良マークの有無の判定が困難になる被判
定チップにおいても,不良マークの有無の判定を確実に
行うことができる。
As described above, according to the present invention, a scribe line becomes thinner when a black and white pattern is present as noise on a chip and it is difficult to recognize a defective mark, and when one chip is taken into the screen at a time, The determination of the presence or absence of a defective mark can be reliably performed even for a chip to be determined in which the determination of the presence or absence of the defective mark becomes difficult due to the small size of the defective mark on the screen.

それゆえ,フルカットウエハから不良マークの打たれ
ていない良品チップを選択して,そのチップをリードフ
レームにダイボンディングするに際し、確実に良品チッ
プを選択して,そのチップをリードフレームにダイボン
ディングすることができる。
Therefore, when a good chip without a defective mark is selected from the full-cut wafer and the chip is die-bonded to the lead frame, the good chip is surely selected and the chip is die-bonded to the lead frame. be able to.

【図面の簡単な説明】[Brief description of the drawings]

第1図乃至第3図は実施例Iを説明するための図で, 第1図は不良マーク認識装置Iの模式図, 第2図は不良マーク有無の判定手順I, 第3図(a)及び(b)はチップの画像, 第4図及び第5図は実施例IIを説明するための図で, 第4図は不良マーク有無の判定手順II, 第5図(a)乃至(d)はチップの画像, 第6図は不良マーク認識装置IIの模式図, 第7図は不良マークの入ったフルカットウエハ, 第8図はCCDカメラに取り込まれるチップの画像, 第9図はダイボンダの模式図, 第10図(a)及び(b)は不良マークの認識困難なチッ
プの例 である。図において, 1はフルカットウエハ, 2はチップであって被判定チップ, 21は不良マーク, 3はテーブルであってX−Yテーブル, 31はX−Yテーブル(固定部), 32は台, 33は載置部, 41は上部光源, 42は下部光源, 5はカメラであってCCDカメラ, 51はレンズ, 6は画像処理部, 61は演算処理部, 62はマーク検出部, 7はX−Yテーブル駆動部, 8は制御部, 9はチップ搬送アーム, 91はリードフレームの供給部, 92はリードフレームの収納部, 93はリードフレーム, 94は接着材の供給部, 95はボンディングアーム 95は中間テーブル, 97はウエハ供給部, 98はリードフレーム搬送部 を表す。
1 to 3 are views for explaining the embodiment I, FIG. 1 is a schematic diagram of a defective mark recognition device I, FIG. 2 is a procedure I for determining the presence or absence of a defective mark, FIG. 4 (b) are images of the chip, FIGS. 4 and 5 are diagrams for explaining the embodiment II, FIG. 4 is a procedure II for judging the presence or absence of a defective mark, and FIGS. 5 (a) to 5 (d). Is an image of a chip, FIG. 6 is a schematic diagram of a defect mark recognition device II, FIG. 7 is a full cut wafer having a defect mark, FIG. 8 is an image of a chip taken into a CCD camera, and FIG. FIGS. 10 (a) and 10 (b) are schematic diagrams showing an example of a chip in which a defective mark is difficult to recognize. In the drawing, 1 is a full-cut wafer, 2 is a chip, which is a chip to be determined, 21 is a defective mark, 3 is a table, an XY table, 31 is an XY table (fixed part), 32 is a table, 33 is a mounting section, 41 is an upper light source, 42 is a lower light source, 5 is a camera, a CCD camera, 51 is a lens, 6 is an image processing section, 61 is an arithmetic processing section, 62 is a mark detection section, and 7 is X. -Y table drive unit, 8 is a control unit, 9 is a chip transfer arm, 91 is a lead frame supply unit, 92 is a lead frame storage unit, 93 is a lead frame, 94 is an adhesive supply unit, and 95 is a bonding arm. Reference numeral 95 denotes an intermediate table, 97 denotes a wafer supply unit, and 98 denotes a lead frame transfer unit.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】チップ上面の中心部に不良マーク(21)の
ある不良チップを含み,スクライブラインで隔てられた
複数のチップを含むフルカットウエハ(1)を,光が透
過する載置部(33)に載せ,該載置部(33)の下方に設
けた下部光源(42)により照明し,該載置部(33)の上
方に設けたカメラ(5)により該フルカットウエハ
(1)の少なくとも被判定チップ(2)を含む領域の画
像を取り込み,その画像を画像処理部(6)で2値化
し,該被判定チップ(2)の外形端の位置データを得る
工程と, 該被判定チップ(2)の外形端の位置データから,演算
処理部(61)により該被判定チップ(2)の中心部の位
置データを算出する工程と, 該載置部(33)の上方に設けた上部光源(41)により照
明し,該被判定チップ(2)の画像を該カメラ(5)に
より取り込み,その画像を該画像処理部(6)で2値化
して検出用データを得る工程と, 該検出用データより前記算出したチップの中心部の位置
データにおける不良マーク有無をマーク検出部(62)で
検出判定する工程と を含むことを特徴とする半導体装置の製造方法。
1. A mounting portion (1) including a defective chip having a defective mark (21) at the center of the upper surface of the chip, and a full cut wafer (1) including a plurality of chips separated by scribe lines. 33), illuminated by a lower light source (42) provided below the mounting portion (33), and the camera (5) provided above the mounting portion (33). Capturing an image of a region including at least the chip to be determined (2), binarizing the image by an image processing unit (6), and obtaining position data of the outer edge of the chip to be determined (2); A step of calculating position data of a central portion of the chip to be determined (2) from a position data of an outer edge of the determination chip (2) by an arithmetic processing section (61); Illuminated by the upper light source (41), and the image of the chip (2) is determined by the camera. 5) obtaining the detection data by binarizing the image by the image processing unit (6), and detecting the presence or absence of a defective mark in the position data of the center of the chip calculated from the detection data. And a step of detecting and determining in the section (62).
【請求項2】チップ上面の中心部に不良マーク(21)の
ある不良チップを含み,スクライブラインで隔てられた
複数のチップを含むフルカットウエハ(1)をテーブル
(3)に載せ,該テーブル(3)の上方に設けた上部光
源(41)により照明し,被判定チップ(2)の1コーナ
ー部分の画像を該テーブル(3)の上方に設けたカメラ
(5)により取り込み,その画像を画像処理部(6)に
より2値化し,該1コーナー端の位置データを得る工程
と, 該テーブル(3)を該カメラ(5)に対して相対的に移
動して該1コーナー端の対角にある対角コーナー部分を
含む画像を該カメラ(5)に取り込み,その画像を該画
像処理部(6)により2値化し,該対角コーナー端の位
置データを得る工程と, 該1コーナー端の位置データと該対角コーナー端の位置
データを結ぶ線分の中心を演算処理部(61)により算出
してそこを該被判定チップ(2)の中心部の位置データ
と定める工程と, 該テーブル(3)と該カメラ(5)に対して相対的に移
動して該被判定チップ(2)の中心部の位置データの部
分の画像を該カメラ(5)に取り込み,その画像を該画
像処理部(6)により2値化し,該被判定チップ(2)
の中心部の位置データにおける不良マーク有無をマーク
検出部(62)で検出判定する工程と を含むことを特徴とする半導体装置の製造方法。
2. A full cut wafer (1) including a defective chip having a defective mark (21) at the center of the upper surface of the chip and including a plurality of chips separated by a scribe line is placed on a table (3). Illuminated by an upper light source (41) provided above (3), an image of one corner of the chip to be determined (2) is captured by a camera (5) provided above the table (3), and the image is taken. A step of obtaining the position data of the one corner end by binarizing by the image processing unit (6); and moving the table (3) relative to the camera (5) to diagonally diagonally form the one corner end. Capturing the image including the diagonal corner portion into the camera (5), binarizing the image by the image processing unit (6), and obtaining position data of the diagonal corner end, Position data and the diagonal corner A step of calculating the center of a line segment connecting the end position data by the arithmetic processing unit (61) and defining the center as the position data of the center of the chip to be determined (2); The image of the position data portion at the center of the chip to be determined (2) is taken into the camera (5) by moving relative to 5), and the image is binarized by the image processing unit (6). And the chip to be determined (2)
Detecting and determining the presence or absence of a defective mark in the position data at the center of the semiconductor device by the mark detection unit (62).
JP1173212A 1989-07-05 1989-07-05 Method for manufacturing semiconductor device Expired - Fee Related JP2658405B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1173212A JP2658405B2 (en) 1989-07-05 1989-07-05 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1173212A JP2658405B2 (en) 1989-07-05 1989-07-05 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH0338047A JPH0338047A (en) 1991-02-19
JP2658405B2 true JP2658405B2 (en) 1997-09-30

Family

ID=15956202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1173212A Expired - Fee Related JP2658405B2 (en) 1989-07-05 1989-07-05 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2658405B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013094070A1 (en) * 2011-12-22 2013-06-27 パイオニア株式会社 Semiconductor manufacturing apparatus and push-up apparatus for semiconductor manufacturing apparatus

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4979989B2 (en) * 2006-06-07 2012-07-18 芝浦メカトロニクス株式会社 Chip mounting apparatus and mounting method
CN108760753B (en) * 2018-05-31 2023-12-12 永捷电子(始兴)有限公司 Mark point detection device and detection method thereof
CN114823408B (en) * 2022-05-05 2023-10-24 无锡美科微电子技术有限公司 Wafer detection system and wafer detection method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013094070A1 (en) * 2011-12-22 2013-06-27 パイオニア株式会社 Semiconductor manufacturing apparatus and push-up apparatus for semiconductor manufacturing apparatus

Also Published As

Publication number Publication date
JPH0338047A (en) 1991-02-19

Similar Documents

Publication Publication Date Title
JP3051279B2 (en) Bump appearance inspection method and bump appearance inspection device
JP4946668B2 (en) Substrate position detection device and substrate position detection method
JPH07260701A (en) Recognition method of area of inspection
KR102641333B1 (en) Die bonding apparatus and manufacturing method of semiconductor device
US5347362A (en) Bonding wire inspection method
JPH0797022B2 (en) Shape measuring device, shape measuring method, and calibration method of shape measuring device
JPWO2003044507A1 (en) Inspection method and apparatus for brittle material substrate end face
JP4403777B2 (en) Wiring pattern inspection apparatus and method
JP2658405B2 (en) Method for manufacturing semiconductor device
JP2002107126A (en) Apparatus and method for inspecting substrate
JP2000009447A (en) Apparatus and method for detecting fault of tape carrier
JPH10132754A (en) Device for inspecting appearance of lead frame
JP3402994B2 (en) Solder paste quality judgment method
JP2002110745A (en) Component recognition control method and component recognition control apparatus
KR200336984Y1 (en) A device for inspecting surface and shape of an object of examination
JP2867247B2 (en) Upper edge detection method of transparent or translucent wrap film
JP2001084379A (en) Method and device for inspecting pattern
JPH04355312A (en) Soldering inspection device with lead tip inspection function
JP2000258353A (en) Defect inspection method and device
JPH05108799A (en) Wiring pattern inspection device
JP3827895B2 (en) Inspection method of second bonding point in wire bonding
JP2001183119A (en) Pattern inspecting device
JPS6161255B2 (en)
JPH11285910A (en) Inspection device for edge shape of drill
KR20050015784A (en) A device for inspecting surface and shape of an object of examination

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees