JPH0335828B2 - - Google Patents

Info

Publication number
JPH0335828B2
JPH0335828B2 JP56117260A JP11726081A JPH0335828B2 JP H0335828 B2 JPH0335828 B2 JP H0335828B2 JP 56117260 A JP56117260 A JP 56117260A JP 11726081 A JP11726081 A JP 11726081A JP H0335828 B2 JPH0335828 B2 JP H0335828B2
Authority
JP
Japan
Prior art keywords
wafer
card
die
defective
mounting table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56117260A
Other languages
Japanese (ja)
Other versions
JPS5818933A (en
Inventor
Akihiro Nishimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinkawa Ltd
Original Assignee
Shinkawa Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinkawa Ltd filed Critical Shinkawa Ltd
Priority to JP56117260A priority Critical patent/JPS5818933A/en
Publication of JPS5818933A publication Critical patent/JPS5818933A/en
Publication of JPH0335828B2 publication Critical patent/JPH0335828B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 本発明は半導体部品のダイをキヤリアテープに
設けられたインナーリードにボンデイングするイ
ンナーリードボンデイング装置、特にダイの不良
又は良品の検出装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an inner lead bonding apparatus for bonding a die of a semiconductor component to an inner lead provided on a carrier tape, and particularly to an apparatus for detecting defective or non-defective die.

一般に、半導体部品の製作においては、ウエフ
ア基板にウエフアを貼付け、縦横に複数本直接ス
ライシングして多数のダイを形成し、又はウエフ
アシート上にウエフアを貼付け、縦横に分割して
多数のダイを形成し、このウエフアをプローブ検
査する。このプローブ検査工程では、割れ、欠け
等の不良ダイに対してインクドツト等の不良マー
クを付ける。このように不良マークが付けられた
ウエフアをインナーリードボンデイング装置のウ
エフア載置台に取付け、このウエフア載置台の上
方に配設されたITVカメラでパターン認識等に
よつて不良マークの付された不良ダイを検出し、
良品のダイを選択してキヤリアテープのインナー
リードに良品ダイをボンデイングする。
Generally, in the production of semiconductor components, a wafer is attached to a wafer substrate and multiple dies are directly sliced vertically and horizontally to form a large number of dies, or a wafer is attached to a wafer sheet and divided vertically and horizontally to form a large number of dies. , probe this wafer. In this probe inspection process, defective marks such as ink dots are placed on defective dies such as cracks and chips. The wafer with defective marks is attached to the wafer mounting table of the inner lead bonding machine, and the defective dies marked with defective marks are detected by pattern recognition using an ITV camera installed above the wafer mounting table. detect,
Select a good die and bond it to the inner lead of the carrier tape.

しかしながら、ウエフア基板として例えば鏡面
仕上げされたステンレス材等を、またウエフアシ
ートに例えばシリコン材等を使用すると、ウエフ
アの外周部分は光の反射の度合が大きくなるの
で、正確な検出ができないことが多い。またダイ
製作の都合上、例えばウエフアを製作した後にウ
エフア上にバンプ形成を行う時などのように不良
マークを付けられないものは、不良ダイの検出が
できないという欠点を有する。またパターン認識
によるマーク検出方法であるので、検出時間が1
個のダイに対して少なくとも数msec必要である。
即ち、ウエフアは約500〜600のダイを有するの
で、トータル検出時間は非常に大きくなる。
However, when a mirror-finished stainless steel material or the like is used as the wafer substrate, or a silicone material is used as the wafer sheet, the degree of light reflection increases at the outer periphery of the wafer, so accurate detection is often not possible. Furthermore, due to the die manufacturing process, for example, when a wafer is manufactured and bumps are formed on the wafer, it is not possible to mark a defective die, which has the disadvantage that a defective die cannot be detected. Also, since the mark detection method uses pattern recognition, the detection time is 1
At least several milliseconds are required for each die.
That is, since the wafer has approximately 500-600 dies, the total detection time becomes very large.

本発明は上記従来技術の欠点を除去したインナ
ーリードボンデイング装置を提供することを目的
とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide an inner lead bonding device that eliminates the drawbacks of the prior art described above.

以下、本発明を図示の実施例により説明する。 Hereinafter, the present invention will be explained with reference to illustrated embodiments.

第1図は本発明になるインナーリードボンデイ
ング装置の一実施例を示す正面図である。インナ
ーリード(図示せず)が等間隔に設けられたキヤ
リアテープ1は、供給リール(図示せず)よりウ
エフア載置台2の上方に設けられたテープガイド
板3及びこのテープガイド板3の両側に設けられ
たテープガイドローラ4,5に案内されて順次間
欠的にピツチ送りされ、図示しないツールにより
ボンデイングされる。そして、ボンデイング終了
後、巻取りリール(図示せず)に巻取られる。
FIG. 1 is a front view showing an embodiment of an inner lead bonding apparatus according to the present invention. A carrier tape 1 with inner leads (not shown) provided at equal intervals is connected to a tape guide plate 3 provided above a wafer mounting table 2 from a supply reel (not shown) and to both sides of this tape guide plate 3. The tape is guided by provided tape guide rollers 4 and 5 and is successively and intermittently fed in pitches, and bonded by a tool (not shown). After the bonding is completed, the film is wound onto a take-up reel (not shown).

ウエフア載置台2上には、第2図に示すように
ウエフア基板6のウエフア7を貼付け、縦横に複
数本直接スライシングして分割した多数のダイ8
又はウエフアシート(図示せず)にウエフア7を
貼付け、縦横に分割した多数のダイ8が載置され
ている。これらのダイ8は、外周部分の欠け8
a、割れ8b、ウエフアプローブ検査の結果、不
良となつたダイ8cを他の良品ダイ8dとに分け
られる。
As shown in FIG. 2, the wafers 7 of the wafer substrate 6 are pasted on the wafer mounting table 2, and a large number of dice 8 are separated by direct slicing in the vertical and horizontal directions.
Alternatively, a wafer 7 is attached to a wafer sheet (not shown), and a large number of dies 8 divided vertically and horizontally are placed thereon. These dies 8 have a chip 8 on the outer periphery.
As a result of the crack 8b and wafer probe inspection, the defective die 8c is separated from the other good die 8d.

またウエフア載置台2はX方向駆動用モータ9
及びY方向駆動用モータ10によつてXY方向に
移動させられるXYテーブル11の上面に固定さ
れている。XYテーブル11にはカード載置台1
2が固定されており、このカード載置台12にカ
ード13が載置されている。またカード13を挟
む形ちで透光器14と受光器15がXYテーブル
11の動作に支障のない位置で装置固定部に固定
されている。前記カード13には、第3図に示す
ように第2図に示す不良ダイ8a,8b,8cに
対応した位置に、カード13が不透明な場合はパ
ンチ孔のマーク13aが付けられ、カード13が
透明な場合はインク等によるマーク13aが付け
られている。
In addition, the wafer mounting table 2 is driven by a motor 9 for driving in the X direction.
and is fixed to the upper surface of an XY table 11 that is moved in the XY directions by a Y direction drive motor 10. XY table 11 has card placement stand 1
2 is fixed, and a card 13 is placed on this card mounting stand 12. Further, a translucent device 14 and a light receiver 15 are fixed to the device fixing portion with the card 13 sandwiched therebetween at a position that does not interfere with the operation of the XY table 11. As shown in FIG. 3, if the card 13 is opaque, punch hole marks 13a are attached to the card 13 at positions corresponding to the defective dies 8a, 8b, and 8c shown in FIG. If it is transparent, a mark 13a made of ink or the like is attached.

次にかかる構成によりなるインナーリードボン
デイング装置の作用について説明する。まず、ウ
エフアプローチ検査工程で第2図に示す不良ダイ
8a,8b,8cに対し不良マークを付けるが、
この不良ダイ8a,8b,8cに対して不良マー
クを付ける信号をパラレルにカード13がセツト
されたカードパンチ装置(図示せず)に送ること
により、ウエフアプローブ検査の終了と同時にウ
エフア7の不良ダイ8a,8b,8cに対応した
部分に第3図に示すようにマーク13aが付けら
れたカード13又はテープができる。この場合、
ダイ8に不良マークを付けることができないもの
は、カード13のみにマーク13aを付けるよう
にしてもよい。
Next, the operation of the inner lead bonding apparatus having such a configuration will be explained. First, in the wafer approach inspection process, defect marks are placed on the defective dies 8a, 8b, and 8c shown in FIG.
By sending a signal to mark the defective dies 8a, 8b, and 8c as defective in parallel to a card punching device (not shown) in which the card 13 is set, defective dies on the wafer 7 can be detected at the same time as the wafer probe inspection is completed. A card 13 or tape is produced with marks 13a attached to the portions corresponding to the dies 8a, 8b, and 8c as shown in FIG. in this case,
If a defective mark cannot be placed on the die 8, the mark 13a may be placed only on the card 13.

次にウエフアプローブ検査が終了したウエフア
7が取付けられたウエフア基板6をウエフア載置
台2上に載置する。またマーク13aが付けられ
たカード13をカード載置台12に取付ける。こ
こで、ボンデイング位置にあるダイ8対応したカ
ード13の部分が投光器14と受光器15の間に
位置するようにカード13又は投光器14、受光
器15を調整する。
Next, the wafer substrate 6 to which the wafer 7 that has undergone the wafer probe inspection is attached is placed on the wafer mounting table 2. Further, the card 13 with the mark 13a attached is attached to the card mounting table 12. Here, the card 13 or the light projector 14 and the light receiver 15 are adjusted so that the portion of the card 13 corresponding to the die 8 at the bonding position is located between the light projector 14 and the light receiver 15.

この状態で装置を始動すると、ダイ8がキヤリ
アテープ1のインナーリードに図示しないツール
でボンデイングされる毎にX方向駆動用モータ9
及びY方向駆動用モータ10によりXYテーブル
11がピツチ送りされると。ウエフア基板6及び
カード13は共に同じ方向に移動し、常にボンデ
イング位置に位置するダイ8対応したカード13
の部分の投光器14と受光器15の間に送られ
る。そこで、検出位置にマーク13aが付けられ
ていないカード13の部分13bがくると、受光
器15はOFF状態になり、ウエフア基板6上の
ボンデイング位置におけるダイ8は良品8dであ
ることが制御部(図示せず)に読み込まれる。こ
の良品であるとの信号によりボンデイングが行わ
れる。また検出位置にマーク13aの付された部
分が移動してくると、今度は受光器15がON状
態になり、ボンデイング位置におけるダイ8は不
良ダイ8a,8b,8cであることが読み込まれ
る。この信号により、XYテーブル11にスキツ
プ指令を出し、不良ダイをボンデイング位置から
スキツプさせる。
When the apparatus is started in this state, each time the die 8 is bonded to the inner lead of the carrier tape 1 with a tool (not shown), the X-direction drive motor 9
And when the XY table 11 is pitch-fed by the Y-direction drive motor 10. Both the wafer substrate 6 and the card 13 move in the same direction, and the card 13 corresponding to the die 8 is always located at the bonding position.
The light is sent between the light emitter 14 and the light receiver 15 at the portion shown in FIG. Therefore, when the portion 13b of the card 13 that is not marked with the mark 13a comes to the detection position, the light receiver 15 is turned off, and the control unit ( (not shown). Bonding is performed based on this signal indicating that the product is good. When the portion marked with the mark 13a moves to the detection position, the light receiver 15 is turned on, and it is read that the dies 8 at the bonding position are defective dies 8a, 8b, and 8c. This signal issues a skip command to the XY table 11, causing the defective die to be skipped from the bonding position.

このように、カード13を用いて不良ダイ8
a,8b,8cを検出するので、ウエフア基板6
又はウエフアシート及びウエフア7材質に係わら
ず不良ダイ8a,8b,8cを検出できる。また
ダイ8の製作の都合上、不良マークを付けられな
い場合も不良ダイ8a,8b,8cを検出するこ
とができる。また投光器14と受光器15とで検
出できるので、投受光器の光信号の伝達時間は数
nsec〜数十nsecで検出動作が終了し、検出時間が
非常に早い。即ち、トータル検出時間は著しく短
縮させる。
In this way, using the card 13, the defective die 8
a, 8b, 8c, the wafer substrate 6
Alternatively, defective dies 8a, 8b, and 8c can be detected regardless of the materials of the wafer sheet and wafer 7. Furthermore, even when it is not possible to attach a defective mark due to the manufacturing process of the die 8, the defective dies 8a, 8b, and 8c can be detected. In addition, since detection can be performed by the emitter 14 and the receiver 15, the transmission time of the optical signal from the emitter and receiver is several seconds.
The detection operation is completed in nanoseconds to several tens of nanoseconds, and the detection time is extremely fast. That is, the total detection time is significantly shortened.

なお、上記実施例においては、不良ダイ8a,
8b,8cに対応したカード13の部分にマーク
13aを付けたが、良品ダイ8dに対応したカー
ド13の部分にマークを付けてもよい。この場合
は投光器14、受光器15で出力された信号を制
御部で処理する時に、入力された信号のレベルを
反転させて読むようにすればよい。またカード載
置台12はウエフア載置台2に固定してもよい。
In addition, in the above embodiment, the defective die 8a,
Although the mark 13a is attached to the part of the card 13 corresponding to the die 8b and 8c, the mark may be attached to the part of the card 13 corresponding to the good die 8d. In this case, when the control unit processes the signals output from the light emitter 14 and the light receiver 15, the level of the input signal may be inverted and read. Further, the card mounting table 12 may be fixed to the wafer mounting table 2.

以上の説明から明らかな如く、本発明になるイ
ンナーリードボンデイング装置によれば、ウエフ
ア基板又はウエフアシート及びウエフアの材質並
びにウエフア製作都合上に係わらず全て不良ダイ
又は良品ダイを非常に短時間に検出できる。
As is clear from the above description, according to the inner lead bonding apparatus of the present invention, all defective dies or non-defective dies can be detected in a very short time regardless of the wafer substrate, wafer sheet, wafer material, or wafer manufacturing circumstances. .

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明になるインナーリードボンデイ
ング装置の一実施例を示す正面図、第2図はウエ
フア基板に設けられたダイの平面図、第3図はカ
ードの平面図である。 2……ウエフア載置台、7……ウエフア、8…
…ダイ、8a,8b,8c……不良ダイ、8d…
…良品ダイ、11……XYテーブル、12…カー
ド載置台、13……カード、13a……マーク、
14……投光器、15……受光器。
FIG. 1 is a front view showing an embodiment of the inner lead bonding apparatus according to the present invention, FIG. 2 is a plan view of a die provided on a wafer substrate, and FIG. 3 is a plan view of a card. 2...Wafer mounting table, 7...Wafer, 8...
...Die, 8a, 8b, 8c...Defective die, 8d...
...Good die, 11...XY table, 12...Card mounting stand, 13...Card, 13a...Mark,
14... Emitter, 15... Light receiver.

Claims (1)

【特許請求の範囲】[Claims] 1 縦横に複数に分割されて多数のダイが形成さ
れたウエフアを取付けるウエフア載置台と、この
ウエフア載置台が固定されXY方向にピツチ移動
するXYテーブルとを有するインナーリードボン
デイング装置において、前記ウエフアの不良ダイ
又は良品ダイに対応する部分にマークが付された
カードと、前記ウエフア載置台と共に移動するよ
うに前記XYテーブル又は前記ウエフア載置台等
に固定され前記カードを取付けるカード載置台
と、ボンデイング位置にあるダイに対応した前記
カードの部分のマークを検出するように装置固定
部に取付けられた検出手段とからなるインナーリ
ードボンデイング装置。
1. In an inner lead bonding apparatus having a wafer mounting table on which a wafer which is divided vertically and horizontally to form a large number of dies is mounted, and an XY table to which the wafer mounting table is fixed and moves in pitch in the XY direction, A card with a mark attached to a portion corresponding to a defective die or a good die, a card mounting table fixed to the XY table or the wafer mounting table or the like so as to move together with the wafer mounting table and to which the card is attached, and a bonding position. an inner lead bonding device comprising: a detection means attached to a device fixing part so as to detect a mark on a portion of the card corresponding to a die located on the device.
JP56117260A 1981-07-27 1981-07-27 Apparatus for inner lead bonding Granted JPS5818933A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56117260A JPS5818933A (en) 1981-07-27 1981-07-27 Apparatus for inner lead bonding

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56117260A JPS5818933A (en) 1981-07-27 1981-07-27 Apparatus for inner lead bonding

Publications (2)

Publication Number Publication Date
JPS5818933A JPS5818933A (en) 1983-02-03
JPH0335828B2 true JPH0335828B2 (en) 1991-05-29

Family

ID=14707352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56117260A Granted JPS5818933A (en) 1981-07-27 1981-07-27 Apparatus for inner lead bonding

Country Status (1)

Country Link
JP (1) JPS5818933A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52137983A (en) * 1976-05-14 1977-11-17 Shinkawa Seisakusho Kk Mounting method of semiconductor tip by tapeecarrier system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52137983A (en) * 1976-05-14 1977-11-17 Shinkawa Seisakusho Kk Mounting method of semiconductor tip by tapeecarrier system

Also Published As

Publication number Publication date
JPS5818933A (en) 1983-02-03

Similar Documents

Publication Publication Date Title
US6428641B1 (en) Method for laminating circuit pattern tape on semiconductor wafer
CN114649241A (en) Grain sorting device
JP2007329266A (en) Chip mounting device and chip mounting method
JPH0335828B2 (en)
JPH09167824A (en) Taping method and device of lead frame
JP4173890B2 (en) Film carrier tape, method for manufacturing film carrier tape, film carrier tape having IC module mounted thereon, and method for manufacturing film carrier tape having IC module mounted thereon
JPH07221414A (en) Semiconductor circuit board
JPS6227735B2 (en)
JP2633631B2 (en) Electronic component mounting equipment
KR0124552Y1 (en) Wafer ring tester
JPH06161372A (en) Display panel inspecting device
JPS5944778B2 (en) Semiconductor pellet appearance inspection method
JPH0582739B2 (en)
JPH0582741B2 (en)
JP2005277368A (en) Mounting apparatus for ic chip
JP3300264B2 (en) Semiconductor chip recognition method
JPH06177182A (en) Die bonding device and die bonding method using the device
JP2003086612A (en) Die bonding method
JPH0416436Y2 (en)
KR940007536B1 (en) Bump attachment method
JP2701174B2 (en) Bumping method
JPS62204542A (en) Method and apparatus for dividing wafer
JPS61214528A (en) Electronic device and manufacturing equipment thereof
JP4477972B2 (en) Semiconductor chip mounting apparatus and mounting method
KR20030070552A (en) Method and apparatus for processing an array of components