JPH0335589A - 電子部品搭載用基板におけるオーバーレイめっきの形成方法 - Google Patents

電子部品搭載用基板におけるオーバーレイめっきの形成方法

Info

Publication number
JPH0335589A
JPH0335589A JP17064589A JP17064589A JPH0335589A JP H0335589 A JPH0335589 A JP H0335589A JP 17064589 A JP17064589 A JP 17064589A JP 17064589 A JP17064589 A JP 17064589A JP H0335589 A JPH0335589 A JP H0335589A
Authority
JP
Japan
Prior art keywords
plating
lead frame
insulating base
conductor circuit
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17064589A
Other languages
English (en)
Other versions
JP2717200B2 (ja
Inventor
Hirotaka Naito
内藤 宏孝
Atsushi Hiroi
廣井 厚
Takeshi Takeyama
武山 武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP17064589A priority Critical patent/JP2717200B2/ja
Publication of JPH0335589A publication Critical patent/JPH0335589A/ja
Application granted granted Critical
Publication of JP2717200B2 publication Critical patent/JP2717200B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、it子部品#&藏用基板におけるオーバーレ
イめっきの形成方法に関するものである。
(従来の技術) 電子部品搭載用基板は、その絶縁層上等に導体回路、接
続端子等を形成するとともに、必要に応じてこれらの導
体回路等を、他の層に位置する他の導体回路に接続する
ためのスルーホールを形成して、これらの導体回路等と
した電子部品とをボンディングワイヤによって電気的接
続が行なわれるものである。また、このようにして実装
された電子部品は、他のプリント配線板や外部の電極等
に電気的に接続する必要があるものであり、そのために
絶縁層上の導体回路等に電気的に接続されて当該基板か
ら一部が外部に突出するリードフレームが用いられてい
る。
ところで、このような電子部品搭載用基板においては、
前述したボンディングワイヤの電気的接続を確実にする
ために、また各端子を外部接続端子とする場合に良好な
導電性等をもたせるために、必要箇所に貴金属をも材料
としたオーバーレイめっきを施す必要がある。このオー
バーレイめっきは、絶縁層上の導体回路等が形成された
後に行なうのが一般的であり、従来は例えば特公昭63
−18355号公報に示されているような方法によって
行なわれていたのである。
すなわち、この特公t@63−18355号公報にて提
案されている「印綱配線板の製造方法」は、 第81−
!1を′#照して説明すると、次の通りである。
「絶縁基板りに配線パターンと前記配線パターン同士を
接続及び外部に141A的に導出接続するリート・パタ
ーンとを設ける工程と、前記配線パターンを含む所望部
分に選択的に耐めっき性を右する第1の絶縁被膜を付着
させる工程(第8図の(1))と、前記リード・パター
ンを含む余白部分に選択的に耐めっき性を有する剥離可
能な第2の皮膜を付着させる工程(:JSa図の(2)
〉と、前記所望配線パターンに選択的にオーバーレイめ
っきを施す工程(yglJの(3))と、前記第1の皮
膜を残して前記第2の皮膜のみを除去する工程(第8図
の(5))と、前記第1の皮膜と前記オーバーレイめっ
きとをエッチンクマスクとして前記リード・パターンを
エツチング除去する工程(第8図の(5))とを有する
ことを特徴とする印綱配線板の製造方法」かその要旨で
ある。
ところで、この従来技術によれば、第8図の(5)にお
いて示したように、複数の配線パターンと、これら同士
を接続するリートパターンとは電気的に独立させなけれ
ばならないものてありこの−[程を省略すると電気的に
拙化した複数の配線パターンを構成できないものである
。しかも、この配線パターン同上を接続しているり−I
・パターンが絶縁層から露出した状態で貴金属を使用し
たオーバーレイめっきを行なうと、i!金金属り一トパ
ターンにもめっきしてしまうことになっ°C1このリー
トパターンに施されたオーバーレイめっきは、リードパ
ターンそのものを他に実際に使用するものとして利用し
ない限り無駄なものとなることは避けられない。
特に、m述した特公昭63−18355号公報に示され
ている方法によれば、このリードパターンと複数の配線
パターンとの切り離しをエツチングにより行なうように
しているから、そのための「程が必要となり、全体とし
てこの種の電子部品搭載用基板を製造する上で、上程か
:Ia雑化しているのである。
そこで、発明者等は、電子部品搭載用基板として必須の
オーバーレイめっきを施すにあたって。
これを効率良く行なうには如何にしたらよいかについて
研究を毛ねてきた結果、リードフレームを上手に利用す
ることが良い結果を生むことを新規に知見し本発明を完
成したのである。
(発明か解決しようとする課題) 本発明は、以Eのような経緯に基づいてなされたもので
、その解決しようとする。!!題は、電子部品搭載用基
板におけるオーバーレイめっきを施す際の工程の簡略化
である。
そして1本発明の目的とするところは、工程を簡略化す
ることかできて貴金属によるめっき量を少なくすること
のできるオーバーレイめっきの形成方法を提供すること
にある。
(課題を解決するためのf−段及び作用)以上の!!題
を解決するために1本発明の採った手段は、実施例にお
いて使用する符号を付して説明すると、 「絶縁木材(+2)間に挟み込んだリードフレーム(1
1)の内端部(11a)と絶縁基材(+2)lの4体回
路(13)とを、この導体回路(tコ)とリードフレー
ム(11)とを4通して形成したスルーホール(I4)
によって電気的に接続した電子部品搭載用基板(lO)
において、導体回路(13)に次の各丁程を峰てオーバ
ーレイめっき(16)を形成する方法。
イ)、絶縁基材(12)間に挟み込んだり−トフレーム
(11)の内端部(lla)と絶縁基材(12)J−の
導体回路(13)とを、この導体回路(13)とリード
フレーム(11)とを貫通して形成したスルーホール(
14)によって電気的に接続する工程:口)、絶縁基材
(12)側の導体回路(I3)上に耐めっき性を有する
絶縁被膜層(15)を形成して。
オーバーレイめっき(16)を形成する必・慶かある導
体回路(13)のみを露出させる工程:ハ)、ソートフ
レーム゛(11)を給電のためのめっきリードとして、
導体回路(ix)の構機絶縁被膜層(15)から露出し
ている部分にオーバーレイめっき(16)を形成する工
程」 である。
すなわち1本発明に係るオーバーレイめっき(16)の
形成方法は、まずその対象となる電子部品搭載用基板(
lO)がリードフレーム(11)を絶縁基材(12)間
に挟み込む形式のものである必要がある。
その理由は、リードフレーム(11)はスルーホール(
14)を介して各導体回路(13)に通電するためのめ
っきリードとして利用するものであって、このリードフ
レーム(11)にオーバーレイめっき(16)を形成す
る必要はないからである。特に、複数の電子部品搭載用
基板(10)を多数個取りする!1造方法において、複
数の電子部品搭載用基板(10)のためのソートフレー
ム(11)を;am的に形成した場合に有利である。
そして、イ)絶縁基材(12)間に挟み込んだり一ドフ
レーム(11)の内端部(lla)と絶縁基材(I2)
卜の導体回路(13)とを、この導体回路(13)とリ
ードフレーム(11)とを貫通して形成したスルーホー
ル(14)によって電気的に接続するのである。前述し
たように、リードフレーム(11)は絶縁基材(12)
により挟み込まれているものであるから、これと絶縁基
材(12)上の導体回路(13)とをスルーホール(1
4)によって電気的に接続することは、電子部品搭載用
基板(10)を構成するために必要なことであるだけで
なく、このリードフレーム(11)と各導体回路(13
)とを電気的に接続しておいてリードフレーム(11)
をめっきリードとする場合に是非必要なことである。
このようにすれば、絶縁基材(12)上に独立的に形成
しである各導体回路(13)とリードフレーム(11)
とは電気的に一体物となるのである。なお。
このときのリードフレーム(11〉は、第1図に示した
ように、その各外端M(llb)か接続部(llc)に
よって接続してあり、これによりリードフレーム(II
)における各外端部(llb)及び内端fiffi(l
la)は電気的に一体物となっているのであり、各接続
部(llc)は電子部品搭載用基板(10)として完成
される岐路時において各外端fi(llb)と切り離さ
れるものである。
次に1口)絶縁基材(12)側の導体回路(13〉上に
耐めっき性を有する絶縁被r14層(15)を形成して
、オーバーレイめっき(16)を形成する必要がある導
体回路(1:l)のみを露出させるのである。これは。
従来より行なわれている一般的な方法を採用して行なわ
れる。
そして、ハ)リードフレーム(11)を給電のためのめ
っきリードとして、導体回路(13)の有機絶縁被I!
5IM(15)から露出している部分にオーバーレイめ
っき(16)を形成するのである。これにより必要とさ
れるオーバーレイめっき(+6)か必要最小限の貴金属
によって形成されるのである。
以りのように、本発明によれば、オーバーレイめっき(
16)を必要な箇所のみに行なえるのてあり、使用され
る貴金属は無駄が全くないのである。
(実施例) 次に1本発明に係るオーバーレイめっき(16)の形成
方法を、電子部品搭載用基板(10)の製造方法に従っ
て説明する。
まず、第1図に部分的に示すように、電子部品#5佐用
基板(10)を構成するためのリードフレーム(II)
を金属薄板を打ち抜き加工する等して、複数のリードが
接続fi(目C)等によって連続したものとして形成す
る。この実施例においては、−枚の材料から電子部品搭
載用基板(lO)を多数個取りする場合を示しており、
第1図に部分的に示したリードフレーム(11)は−L
下左右に連続するものである。このように、連続的に形
成した多数のリードフレーム(11)の両面に1例えば
第2図に部分的に示すように、絶縁基材(+2)を熱圧
着等の手段によって一体化するのである。この場合、各
リードフレーム(+1)の外端部(llb)の−1面に
、これと絶縁基材(I2)との剥離を容易にするための
マスク材を配置しておくとともに、各絶縁基材(12)
 、):には導体回路(1コ)となるべき銅箔を貼着し
ておく。
以上のように、リードフレーム(11)に一体化した絶
縁基材(12)の、リードフレーム(11)の各内端f
f1l(Ita)に対応する部分に貫通孔を構成してス
ルーホール(14)を形成するための準備をする。そし
て、絶縁基材(] 2 ) 、hの銅箔をエツチングす
ることにより、例えば第3図に示したような各導体回路
(13)を形成し、スルーホールめっきを行なうことに
より、スルーホール(14)を形成する。これにより、
悶絶縁基材(12)間に挟み込まれているり−ドフレー
ム(tI)は、絶縁基材(12)上の4体Fil路(1
3)と各スルーホール(14)を介して電気的に接続さ
れた状態となる。なお、各導体回路(+3)の内の一部
は電子部品(20)を実装するためのNGaW(1:l
b)となっており、その他の導体回路(13)の搭を部
(13b)に向かう内端は接続部(+3a)としである
次いで、第4図に示すように、オーバーレイめっき(1
6)を形成すべき接続部(+3a)等の部分を開口(1
5a)によって露出させる状態で、II!、縁基材02
)ヒに絶縁被WJI(15)を形成する。すなわち、導
体回路(13)のオーバーレイめっき(16)を施す必
要のある部分のみを開口(15a)から露出させるよう
に、絶縁被膜層(15)を−膜内な方法で形成するので
ある。勿論、この絶縁被膜層(15)は、導電性を有し
ているものであると、次のオーバーレイめっき(lit
)の!$成にS影響を及ぼすから、絶縁性の材料によっ
て構成する必要があり、そのために本実施例においては
有機複合材を使用して構成した。また、この絶縁被膜層
(15)は、その下方となる導体(ロ)路(13)等を
サビ等から保護する役目、すなわちソルターレジストと
しての機能を有する必要かあるから、一般のソルダーレ
ジスト材料と同様なものを採用して実施してもよいもの
である。
このようにしておいてから、ソートフレーム(11)を
給電のためのめっきり−トとして、各導体回路(1コ)
の必要部分にオーバーレイめっき(16)を、形成する
のである。この場合、−個の電子部品搭載用基板(lO
)のためのり−トフレーム(11)は、多数連続的に形
成してあり、かつ各リードフレーム(11)の外端!(
llb)においては接続al(lie)によって電気的
に一体物となっているから、給電は例え電子部品搭載用
基板(10)を多数個取りする場合においても一箇所で
よい。
その後、絶縁基材(12)の不要部分を、第1図に示し
たように除去して、各リードフレーム(11)における
外端fl(llb)を露出させるのである。なお1本実
施例においては、各リードフレーム(11)の外端部(
llb)を露出させるには、各電子部品搭載用基板(1
0)を構成するのに必要な絶縁基材(12)の外周に沿
って大きな絶縁基材にレーザー光による切断面を形成す
るようにしている。不要な絶縁基材のF側には、前述し
たように、外端部(Hb)との剥離を容易にするマスク
が配置しであるから、余分な絶縁基材の除去作業は容易
に行なわれる。そして、−個の独立した電子部品搭載用
基板(10)として形成するために、各外端部(Ilb
)を他の電子部品搭載用基板(lO)の外端部(Hb)
から切り離しかつ各接続部(目C)を除去するのである
これらの切り離し及び接続部(Ilc)の除去は、型に
よる打ち抜き加工等によって同時に行なわれる。これに
より、それぞれ独立した電子部品搭載用基板(10)が
多敬個取りされるのである。
以上のように構成した電子部品搭載用基板(lO)に対
しては、第2図に示したように、その搭載部(13b)
 、t:に電子部品(20)をgaした後、この電子部
品(20)と必要な接続部(Iffa)等とをボンディ
ングワイヤによって接続するとともに、この電子部品(
20)を中心にして1例えば第7図に示したように、樹
脂等によってトランスファーモールドすることにより、
゛電子部品(20)が実装された一個の装置として完成
されるのである。
なお、上記の実施例においては、第2図に示したように
、電子部品(20)を搭載する部分の絶縁基材(12)
を除去して、この電子部品(20)をリードフレーム(
lt)に近接させて、リードフレーム(11)を電子部
品(20)のための放熱部材としての役割を果す場合に
ついて図示したが、本発明の適用はこのようなタイプの
電子部品搭載用基板(10)に限るものではない、すな
わち、第6図に示すように、電子部品(20)のための
搭載部を単に絶縁基材(12)hに形成するタイプの電
子部品搭載用基板(lO)に対して適用することができ
るものである。
(発明の効果〉 以し詳述した通り1本発明においては、「絶縁基材(1
2)間に挟み込んだリードフレーム(II)の内端部(
lla)と絶縁基材(12)上の導体回路(13)とを
、この導体回路(13)とリードフレーム(11)とを
貫通して#成したスルーホール(目)によって電気的に
接続した電子部品搭載用基板(10)において、導体回
路(13)に次の各工程を経てオーバーレイめっき(1
6)を形成する方法。
イ)、絶縁基材(12)間に挟み込んだリードフレーム
(11)の内端部(lla)と絶縁基材(12)上の導
体回路(1:l)とを、この導体回路(13)とリード
フレーム(11)とを貫通して形成したスルーホール(
14)によって電気的に接続する工程:口)、絶縁基材
(12)IIIの導体回路(13) 、hに耐めっき性
を有する絶縁被111jl(15)を形成して、オーバ
ーレイめっき(16)を形成する必要がある導体回M(
mのみを露出させる工程: ハ)、リードフレーム(It)を給電のためのめっきリ
ードとして、導体回路(13)の有機絶縁被膜層(15
)から露出している部分にオーバーレイめっき(16)
を形成する工程」 にその構成上の特徴があり、これにより、工程を簡略化
することができて、*金属によるめっきにを少なくする
ことのできるオーバーレイめっきの形成方法を提供する
ことができるのである。
4、図面ノvlI11す説明 第1図は絶縁被S層及びオーバーレイめっきを省略して
示した状態の電子部品搭載用基板の部分平面図、第2図
は第1図のI−I線に沿ってみたTIII面図、第3図
は絶縁被膜層を施す前の電子部品WrIIljV13i
板の部分平面図、第4図は絶縁被膜層を施してその開口
から必要部分を露出させた状態の電子部品搭載用基板の
部分平面図、R5図はオーバーレイめっきを施した状態
の電子部品V&藏用基板の部分平面図、第6図は他の形
式の電子部品搭載用基板を示す部分断面図、第7図は従
来の電子部品搭載用基板の部分断面図、第8図は従来の
オーバーレイめっきの形成力法を(1)〜(5)の順に
示す部分平面図である。
符   号   の   説   明 In・・・電子部品搭載用基板、1!・・・リードフレ
ーム、Ila・・・内端部、llb・・・外端部、■c
・・・接続部、 +2・・・絶縁基材、lコ・・・導体
回路、l 4−・・スルーホール、 +5−・・絶縁被
膜層、15a =開口、l 6−・・オーバーレイめっ
き、20・・・電子部品。
以  上

Claims (1)

  1. 【特許請求の範囲】  絶縁基材間に挟み込んだリードフレームの内端部と前
    記絶縁基材上の導体回路とを、この導体回路と前記リー
    ドフレームとを貫通して形成したスルーホールによって
    電気的に接続した電子部品搭載用基板において、前記導
    体回路に次の各工程を経てオーバーレイめっきを形成す
    る方法。 イ).前記絶縁基材間に挟み込んだリードフレームの内
    端部と前記絶縁基材上の導体回路とを、この導体回路と
    前記リードフレームとを貫通して形成したスルーホール
    によって電気的に接続する工程; ロ).前記絶縁基材側の導体回路上に耐めっき性を有す
    る絶縁被膜層を形成して、オーバーレイめっきを形成す
    る必要がある前記導体回路のみを露出させる工程; ハ).前記リードフレームを給電のためのめっきリード
    として、前記導体回路の有機絶縁被膜層から露出してい
    る部分にオーバーレイめっきを形成する工程。
JP17064589A 1989-06-30 1989-06-30 電子部品搭載用基板におけるオーバーレイめっきの形成方法 Expired - Lifetime JP2717200B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17064589A JP2717200B2 (ja) 1989-06-30 1989-06-30 電子部品搭載用基板におけるオーバーレイめっきの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17064589A JP2717200B2 (ja) 1989-06-30 1989-06-30 電子部品搭載用基板におけるオーバーレイめっきの形成方法

Publications (2)

Publication Number Publication Date
JPH0335589A true JPH0335589A (ja) 1991-02-15
JP2717200B2 JP2717200B2 (ja) 1998-02-18

Family

ID=15908718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17064589A Expired - Lifetime JP2717200B2 (ja) 1989-06-30 1989-06-30 電子部品搭載用基板におけるオーバーレイめっきの形成方法

Country Status (1)

Country Link
JP (1) JP2717200B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5475918A (en) * 1993-10-01 1995-12-19 Electroplating Engineers Of Japan Ltd. Method of preventing deformation of lead frames
US5729049A (en) * 1996-03-19 1998-03-17 Micron Technology, Inc. Tape under frame for conventional-type IC package assembly
US5839190A (en) * 1989-06-09 1998-11-24 Sullivan; Kenneth W. Methods for fabricating solderless printed wiring devices
US6124150A (en) * 1998-08-20 2000-09-26 Micron Technology, Inc. Transverse hybrid LOC package
CN110896597A (zh) * 2019-11-07 2020-03-20 江苏上达电子有限公司 一种柔性线路板表面处理的方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5839190A (en) * 1989-06-09 1998-11-24 Sullivan; Kenneth W. Methods for fabricating solderless printed wiring devices
US5475918A (en) * 1993-10-01 1995-12-19 Electroplating Engineers Of Japan Ltd. Method of preventing deformation of lead frames
US5729049A (en) * 1996-03-19 1998-03-17 Micron Technology, Inc. Tape under frame for conventional-type IC package assembly
US5915166A (en) * 1996-03-19 1999-06-22 Micron Technology, Inc. Tape under frame for conventional-type IC package assembly
US6091133A (en) * 1996-03-19 2000-07-18 Corisis; David J. Assembly of a semiconductor device and paddleless lead frame having tape extending between the lead fingers
US6979596B2 (en) 1996-03-19 2005-12-27 Micron Technology, Inc. Method of fabricating a tape having apertures under a lead frame for conventional IC packages
US6143589A (en) * 1996-03-19 2000-11-07 Micron Technology, Inc. Tape under frame for conventional-type IC package assembly
US6921966B2 (en) 1996-03-19 2005-07-26 Micron Technology, Inc. Tape under frame for lead frame IC package assembly
US6894372B2 (en) 1996-03-19 2005-05-17 Micron Technology, Inc. Tape under frame for lead frame IC package assembly
US6518650B2 (en) 1996-03-19 2003-02-11 Micron Technology, Inc. Tape under frame for lead frame IC package assembly
US6406943B2 (en) 1998-08-20 2002-06-18 Micron Technology, Inc. Transverse hybrid LOC package
US6476468B2 (en) 1998-08-20 2002-11-05 Micron Technology, Inc. Transverse hybrid LOC package
US6259153B1 (en) 1998-08-20 2001-07-10 Micron Technology, Inc. Transverse hybrid LOC package
US6531342B2 (en) 1998-08-20 2003-03-11 Micron Technology, Inst. Method for transverse hybrid loc package
US6753598B2 (en) 1998-08-20 2004-06-22 Micron Technology, Inc. Transverse hybrid LOC package
US6835604B2 (en) 1998-08-20 2004-12-28 Micron Technology, Inc. Methods for transverse hybrid LOC package
US6218216B1 (en) 1998-08-20 2001-04-17 Micron Technology, Inc. Transverse hybrid LOC package
US6150710A (en) * 1998-08-20 2000-11-21 Micron Technology, Inc. Transverse hybrid LOC package
US6124150A (en) * 1998-08-20 2000-09-26 Micron Technology, Inc. Transverse hybrid LOC package
CN110896597A (zh) * 2019-11-07 2020-03-20 江苏上达电子有限公司 一种柔性线路板表面处理的方法

Also Published As

Publication number Publication date
JP2717200B2 (ja) 1998-02-18

Similar Documents

Publication Publication Date Title
CN102017142B (zh) 三维安装半导体装置及其制造方法
US7297562B1 (en) Circuit-on-foil process for manufacturing a laminated semiconductor package substrate having embedded conductive patterns
US6915566B2 (en) Method of fabricating flexible circuits for integrated circuit interconnections
US20090314522A1 (en) Printed Circuit Board With Additional Functional Elements, Method of Production and Use
JPH10308576A (ja) プリント配線板及びその製造方法
EP1942711B1 (en) Method of manufacturing a wiring board including electroplating
US5614443A (en) Method of producing a frame made of connected semiconductor die mounting substrates
US6192580B1 (en) Method of making laminate printed circuit board with leads for plating
JPH0335589A (ja) 電子部品搭載用基板におけるオーバーレイめっきの形成方法
JP2700259B2 (ja) プリント配線板における凹所を有する半田層の形成方法
JPH0492496A (ja) プリント基板の製造方法と電子部品の実装方法
JPH08107263A (ja) プリント配線板の製造方法
JPS60100454A (ja) プリント配線板の製法
JPH04335596A (ja) スルーホールプリント配線基板の製造方法
JPH1117059A (ja) ボールグリッドアレイ基板及びその連続体
JPH0438159B2 (ja)
JP2750809B2 (ja) 厚膜配線基板の製造方法
JP2008092726A (ja) 回路材および回路材の形成方法
JPH03192793A (ja) 電気回路部品の実装方法
JPH0739258Y2 (ja) 基板のエッジにおける端子構造
CN114340219A (zh) 线路板及其制作方法
JPH05226839A (ja) 多層電子部品搭載用基板の製造方法
JP2755028B2 (ja) グラウンド金属プレーン付きコプレナー型テープキャリアの製造方法
JPH0453292A (ja) 印刷配線用基板
JPH04158596A (ja) 電子部品実装方法