JPH0334569B2 - - Google Patents
Info
- Publication number
- JPH0334569B2 JPH0334569B2 JP22859582A JP22859582A JPH0334569B2 JP H0334569 B2 JPH0334569 B2 JP H0334569B2 JP 22859582 A JP22859582 A JP 22859582A JP 22859582 A JP22859582 A JP 22859582A JP H0334569 B2 JPH0334569 B2 JP H0334569B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- main switch
- battery
- truck
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01G—WEIGHING
- G01G19/00—Weighing apparatus or methods adapted for special purposes not provided for in the preceding groups
- G01G19/08—Weighing apparatus or methods adapted for special purposes not provided for in the preceding groups for incorporation in vehicles
- G01G19/12—Weighing apparatus or methods adapted for special purposes not provided for in the preceding groups for incorporation in vehicles having electrical weight-sensitive devices
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Direct Current Feeding And Distribution (AREA)
- Secondary Cells (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Description
【発明の詳細な説明】
本発明は、トラツクの自重計用の電源回路に関
するものである。
するものである。
トラツクの自重計とは、ひずみゲージ等のセン
サによつて、トラツクの車軸のひずみ量を検出
し、そのセンサからの電気信号に基づいて、トラ
ツクの積載量を演算して表示するものである。
サによつて、トラツクの車軸のひずみ量を検出
し、そのセンサからの電気信号に基づいて、トラ
ツクの積載量を演算して表示するものである。
従来のトラツクの自重計に使用される回路を、
第１図に示してある。まず、トラツクの車軸のひ
ずみ量をセンサで検出し、そのセンサからの電気
信号に基づいてトラツクの積載量をCPU２０に
よつて演算する。そして、その演算途中または終
了時におけるデータはCMOS等で構成されたメ
モリ３０（RAM）に記載されるようになつてお
り、これらの負荷には、メインスイツチ４０を介
してバツテリ１０から電力が供給されるようにな
つている。また、定電圧回路１１はバツテリ１０
の電圧を一定に保持するものである。
第１図に示してある。まず、トラツクの車軸のひ
ずみ量をセンサで検出し、そのセンサからの電気
信号に基づいてトラツクの積載量をCPU２０に
よつて演算する。そして、その演算途中または終
了時におけるデータはCMOS等で構成されたメ
モリ３０（RAM）に記載されるようになつてお
り、これらの負荷には、メインスイツチ４０を介
してバツテリ１０から電力が供給されるようにな
つている。また、定電圧回路１１はバツテリ１０
の電圧を一定に保持するものである。
しかし、上記従来装置においては、トラツクが
長時間停車している場合に、バツテリ１０が過放
電してしまい、その後に積載量を測定することが
できなくなる。このバツテリ１０の過放電を防止
するためには、トラツクの停車後、間もなくメイ
ンスイツチ１０を切ればよいが、そうすると、メ
モリ３０がクリアされるので、その後に積載量を
測定することが出来なくなるという問題がある。
長時間停車している場合に、バツテリ１０が過放
電してしまい、その後に積載量を測定することが
できなくなる。このバツテリ１０の過放電を防止
するためには、トラツクの停車後、間もなくメイ
ンスイツチ１０を切ればよいが、そうすると、メ
モリ３０がクリアされるので、その後に積載量を
測定することが出来なくなるという問題がある。
そこで、第２図に示すように、メモリ３１とバ
ツテリ１０とを直結し、このメモリ３１以外の負
荷である、例えばCPU２１の電源端子２２とバ
ツテリ１０とを、メインスイツチ４１を介して接
続することが考えられる。このようにすることに
よつて、トラツクの積載量を測定する必要のない
ときには、メインスイツチ１０を切ることによつ
て、比較的電流消費の大きな回路（CPU２１な
ど）への給電を停止し、比較的電流消費の小さな
メモリ３１（特にCMOS ICの場合にその効果が
大きい）にのみ給電することになる。したがつ
て、トラツクが長時間停車していても、バツテリ
１０の電力消費がそれ程大きくはないために、バ
ツテリ上りの心配がなくなる。そして、その後メ
インスイツチ４１を入れれば、それ迄にメモリ３
１が正常に作動しているので、従来と同様にトラ
ツクの自重を正常に測定することができる。
ツテリ１０とを直結し、このメモリ３１以外の負
荷である、例えばCPU２１の電源端子２２とバ
ツテリ１０とを、メインスイツチ４１を介して接
続することが考えられる。このようにすることに
よつて、トラツクの積載量を測定する必要のない
ときには、メインスイツチ１０を切ることによつ
て、比較的電流消費の大きな回路（CPU２１な
ど）への給電を停止し、比較的電流消費の小さな
メモリ３１（特にCMOS ICの場合にその効果が
大きい）にのみ給電することになる。したがつ
て、トラツクが長時間停車していても、バツテリ
１０の電力消費がそれ程大きくはないために、バ
ツテリ上りの心配がなくなる。そして、その後メ
インスイツチ４１を入れれば、それ迄にメモリ３
１が正常に作動しているので、従来と同様にトラ
ツクの自重を正常に測定することができる。
しかし、上記のようにした場合に、CPU２１
が誤動作し、その誤つたデータがメモリ３１に送
られ、それによつてその後の測定が不正確なもの
となることがある。つまりメインスイツチ４１を
切ると、定電圧回路１１の出力電圧Vccが次第に
低下し、その電圧が所定電圧以下になつた場合
に、前記センサからの電気信号やCPU２１の動
作が不安定になり、その後その電源端子の電圧が
更に低くなると、CPU２１が停止する。このよ
うに前記センサからの電気信号やCPU２１の動
作が不安定になると、CPU２１からメモリ３１
に向うデータは正確なものではなく、このために
その後の積載量測定が正確に行なわれなくなる。
が誤動作し、その誤つたデータがメモリ３１に送
られ、それによつてその後の測定が不正確なもの
となることがある。つまりメインスイツチ４１を
切ると、定電圧回路１１の出力電圧Vccが次第に
低下し、その電圧が所定電圧以下になつた場合
に、前記センサからの電気信号やCPU２１の動
作が不安定になり、その後その電源端子の電圧が
更に低くなると、CPU２１が停止する。このよ
うに前記センサからの電気信号やCPU２１の動
作が不安定になると、CPU２１からメモリ３１
に向うデータは正確なものではなく、このために
その後の積載量測定が正確に行なわれなくなる。
本発明は、上記の問題点に着目してなされたも
ので、トラツクが長時間停車していてもバツテリ
上がりがなく、またメインスイツチをオフしたと
きにCPUが誤動作しないトラツクの自重計を提
供することを目的とするものである。
ので、トラツクが長時間停車していてもバツテリ
上がりがなく、またメインスイツチをオフしたと
きにCPUが誤動作しないトラツクの自重計を提
供することを目的とするものである。
この目的を達成するために、本発明は、トラツ
クの車軸のひずみ量をセンサで検出し、そのセン
サからの電気信号に基づいてトラツクの積載量を
演算するCPUと、そのデータを記憶するメモリ
とに、バツテリから電源を供給する電源回路にお
いて、前記メモリと前記バツテリとが直結され、
前記メモリ以外の負荷と前記バツテリとがメイン
スイツチを介して接続され、このメインスイツチ
を切つた後に、前記CPUの電源電圧が所定電圧
以下に低下するよりも早く、そのCPUをリセツ
トさせるリセツト手段を有し、前記リセツト手段
が、前記メインスイツチの負荷側とアースとの間
に設けられたツエナーダイオードと抵抗との直列
回路と、そのツエナーダイオードに並列に接続さ
れたコンデンサと、前記抵抗と並列に接続された
コンデンサとダイオードとの直列回路と、そのダ
イオードに並列に接続された他の抵抗とを有し、
前記他の抵抗と前記コンデンサとの接続点からリ
セツト信号を出力するように構成されて成ること
を特徴とするものである。
クの車軸のひずみ量をセンサで検出し、そのセン
サからの電気信号に基づいてトラツクの積載量を
演算するCPUと、そのデータを記憶するメモリ
とに、バツテリから電源を供給する電源回路にお
いて、前記メモリと前記バツテリとが直結され、
前記メモリ以外の負荷と前記バツテリとがメイン
スイツチを介して接続され、このメインスイツチ
を切つた後に、前記CPUの電源電圧が所定電圧
以下に低下するよりも早く、そのCPUをリセツ
トさせるリセツト手段を有し、前記リセツト手段
が、前記メインスイツチの負荷側とアースとの間
に設けられたツエナーダイオードと抵抗との直列
回路と、そのツエナーダイオードに並列に接続さ
れたコンデンサと、前記抵抗と並列に接続された
コンデンサとダイオードとの直列回路と、そのダ
イオードに並列に接続された他の抵抗とを有し、
前記他の抵抗と前記コンデンサとの接続点からリ
セツト信号を出力するように構成されて成ること
を特徴とするものである。
以下添付図面に示す実施例に基づいて本発明を
詳述する。第３図は本発明の一実施例を示す回路
図である。尚、第２図に示したものと同一部材に
ついては同一符号を付してその説明を省略する。
まず、定電圧回路１１の出力端子の電圧Vccが
CPU２１の電源端子２２に印加されている。メ
インスイツチ４１の負荷側の端子とアースとの間
にツエナーダイオードＺと抵抗Ｒ２（抵抗値の小
さなもの）との直列回路が接続されている。その
ツエナーダイオードＺと並列にコンデンサＣ２が
接続されている。そのツエナーダイオードＺと抵
抗Ｒ２との接続点と、CPU２１のリセツト端子
２３との間に、抵抗Ｒ１が接続されている。ここ
で、リセツト端子２３にバーが付されているの
は、CPU２１が負論理でリセツトされるからで
あり、つまりリセツト端子２３がＬ（ロー）信号
を受けたときにCPU２１がリセツトするように
なつているからである。
詳述する。第３図は本発明の一実施例を示す回路
図である。尚、第２図に示したものと同一部材に
ついては同一符号を付してその説明を省略する。
まず、定電圧回路１１の出力端子の電圧Vccが
CPU２１の電源端子２２に印加されている。メ
インスイツチ４１の負荷側の端子とアースとの間
にツエナーダイオードＺと抵抗Ｒ２（抵抗値の小
さなもの）との直列回路が接続されている。その
ツエナーダイオードＺと並列にコンデンサＣ２が
接続されている。そのツエナーダイオードＺと抵
抗Ｒ２との接続点と、CPU２１のリセツト端子
２３との間に、抵抗Ｒ１が接続されている。ここ
で、リセツト端子２３にバーが付されているの
は、CPU２１が負論理でリセツトされるからで
あり、つまりリセツト端子２３がＬ（ロー）信号
を受けたときにCPU２１がリセツトするように
なつているからである。
そのリセツト端子２３から電源端子２２に向つ
てダイオードＤ１が接続され、アースに向つてコ
ンデンサＣ１が接続され、抵抗Ｒ１と並列にダイ
オードＤ２が接続されている。尚、５１はデコー
ダ、５２はNORゲート、５３はインバータであ
る。
てダイオードＤ１が接続され、アースに向つてコ
ンデンサＣ１が接続され、抵抗Ｒ１と並列にダイ
オードＤ２が接続されている。尚、５１はデコー
ダ、５２はNORゲート、５３はインバータであ
る。
次に上記実施例の動作について説明する。ま
ず、メインスイツチ４１をオンしたときには、抵
抗Ｒ１とコンデンサＣ１とによつて定まる時定数
にしたがつて、リセツト端子２３の電圧が次第に
上昇する。このようにして、メインスイツチ４１
がオンされているときは、CPU２１及びメモリ
３１が共に電源供給されているので、トラツクの
自重が通常と同様に正常に測定される。そして、
その場合、CPU２１のリセツト端子には、バツ
テリ１０の電圧VddからツエナーダイオードＺの
ツエナー電圧を差引いた電圧が加えられており、
その電圧が充分に高いものであるので、CPU２
１はリセツトされない。ここで、抵抗Ｒ２はツエ
ナーダイオードＺに電流を流すために働くもので
ある。
ず、メインスイツチ４１をオンしたときには、抵
抗Ｒ１とコンデンサＣ１とによつて定まる時定数
にしたがつて、リセツト端子２３の電圧が次第に
上昇する。このようにして、メインスイツチ４１
がオンされているときは、CPU２１及びメモリ
３１が共に電源供給されているので、トラツクの
自重が通常と同様に正常に測定される。そして、
その場合、CPU２１のリセツト端子には、バツ
テリ１０の電圧VddからツエナーダイオードＺの
ツエナー電圧を差引いた電圧が加えられており、
その電圧が充分に高いものであるので、CPU２
１はリセツトされない。ここで、抵抗Ｒ２はツエ
ナーダイオードＺに電流を流すために働くもので
ある。
また、コンデンサＣ１は、前記差引いた電圧で
充電されている。もし、リセツト端子２３の電圧
が、定電圧回路１１の出力電圧Vccよりも高い場
合には、ダイオードＤ１によつて、その電圧Vcc
に規制される。
充電されている。もし、リセツト端子２３の電圧
が、定電圧回路１１の出力電圧Vccよりも高い場
合には、ダイオードＤ１によつて、その電圧Vcc
に規制される。
今、トラツクが停車等してメインスイツチ４１
をオフしたとする。この場合、コンデンサＣ２が
充電されているので、そのツエナーダイオードＺ
の両端には所定のツエナー電圧が維持される。ま
たメインスイツチ４１をオフすると、ツエナーダ
イオードＺのアノード側の電位が急激に下がり
Vccと同じ電位になる。また、ダイオードＤ２の
アノード側の電位は、Vccからツエナーダイオー
ドＺのツエナー電圧を差引いた電位になる。この
ために、コンデンサＣ１に充電していた電荷が、
ダイオードＤ２を介して放電し、CPU２１のリ
セツト端子２３の電圧が下がる。この場合、ダイ
オードＤ２の順方向の抵抗値が非常に小さいの
で、その放電が瞬時に終了してしまう。すなわ
ち、リセツト端子２３の電位が即時に0Vになり、
CPU２１が直ちにリセツトする。
をオフしたとする。この場合、コンデンサＣ２が
充電されているので、そのツエナーダイオードＺ
の両端には所定のツエナー電圧が維持される。ま
たメインスイツチ４１をオフすると、ツエナーダ
イオードＺのアノード側の電位が急激に下がり
Vccと同じ電位になる。また、ダイオードＤ２の
アノード側の電位は、Vccからツエナーダイオー
ドＺのツエナー電圧を差引いた電位になる。この
ために、コンデンサＣ１に充電していた電荷が、
ダイオードＤ２を介して放電し、CPU２１のリ
セツト端子２３の電圧が下がる。この場合、ダイ
オードＤ２の順方向の抵抗値が非常に小さいの
で、その放電が瞬時に終了してしまう。すなわ
ち、リセツト端子２３の電位が即時に0Vになり、
CPU２１が直ちにリセツトする。
一方、メインスイツチ４１を切ると、コンデン
サＣ３に充電された電荷によつてVccの電圧も次
第に低下し、そのうちに、CPU２１の動作が不
安定になる所定の電圧に達する。しかし、上記の
ように、コンデンサＣ１の放電が瞬時にして行な
われるので、その放電の方が、上記CPU２１の
不安定領域に達するタイミングよりも早い。つま
り、上記CPU２１の不安定領域到達よりも、
CPU２１のリセツトの方が早くなる。これらの
タイムチヤートを第４図に示してある。
サＣ３に充電された電荷によつてVccの電圧も次
第に低下し、そのうちに、CPU２１の動作が不
安定になる所定の電圧に達する。しかし、上記の
ように、コンデンサＣ１の放電が瞬時にして行な
われるので、その放電の方が、上記CPU２１の
不安定領域に達するタイミングよりも早い。つま
り、上記CPU２１の不安定領域到達よりも、
CPU２１のリセツトの方が早くなる。これらの
タイムチヤートを第４図に示してある。
したがつて、メインスイツチ４１をオフした後
に、CPU２１が誤動作を生じることがない。ま
た、このように、メインスイツチ４１をオフする
ことによつて、比較的電力が多く消費される
CPU２１等における電力の消費がなくなるので、
バツテリ１０過放電を防止できる。
に、CPU２１が誤動作を生じることがない。ま
た、このように、メインスイツチ４１をオフする
ことによつて、比較的電力が多く消費される
CPU２１等における電力の消費がなくなるので、
バツテリ１０過放電を防止できる。
また、メインスイツチ４１を切つた後に、
CPU２１の電源電圧が所定電圧以下に低下する
よりも早く、そのCPU２１をリセツトさせるリ
セツト手段としては、基本的には、メインスイツ
チ４１の負荷側とアースとの間に設けられたツエ
ナーダイオードＺと抵抗Ｒ２との直列回路から構
成されるものであると考えられる。
CPU２１の電源電圧が所定電圧以下に低下する
よりも早く、そのCPU２１をリセツトさせるリ
セツト手段としては、基本的には、メインスイツ
チ４１の負荷側とアースとの間に設けられたツエ
ナーダイオードＺと抵抗Ｒ２との直列回路から構
成されるものであると考えられる。
上記のように本発明は、トラツクが長時間停車
していてもバツテリの過放電がなく、またメイン
スイツチをオフしたときにCPUが誤動作しない
という効果を有する。
していてもバツテリの過放電がなく、またメイン
スイツチをオフしたときにCPUが誤動作しない
という効果を有する。
第１図は従来のトラツクの自重計に使用される
回路を示す図、第２図は上記従来例に改良を加え
た場合の回路図、第３図は本発明の一実施例を示
す回路図、第４図は上記本発明におけるタイムチ
ヤートである。 １０…バツテリ、２１…CPU、２２…電源端
子、２３…リセツト端子、３１…メモリ、４１…
メインスイツチ。
回路を示す図、第２図は上記従来例に改良を加え
た場合の回路図、第３図は本発明の一実施例を示
す回路図、第４図は上記本発明におけるタイムチ
ヤートである。 １０…バツテリ、２１…CPU、２２…電源端
子、２３…リセツト端子、３１…メモリ、４１…
メインスイツチ。
Claims (1)
- １ トラツクの車軸のひずみ量をセンサで検出
し、そのセンサからの電気信号に基づいてトラツ
クの積載量を演算するCPUと、そのデータを記
憶するメモリとに、バツテリから電源を供給する
電源回路において、前記メモリと前記バツテリと
が直結され、前記メモリ以外の負荷と前記バツテ
リとがメインスイツチを介して接続され、このメ
インスイツチを切つた後に、前記CPUの電源電
圧が所定電圧以下に低下するよりも早く、その
CPUをリセツトさせるリセツト手段を有し、前
記リセツト手段が、前記メインスイツチの負荷側
とアースとの間に設けられたツエナーダイオード
と抵抗との直列回路と、そのツエナーダイオード
に並列に接続されたコンデンサと、前記抵抗と並
列に接続されたコンデンサとダイオードとの直列
回路と、そのダイオードに並列に接続された他の
抵抗とを有し、前記他の抵抗と前記コンデンサと
の接続点からリセツト手段を出力するように構成
されて成ることを特徴とするトラツクの自重計の
電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22859582A JPS59122917A (ja) | 1982-12-29 | 1982-12-29 | トラツクの自重計の電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22859582A JPS59122917A (ja) | 1982-12-29 | 1982-12-29 | トラツクの自重計の電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59122917A JPS59122917A (ja) | 1984-07-16 |
| JPH0334569B2 true JPH0334569B2 (ja) | 1991-05-23 |
Family
ID=16878814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22859582A Granted JPS59122917A (ja) | 1982-12-29 | 1982-12-29 | トラツクの自重計の電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59122917A (ja) |
-
1982
- 1982-12-29 JP JP22859582A patent/JPS59122917A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59122917A (ja) | 1984-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4730121A (en) | Power controller for circuits with battery backup | |
| US8076904B2 (en) | Circuit for detecting remaining battery capacity | |
| KR910001557B1 (ko) | 전지전압 검출회로를 갖는 휴대용 컴퓨터 | |
| KR960036237A (ko) | 배터리 충전 제어 회로 및 그 내부에서 서미스터를 시뮬레이터하는 방법과 배터리 셀 방전방법 | |
| US10663506B2 (en) | System for diagnosing fault of relays for vehicle | |
| JP2001054242A (ja) | バッテリー状態監視回路及びバッテリー装置 | |
| JPH08136628A (ja) | 電池容量監視装置 | |
| JPH08240647A (ja) | 電池残存容量算出方法及び電池残存容量測定装置 | |
| ES2035247T3 (es) | Dispositivo alimentado por bateria. | |
| US9077197B2 (en) | Battery residual amount measurement system, computer-readable medium storing battery residual amount measurement program, and battery residual amount measurement method | |
| US4320334A (en) | Battery state-of-charge indicator | |
| US5627453A (en) | Smart battery odometer | |
| EP1343018A1 (en) | Battery charge monitor | |
| JPH0334569B2 (ja) | ||
| JP3543579B2 (ja) | 二次電池の充放電電流検出方法及び装置 | |
| JP2001118607A (ja) | 電池パック | |
| US7576544B1 (en) | Electric quantity indicator for an electromotive vehicle | |
| KR20010080893A (ko) | 로우-배터리 상태 표시기를 가진 ｄｃ/ｄｃ 변환기 | |
| JPH0993831A (ja) | 電源制御装置 | |
| JPS6170430A (ja) | 電子体温計 | |
| US7012558B1 (en) | A/D converter, battery pack, electronics device and method of voltage measurement | |
| CN112513652B (zh) | 内部电阻检测装置及电源装置 | |
| JPS63121434A (ja) | 電源装置 | |
| KR920006894Y1 (ko) | 전지의 잔존 용량 검출 장치 | |
| JP2515950Y2 (ja) | バックアップ電源の電圧低下検出回路 |