JPH0332079B2

JPH0332079B2 -

Info

Publication number: JPH0332079B2
Application number: JP1090353A
Authority: JP
Inventors: Koji Niimi
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1989-04-10
Filing date: 1989-04-10
Publication date: 1991-05-09
Also published as: JPH0215298A

Description

【発明の詳細な説明】

この発明は、音色が経時的に変化する楽音を発
生する楽音合成装置に関し、特にデータ遅延手段
の遅延段数を制御することにより簡単な構成で楽
音ピツチ制御を行なえるようにしたものである。時間と共に楽音の振幅が変化し、同時にその音
色（波形）も変化するような楽音を発生する電子
楽器に関しては本願出願人が昭和50年12月16日出
願した昭和50年特許願第149148号（特開昭52−
73721号）「電子楽器」（以下先出願という）にお
いて詳細に説明されている。この先出願に示され
る電子楽器において、楽音波形発生手段は、シフ
トレジスタ及びデイジタルフイルタを閉ループ状
に接続したデータ循環路を有し、このデータ循環
路を介してデイジタル波形データを循環させるこ
とにより循環中のデータを楽音波形データとして
取出すようになつている。そして、シフトレジス
タからなる遅延回路の遅延時間を楽音ピツチに対
応して制御するために、シフトレジスタのクロツ
クパルスの周波数を楽音ピツチに対応して制御し
ている。しかしながら、このような制御方式では、楽器
として必要な広い音域を実現するのが容易でな
い。すなわち、広い音域を実現するには、クロツ
ク発振器として音域と同程度に広い可変周波数範
囲を有し且つ安定で精密な周波数設定をなしうる
ものを用いる必要があり、しかも広いクロツク周
波数範囲にわたつて遅延回路及びデイジタルフイ
ルタを同期して動作させる必要があり、これらの
条件を満足させようとすると構成の複雑化を免れ
ない。この発明の目的は、データ遅延手段及びデイジ
タルフイルタを閉ループ状に接続したデータ循環
路を有する楽音合成装置において簡単な構成で広
い音域での楽音発生を可能にすることにある。この発明による楽音合成装置は、 (a) データ遅延手段及びデイジタルフイルタを閉
ループ状に接続して成るデータ循環路であつ
て、所定期間分の波形データを受取り、該波形
データを繰返し循環させることにより該フイル
タの特性に対応してスペクトルが時間変化する
波形データを形成するものと、 (b) 楽音ピツチを指示するピツチ指示手段と、 (c) このピツチ指示手段で指示された楽音ピツチ
に対応して前記データ遅延手段の遅延段数（デ
ータ遅延手段としてメモリを用いる場合は語
数）を制御することにより該データ遅延手段に
該楽音ピツチに対応した遅延量をもたせる遅延
制御手段と、 (d) 前記遅延量に対応した楽音ピツチを有する楽
音波形データを前記データ循環路から導出する
データ導出手段とをそなえたものである。この発明の構成によれば、楽音ピツチに対応し
てデータ遅延手段の遅延段数を制御することによ
り該データ遅延手段に該楽音ピツチに対応した遅
延量をもたせるようにしたので、遅延制御用のク
ロツクパルスの周波数は、楽音ピツチが種々変動
しても一定でよい。従つて、簡単な構成で広い音
域での楽音発生が可能となる。以下、添付図面に示す実施例についてこの発明
を詳述する。第１図はこの発明の一実施例による電子楽器を
示すブロツク線図である。同図において、１０は
共通の情報伝送路、２０はCPUである。この明
細書で言うCPUは制御回路、演算回路およびレ
ジスタをそなえ、CPU外にあるメモリ装置と共
に端末の入力装置から入力されるデータを処理し
て端末の出力装置に対し出力することができる汎
用データ処理機能を備えた装置を意味する。ま
た、その好適な設計例としては、マイクロプロセ
ツサが用いられるものとする。CPU２０による
データ処理はメモリ装置２２に記憶されているプ
ログラムと、CPU制御盤部２４から与えられる
制御信号とによつて定まる。したがつて、これら
を適宜変更することによりデータ処理の方法を自
由に変えることができる。第１図において、３０は鍵盤部、３２は音色制
御盤部、３４は楽音発生部、３６は表示盤部、３
８は通信回線のための変復調回路（MODEM）、
３９はデータ処理のための時間情報を供給するタ
イマである。ここで、注目されることは、従来の
電子楽器では、鍵盤部、音色制御盤部、楽音発生
部等がそれぞれ専用の配線で相互接続されていた
のに対し、この発明ではこれらの配線に代えて共
通の情報伝送路１０を設け、配線数の削減並びに
システムの多機能化を可能にしたことである。なお、２１，２５，３１，３３，３５，３７は
それぞれCPU２０、CPU制御盤部２４、鍵盤部
３０、音色制御盤部３２、楽音発生部３４、表示
盤部３６と共通の情報伝送路１０との間に設けら
れるインターフエイス回路であつて、これら回路
の動作はCPUおよび各端末機器の動作に含めて
記述する。第１図に示す装置において、共通の情報伝送路
１０を経て各機器間に入出力される各種の信号
は、たとえば第１表に示すように分類される。

【表】第１表において、信号S₁₂はCPU２０からメモリ装置２２へ与え
られる書込みおよび読出しのための制御信号等を
含み、信号S₁₆は後述の信号S₃₁及びS₄₁に基づいて
CPU２０で発生され、楽音発生部３４に供給さ
れる発音制御、音色設定等の信号を含み、信号S₂₁はCPU２０へ送出するインストラクシ
ヨン、データ等の信号を含み、信号S₃₁は鍵盤部３０でのキー操作に応じて発
生される押鍵情報としてのキーのオンオフ信号お
よびキーデータ信号を含み、信号S₄₁は音色制御盤部３２での音色選択操作
に応じて発生される音色選択情報としての音色デ
ータ信号を含み、信号S₃₂，S₄₂はメモリ装置２２への直接アクセ
スを意味し、信号S₃₆はキーのオンオフ信号およびキーデー
タ信号を含み、信号S₄₆は音色データ信号を含み、信号S₅₁はプログラム選択、CPU直接制御等の
信号を含む。ここで、信号S₃₆及びS₄₆はそれぞれ信号S₃₁及
びS₄₁と同様のものであるが、信号S₃₁及びS₄₁の
ようにCPU２０へ供給されるものではなく、楽
音発生部３４を直接的に制御するものであり、こ
のような制御モードもありうることを示してい
る。信号S₁₇，S₃₇，S₄₇はそれぞれ信号S₁₆，S₃₆，
S₄₆と同様または類似のものである。また、信号S₁₈，S₃₈，S₄₈はそれぞれCPU２０
と端末機器（この場合は鍵盤部３０と音色制御盤
部３２）の状態表示のための信号である。表示盤
部３６において、適当種目の状態表示が行なわれ
ていると、次の段階における制御に便利である。第１表において、信号S₁₂，S₂₁，S₅₁は、事務
用データ処理または技術用データ処理を行なう電
子計算機においても同様な信号の授受が行なわ
れ、その技術の分野においてはよく知られている
のでその説明は省略する。また、第１図に示す共
通の情報伝送路１０には外部記憶装置および外部
データ処理装置等が接続されたり、１個の楽音発
生部３４の外に１個以上の楽音発生部が接続され
たりすることがあり、これらの諸装置と第１表に
示す諸装置の間に信号の授受が行なわれるが、こ
のうち外部記憶装置および外部データ処理装置に
関連する部分は一般の電子計算機技術の分野にお
いてよく知られているので、その説明を省略す
る。これらの信号の形態と、その形態に応じて定め
られるべき共通の情報伝送路の形態とに関しては
設計によつて自由に選択することができる。第１
表に示す信号は、一般的にはアドレス部、データ
部、インストラクシヨン部に分けることができ、
また、そのアドレス部は、第１表に受信側として
示す装置を指定するマシンアドレス、更に楽音発
生部のように複数個存在する場合はそのうちのい
ずれであるかを指定するデバイスアドレス、デバ
イス内のどのレジスタに入力するかを指定するデ
ータアドレス等に分けられるが、たとえばこれら
すべてを含む信号をビツトシリアル形式で伝送す
るようにし、共通の情報伝送路１０を１回線の伝
送路とすることもできる。このような場合、各装
置に対し割込み（インタラプト）の優先順位が定
められていてその優先順位に従つて割込みが制御
される。また、CPU２０では、これらの割込み
を受けつけて処理するほかプログラムの変更（選
択）、とびこし、停止、待ち等を行なう。これら
の事は、この発明の電子楽器をどのように構成す
るか、設計によつて定めるべき事項であるからそ
の説明を省略する。次に、楽音発生部３４の構成について説明す
る。共通の情報伝送路１０から楽音発生部３４に
入力されるべき信号は、音色データ信号、キーデ
ータ信号、およびキーのオンオフ信号すなわちエ
ンベロープスタート、リリーススタートの信号で
ある。楽音発生部３４で発生される楽音の基本周
波数はキーデータ信号によつて定められ、エンベ
ロープスタート信号によつてアタツク波形が開始
され、リリーススタート信号によつてリリース波
形が開始される。アタツク波形およびリリース波
形の形状すなわち楽音振幅のエンベロープの形状
と楽音波形とは音色データ信号によつて決定され
る。ところで、エンベロープスタート（発音開始）
からリリースフイニツシユ（発音終了）までの全
発音期間を通じて相似の楽音波形を発生するより
もアタツクおよびリリースの期間漸次楽音波形が
変化し、したがつてその高調波含有率も変化した
方がピアノ、ハーブ、シロフオン等の楽器に類似
した好ましい音色の楽音が得られることが知られ
ており、この発明の電子楽器はプログラムの選
択、変更等により音色データ信号の変更が容易な
ためこのような楽音を発生するのに最も適してい
る。第２図は、楽音発生部３４の一構成例を示すブ
ロツク線図であつて、同図において楽音発生部３
４に外部から与えられる信号としては、次の(a)〜
(e)のようなものがある。 (a) オンされたキーを示すキーコードこのキーコードはオンされたキーの属するオク
ターブを示すオクターブコードOCCと、オクタ
ーブ内の12音名のうちオンされたキーに対応する
音名を示すノートコードNTCとを含み、オクタ
ーブコードOCCはレジスタ８００に、ノートコ
ードNTCはレジスタ５００にそれぞれストアさ
れる。 (b) 楽音の初期波形を定めるためのパラメータコ
ードA₁，A₂，A₃ これらのコードA₁，A₂，A₃はそれぞれレジス
タ１４０，１５０，１６０にストアされる。 (c) デイジタルフイルタ５の特性を定めるための
パラメータコードＰ，ＱこれらのコードＰ，Ｑはそれぞれレジスタ５２
０，５４０にストアされる。 (d) 楽音波形を初期波形から循環波形に切換える
ための楽音波形切換信号Ｓこの信号Ｓは１ビツトの信号であり、レジスタ
２１にストアされる。 (e) 楽音発生を可能にするための楽音出力イネー
ブル信号Ｅこの信号Ｅは１ビツトの信号であり、レジスタ
７１にストアされる。点線で囲んだブロツク１は初期波形発生器を示
し、第２図の例ではそれぞれ異なつた楽音波形を
記憶させたメモリ１１，１２，１３と乗算回路１
４，１５，１６と加算回路１７とを有し、乗算の
パラメータコードA₁，A₂，A₃を変更することに
よつて初期波形を任意に変更できる。また、説明
の便宜のための数値例として、メモリ１１，１
２，１３は楽音波形の１周期分を1024等分した各
サンプル点における振幅を表わす16ビツトのデイ
ジタルコード（正負の符号を含む）がそのサンプ
ル点の位相順の番地に記憶されているROM（読
出し専用メモリ）であるとする。２はセレクタ、３はフアーストイン・フアース
トアウト型のメモリ（以下FIFOメモリと略記す
る）、４はシフトレジスタであり、点線で囲んだ
ブロツク５はデイジタルフイルタである。シフト
レジスタ４とフイルタ５とはセレクタ２の出力で
ある楽音波形をその１周期ごとにフイルタ５を循
環させてフイルタ５の特性によつて漸次楽音波形
を変化させるための回路であつて、先出願におい
て詳細に説明した所である。第２図に示す実施例では、フイルタ５はレジス
タ５１、乗算回路５２，５４、加算回路５３から
構成される回帰型１段のデイジタルフイルタであ
り、パラメータコードＰ，Ｑを変更することによ
つてフイルタ５の特性を変化させることができ
る。例えば、パラメータコードＰの値ｐをｐ＞０
とすることにより低次倍音は殆んど減衰せず、高
次倍音は時間と共に急激に減衰する特性にするこ
とができ、ピアノ、ギター等の楽音を模擬するこ
とができる。また、パラメータコードＱの値ｑを
種々設定することにより利得や減衰率を制御で
き、楽音の立上りや立下りの波形を模擬すること
ができる。さらに、ｐ＝０，ｑ＝１とすることに
より楽音の持続波形を模擬することができる。６はＤ／Ａ変換器、出力アンプ、スピーカ等を
含むサウンドシステム、７はFIFOメモリ３から
の楽音信号の出力を制御するゲート回路である。８０はクロツクパルス発生器、８１はアンドゲ
ート、８２は分周回路、８３はアドレスカウン
タ、８５はアドレスカウンタ出力接続制御装置、
８６はフリツプフロツプ、５０１は読出しクロツ
クパルス発生器、５０２はFIFOメモリ３の書込
み制御のためのカウンタ、５０３はFIFOメモリ
３の読出し制御のためのカウンタである。第２図に示す楽音発生部３４の特徴は、楽音波
形が一定のクロツク速度でFIFOメモリ３に書込
まれ、書込みクロツク速度を超過しない範囲で可
変なクロツク速度で読出されることと、オクター
ブコードOCCの制御によつて楽音波形の１周期
のサンプル点数又は語数を変更する語数制御手段
を有することである。以下、数値例を用いて第２図の回路動作を説明
する。オクターブコードOCCのコード構成とそれが
表わすオクターブ、および各オクターブ毎の楽音
波形１周期のサンプル点数の具体例を第２表に示
す。

【表】

【表】クロツクパルス発生器８０は２［ＭHz］近傍
（以下簡単のため２［ＭHz］と略記する）の周波数
のクロツクパルスφ₀を発生する。この２［ＭHz］
のクロツクパルスφ₀は後述のように断続的にゲ
ート８１を通過したものが初期波形発生器１、デ
イジタルフイルタ５及びシフトレジスタ４のため
のマスタクロツクパルスφ_Gとして用いられる。
ROM１１，１２，１３及びシフトレジスタ４は
１語あたり16ビツトのデータをストアするもので
あるから、マスタクロツクパルスφ_Gは分周回路
８２で1/16分周され、アドレスカウンタ８３に入
力される。このようにして、アドレス変更とマス
タクロツクパルスφ_Gとの同期をとることができ
る。楽音波形の１周期における語数はシフトレジス
タ４においても第２表に従つて変更する必要があ
るので、その便宜のためシフトレジスタ４は
RAM（ランダム・アクセス・メモリ）を用い、
これをROM１１，１２，１３と同じく1024語×
16ビツトの容量とする。なお、レジスタ５１は１
語×16ビツトの容量である。アドレスカウンタ８３はバイナリステージを10
段縦続接続したもので、その出力はアドレスカウ
ンタ出力接続制御装置８５によつて第３図に示す
ように接続される。第３図でc₉，c₈，…c₁，c₀は
MSBからLSBへの順に示すアドレスカウンタ８
３の並列出力であり、a₉，a₈，…a₁，a₀はROM
１１，１２，１３の読出しアドレス及びRAM４
の書込み及び読出しアドレスの10ビツトをMSB
からLSBへの順に示す。たとえば、オクターブコードOCCが論理
「100」にあるとc₉〜c₀のうち下位６ビツトc₅〜c₀
だけが出力されて、これがa₉〜a₀の上位６ビツト
a₀〜a₄となり、a₃以下のビツトには“０”が出力
されるので、アドレスカウンタ８３に入力パルス
が１発入るごとにROM１１，１２，１３及び
RAM４のアドレスは16番地変化し、したがつて
読出されるアドレス０，１６，３２，…１００８
の64個となり、第２表に示すように語数64の楽音
波形が演算されてFIFOメモリ３に書込まれる。 FIFOメモリ３は64個×16ビツトのメモリで、
書込みは断続的に行なわれ、読出しは書込みクロ
ツクパルスよりも周波数の低いクロツクパルスで
連続的に行なわれるものであつて、読出しクロツ
クパルス発生器５０１の発生周波数はオクターブ
コードOCCに関係なく第３表に示すとおりであ
る。なお、読出しクロツクパルス発生器５０１
は、この実施例では可変分周回路が用いられ、ク
ロツクパルス発生器８０からのクロツクパルス
φ₀をノートコードNTCに対応して分周し、12音
名に対応した12種類の読出しクロツクパルスを発
生するものである。

【表】第３表の読出しクロツクパルス周波数はいずれ
もFIFOメモリ３の書込みクロツクパルスの周波
数２［ＭHz］／16＝125［ＫHz］よりも低い周波数
としてある。FIFOメモリ３の書込み読出し時間
関係の一例を第４図に示す。第４図のパルス波形
P₅₀₃は読出し制御用カウンタ５０３のカウント変
化を示し、カウントが第０番（第64番）になるご
とにリツプフロツプ８６がカウンタ５０３からの
P_ONパルスに応じてセツトされる。そして、フリ
ツプフロツプ８６の出力Ｑからなる制御信号G₈₆
は“１”になり、アンドゲート８１をオン状態に
する。これによりマスタクロツクパルスφ_Gおよ
びアドレスカウンタ出力接続制御装置８５からの
アドレス信号が出力されるので、セレクタ２から
楽音波形を表わすコードデータが出力され、
FIFOメモリ３に書込まれる。第４図のパルス
P₅₀₂は分周回路８２からの出力パルスを示し、こ
の出力パルスはFIFOメモリ３の書込み制御のた
めにカウンタ５０２に供給される。 P₅₀₃のパルス周波数はP₅₀₂のパルス周波数より
低くしてあるので、P₅₀₃の第１番のパルスが
FIFOメモリ３に到来した時には、P₅₀₂の第１番
のパルスにより少なくとも１語のデータがFIFO
メモリ３中に既に書込まれている。したがつて、
FIFOメモリ３の読出しは連続的に行なうことが
できる。かくして、第４図の信号G₈₆が“１”の
期間中は書込みながら順次読出してゆくが、書込
み制御用のカウンタ５０２のカウントが第64番
（第０番）となるとフリツプフロツプ８６がカウ
ンタ５０２からのP_OFFパルスに応じてリセツトさ
れる。その後P_ONパルスによつてフリツプフロツ
プ８６が再びセツトされるまでFIFOメモリ３へ
の書込みは停止され、その間は読出しだけが行な
われる。このようにしてFIFOメモリ３への書込みは64
語毎に中断され、たとえば第２表のA₁〜G₁#の
オクターブでは楽音波形の64/1024の周期ごとに、
A₇〜G₇#のオクターブでは楽音波形の64/16の周
期ごとに書込みは中断するが、いずれの場合にも
読出しは連続して行なわれて楽音波形が発生され
る。また、たとえば読出しクロツクパルス発生器５
０１で発生されるクロツクパルスの周波数は同じ
く28.160［ＫHz］の場合でもオクターブコード
OCCが論理「000」にあるときはFIFOメモリ３
から読出される楽音波形の基本周波数は28.160
［ＫHz］÷1024＝27.5［Hz］となり、オクターブコ
ードOCCが論理「110」にあるときは28.160［Ｋ
Hz］÷16＝1760［Hz］となる。 FIFOメモリ３から出力される楽音波形のデイ
ジタルコードはゲート回路７を介してサウンドシ
ステム６に入力されてアナログ電圧に変換され、
必要な場合は更に種々の演奏効果が付与されて発
音される。サウンドシステムに関しては従来よく
知られているのでその説明は省略する。以上の説明によつて明らかなように、第２図に
示す実施例の楽音発生部３４では、共通の情報伝
送路１０を介して信号Ｓ，Ｅ，ノードコード
NTC、オクターブコードOCC、パラメータコー
ドA₁，A₂，A₃，P.Qを与えることによつて押圧
したキーに対応する基本周波数で希望の音色を有
する楽音を発生することができる。また、これら
データの性質上ノートコードNTC及びオクター
ブコードOCCは楽音発生中一定とするが、パラ
メータコードＰ，Ｑは適宜変化させてアタツク部
及びリリース部における好ましい楽音波形を形成
するのが一般的な設計である。パラメータコード
A₁，A₂，A₃はセレクタ２が切換えられた後にこ
れを変化することは無意味であるが、セレクタ２
の切換前において適宜変化させることもあり得
る。データNTC及びOCCは一般には鍵盤部３０か
ら共通の情報伝送路１０に送出される。このデー
タの発生と送出には従来公知のどのような回路を
使つてもよいが、その１例を第５図に示す。同図
において１０，３０，３１はそれぞれ第１図の同
一符号と同一部分を表わし、共通の情報伝送路１
０はアドレスバスＡ（１０１）、データバスＢ（１
０２）、コントロールバスＣ（１０３）に分けて示
してある。また、第５図の設計例では、インターフエース
３１は第２表および第３表に示すようにオクター
ブコードOCC8種類に対しノートコードNTC１２
種類すなわち12×８＝96個のキーの状態を検出す
る容量を具えているが、鍵盤部３０に実装されて
いるキーは61個の場合を示している。パルス発生器３１６は走査用クロツクパルス
φ₁をカウンタ３１２に供給し、パルス発生器３
１６、カウンタ３１２、デコーダ３１１、オアゲ
ート３１３、シフトレジスタ３１４及びラツチ３
１５でキー状態検出装置を構成する。カウンタ３
１２の最低位の４段は12進接続になつており、デ
コーダ３１１もそれに対応する接続になつてい
る。また、デコーダ３１１の出力は、61個のキー
に対応する以外のものは省略することができる。
このようなカウンタの構成にすると、ラツチ３１
５の下位４ビツトはそのままノートコードNTC
を表わし、上位３ビツトはそのままオクターブコ
ードOCCを表わすことになる。第５図に示す例では、キーは優先順位が付され
た接続になつていて、同時にオン状態となるキー
のうち最優先順位を有するキーにだけ端子３０１
から論理“１”の電圧が供給され、カウンタ３１
２の計数値がそのキーに対応する数値となつた時
に各々のアンドゲートを介してオアゲート３１３
から論理“１”のパルスが出力される。シフトレ
ジスタ３１４はこれらのパルスを走査の１周期分
だけ遅延するためのもので、アンドゲート３１９
の出力は１回前の走査では存在しなかつたパルス
が分回の走査で検出されたことを意味するのでキ
ーオン時点を表わすパルスK_ONすなわちエンベロ
ーブスタートの信号となる。同様にアンドゲート
３２０の出力は１回前の走査の時は存在していた
パルスが今回の走査では消滅したことを意味する
のでキーオフ時点を表わすパルスK_OFFすなわちリ
リーススタートの信号となる。アンドゲート３１
９の出力パルスK_ONでカウンタ３１２の出力をラ
ツチ３１５に入力すると、ラツチ３１５の出力は
ノートコードNTC，オクターブコードOCCとな
る。このラツチ３１５の出力はアドレスデコーダ
３１７に所定のアドレス信号が到来するとゲート
３１８を経て読出される。なお、ゲート３１８に
はさらにコントロールバスＣ（１０３）から与え
られるゲートイネーブル信号GEが加えられてい
る。タイマ３９の一構成例を第６図に示す。同図に
示すタイマではFIFOメモリ３の読出し制御用パ
ルスP₅₀₃（第２図および第４図参照）を分周器３
８６に入力し、この分周器３８６の分周出力デー
タのうち所定のビツトをセレクタ３８７において
データOCCにより選択し、この選択したビツト
のパルスを用いて時間の測定を行なうようにして
いるので、時間の測定単位は楽音波形の１周期と
なる。第６図において、３８８はアドレスデコー
ダ、３８９はカウンタ、３９０はコンパレータ、
３９１，３９２，３９３はそれぞれラツチ、３９
４，３９５，３９６はそれぞれアンドゲートであ
つて、それぞれ対応するラツチ３９１，３９２，
３９３にデータラツチパルスを送出し、そのとき
のアドレスデコーダ３８８の出力内容に対応した
ラツチにデータバスＢ（１０２）のデータを入力
する。ラツチ３９１にはオクターブコードOCC
が、ラツチ３９２にはカウンタ３８９の制御信号
が、ラツチ３９３には波形発生の各ステートの時
間データt₁，t₂，t₃等が入力されるが、これに関
しては後節で説明する。コンパレータ３９０はカウンタ３８９のデータ
とラツチ３９３のデータが一致したとき第６図に
P_tinerとして表わすパルスを出力し、CPU２０に
割込みをかけるが、これに関しては後節で説明す
る。以上、第２図について端末機器における信号利
用の一例を説明し、第５図について共通の情報伝
送路１０と鍵盤部３０との間の信号授受の一例を
説明したが、CPU２０、メモリ装置２２と各種
の端末機器間に共通の情報伝送路１０を介して信
号を授受する機構は電子計算機の技術分野におい
てはよく知られている所であり、第１図に示す電
子楽器においても同様の信号授受機構を用いるこ
とができるのでこれに関する説明は省略する。また、端末機器からCPU２０への割込み（イ
ンターラプシヨン）およびその処理も一般の電子
計算機におけると同様に行なわれるので一般的な
説明は省略するが、一例として第５図のK_ON，
K_OFFのパルスおよび第６図のP_tinerのパルスによ
つて割込みをかけ、第７図T₆に示す波形の楽音
を発生する場合のフローチヤートを第８図に示
す。フローチヤートにおける主プログラムは第８図
の左端に示すように音色制御盤部３２の走査、表
示盤部３６のポーリング等をくり返し行なうプロ
グラムであつて割込みが終れば主プログラムに戻
ることは申すまでもない。 K_ONによる割込みでは、アドレスデコーダ３１
７（第５図）にアドレスが送り出され、ゲート３
１８を通してノートコードNTC及びオクターブ
コードOCCが読込まれる。次に初期値としてス
テート＝０が設定され、CPU２０はステート＝
０に対応するパラメータコードA₁，A₂，A₃、ノ
ートコードNTC、オクターブコードOCC、パラ
メータコードＰ，Ｑ（第８図にP₁，Q₁で表わす）
を送出すると共に、信号ＳとしてはＳ＝“０”を
送出し、したがつてセレクタ２はこの期間初期波
形発生器１の出力をFIFOメモリ３に入力する。
また、時間データt₁を送出してラツチ３９３（第
６図）に入力する一方、ラツチ３９２にカウンタ
制御信号を入力してカウンタリセツト信号CR及
びカウンタイネーブル信号CEに応じてカウンタ
３８９をリセツトおよびイネーブルする。次に楽
音出力イネーブル信号Ｅを送つてゲート回路７を
導通させ、FIFOメモリ３の出力をサウンドシス
テム６へ供給する。これでK_ONによる割込みは終
り主プログラムへ戻る。次に、カウンタ３８９が時間データt₁に対応し
た計数値になると、コンパレータ３９０からパル
スP_tinerが出力してパルスP_tinerによる割込みが発
生する。P_tinerによる割込みのときは、ステート
がどの値にあるかが判断された後ステートが１だ
け進められ、ステート＝１となると、信号ＳはＳ
＝“１”とし、セレクタ２はフイルタ５を循環し
た楽音波形をFIFOメモリ３に入力し、先のK_ON
の割込みによつて入力されているパラメータコー
ドP₁，Q₁によつて第７図にステート１で示すよ
うな波形を発生する。また、時間データt₂を送出
してラツチ３９３に入力し、前回同様にカウンタ
３８９をリセツトおよびイネーブルした後主プロ
グラムへ戻る。次に、カウンタ３８９が時間データt₂に対応し
た計数値になると、コンパレータ３９０からパル
スP_tinerが出力してP_tinerによる割込みが発生し、
ステートに１が加算されてステート＝２となり、
それに相当するパラメータコードＰ，Ｑ（第８図
にP₂，Q₂で表わす）が送出され、第７図にステ
ート２で示す波形が発生する。また、タイマ３９
をデイスエーブルしておく（カウンタ３８９をデ
イスエーブルしておく）ので、時間の経過によつ
てP_tinerによる割込みが発生することはない。ステート＝２のあと、K_OFFによる割込みが発生
し、ステート＝３にセツトし、それに相当するパ
ラメータコードＰ，Ｑ（第８図ではP₃，Q₃で表わ
す）を送出して第７図にステート３で示す波形を
発生する。そして、時間データt₃をラツチ３９３
に送出すると共にカウンタ３８９をリセツトおよ
びイネーブルした後主プログラムに戻る。次に、カウンタ３８９が時間データt₃に対応し
た計数値になると、P_tinerによる割込みがかかる。
このときステート＝４となり、信号Ｅによりゲー
ト回路７を非導通にして楽音出力をデイスエーブ
ルして主プログラムへ戻る。したがつて全体的には第７図に示すような波形
が発生される。演奏者が音色を決定するパラメータコードA₁，
A₂，A₃，Ｐ，Ｑの変更又はCPU制御プログラム
の変更を望む場合は、音色制御盤部３２又は
CPU制御盤部２４のスイツチを適宜操作すれば
よい。このようにすると、割込みが行なわれ、変
更操作に応じた楽音発生動作が行なわれる。

【図面の簡単な説明】

第１図はこの発明の一実施例による電子楽器を
示すブロツク線図、第２図は上記電子楽器におけ
る楽音発生部の一構成例を示すブロツク線図、第
３図は上記楽音発生部におけるアドレスカウンタ
出力の接続制御動作を説明するための接続図、第
４図は上記楽音発生部におけるFIFOメモリの書
込・読出動作を説明するためのタイムチヤート、
第５図は上記電子楽器における鍵盤部とそのイン
ターフエイス回路の一構成例を示すブロツク線
図、第６図は上記電子楽器におけるタイマの一構
成例を示すブロツク線図、第７図は上記楽音発生
部で発生される楽音波形の一例を示す波形図、第
８図は主プログラムに対するいくつかの割込処理
を示すフローチヤートである。１０…共通の情報伝送路、２０…CPU、２２
…メモリ装置、２４…CPU制御盤部、３０…鍵
盤部、３２…音色制御盤部、３４…楽音発生部、
３６…表示盤部、３８…変復調回路、３９…タイ
マ。

Claims

【特許請求の範囲】１(a) データ遅延手段及びデイジタルフイルタを
閉ループ状に接続して成るデータ循環路であつ
て、所定期間分の波形データを受取り、該波形
データを繰返し循環させることにより該フイル
タの特性に対応してスペクトルが時間変化する
波形データを形成するものと、 (b) 楽音ピツチを指示するピツチ指示手段と、 (c) このピツチ指示手段で指示された楽音ピツチ
に対応して前記データ遅延手段の遅延段数を制
御することにより該データ遅延手段に該楽音ピ
ツチに対応した遅延量をもたせる遅延制御手段
と、 (d) 前記遅延量に対応した楽音ピツチを有する楽
音波形データを前記データ循環路から導出する
データ導出手段と、をそなえた楽音合成装置。