JPH0329875A - 強磁性体磁気抵抗素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、ブリッジ接続された薄膜磁気抵抗部の差動検
出動作により磁界を検出する強磁性体磁気抵抗素子に関
する。

（従来の技術） 従来より、磁気センサとして絶縁基板上に強磁性体を成
膜して或る磁気抵抗素子が供されている。

つまり、磁気抵抗素子は、これに流れる電流方向及び鎖
交磁界との相互関係に応じてその抵抗値を変化する特性
（磁気異方性効果）を有するから、磁気抵抗素子から出
力される電圧信号の変化度合を測定することにより、磁
気抵抗素子に印加されている磁界方向を検出することが
できる。この種の磁気抵抗素子の一例を第５図乃至第７
図に示す。

即ち、第５図に示すように絶縁基板１上に強磁性体を例
えばスパッタ装置或は真空蒸着装置により成膜した後に
フォトリソグラフイを行なうことに？り、長辺部２及び
短辺部３を連結して成る蛇行形状の第１の薄膜磁気抵抗
部４及び第２の薄膜磁気抵抗部５を形或すると共に、そ
れらを直列接続することにより形成されている。また、
第１の薄膜磁気抵抗部４の一端に電源人力端子６が形成
され、第２の薄膜磁気抵抗部５の一端に電源人力端子７
が形成され、各薄膜磁気抵抗部４，５の共通接続点に出
力端子８が形成されている。この場合、各薄膜磁気抵抗
部４，５のパターン形状は、それらの各批抗値が５Ｌ＜
１１つそれらの各長辺部２の指向方向が互いに直交する
ように決定されている。

そして、絶縁■基板１は混成集積回路基板９（第７図参
照）上の所定位置に配置されていると共に、その絶縁基
板１上の各薄膜磁気抵抗部４．５は混成集積回路基板９
に形成された各回路と接続されている。つまり、第６図
に示すように電源人力端子６は正電源ライン１０と接続
され、ｒａ　ｙ．人力端子７はアースライン１１と接続
され、出力端子８は比較器１２の反転入力端子（−）と
接続されている。一方、混或集積回路基板９上には第７
図に示すように例えば酸化ルテニウムを印刷して成る第
１の厚膜抵抗部１３及び第２の厚膜抵抗部１４が直列接
続されて形成されている。そして、第１の厚膜抵抗部１
３の一端は正電源ライン１０と接続され、第２の厚膜抵
抗部１４の一端はアースライン１１と接続され、各厚膜
抵抗部１３．１４の共通接続点は比較器１２の非反転入
力端子（＋）と接続されている。以上の構成により、出
力端子８からは電源電圧Ｖ。の１／２の電圧信号Ｖａ（
＝ＶＯ／２）’が出力されていると共に、各厚膜抵抗部
１Ｂ，１．４の共通接続点からは乱準電圧Ｖ。／２が出
力されている。

そして、第７図に示すように混成集積回路基板９を円筒
磁石１５の外周面近傍に配置すると、その配置状態で第
１，第２の薄膜磁気抵抗部４，５に円筒磁石１５からの
磁界が錯交する。このとき、各薄膜磁気抵抗部４，５の
各長辺部２の指向方向が直交している関係から、鎖交磁
界の方向に応じて例えば第１の薄膜磁気抵抗部４の抵抗
値が高くなったときは、第２の薄膜磁気抵抗部５の抵抗
値が低くなり、これに伴って出力端子８からの電圧信号
Ｖａは鎖交磁界の方向に応じてＶ。／２から変動する。

そして、比較器１２において電圧信号Ｖａと基準電圧Ｖ
。／２とが比較され、以てこの比較器１２から鎖交磁界
の方向を示すパルス信号が出力されるから、そのパルス
信号に基づいて鎖交磁界の方向を検出することができる
６しかして、比較器１２からのパルス信号が鎖交磁界の
方向を正確に示すためには、第１，第２の厚膜抵抗部１
３，１４の抵抗値を一致させて基準電圧をＶ。／２に正
確に設定しなければならない。ところが、酸化ルテニウ
ムを印刷しただけでは各厚膜抵抗部１３．１４を所望の
抵抗値に設定することは困難であるから、例えば第２の
厚膜抵抗部１４の抵抗値を第１の厚膜抵抗部１３の抵抗
値よりも予め低く設定した上で、第２の厚膜抵抗部１４
をトリミングすることにより（トリミング位置を第７図
に１４ａで示す）、各厚膜抵抗部１３．１４の抵抗値を
一致させるようにしている。このため、製造行程が複雑
となるばかりでなく、厚膜抵抗はトリ５ ミング精度を高めるために、厚膜抵抗部１３，１４の必
要面積が大きくなって混成集積回路基板９の小形化を図
ることが難しい。また、トリミングを施して各厚膜抵抗
部１３．１４を同一抵抗値にすることにより基準電圧を
正確にＶ。／２に設定した場合であっ七も、各厚膜抵抗
１３．１’４の温度係数が異なることは通常であるから
、温度変化に伴って各厚膜抵抗部１３．１４の抵抗値が
変化して基準電圧がＶ。／２から変動してしまう。

そこで、厚膜抵抗を利用しない構成の磁気抵抗素子が考
えられている。つまり、第８図に示すように長辺部１６
及び短辺部１７を連結して或る蛇行形状の第１薄膜磁気
抵抗部１８，第２の薄膜磁気抵抗部１９，第３の薄膜磁
気抵抗部２０及び第４の薄膜磁気抵抗部２１を絶縁基板
２２上に成膜することにより形成されている。この場合
、第１及び第２の薄膜磁気抵抗部１８及び１９は所定ピ
ッチ（円筒磁石１５の隣接Ｎ，Ｓ間の着磁ピッチがλの
場合は（λ／２＋ｎλ（ｎは自然数））となるように並
列配置されていると共に、第３及び６ 第４の薄膜磁気抵抗部２０及び２１も同所定ピッチで形
威されている。また、第１及び第４の薄膜磁気抵抗部１
８及び２１は縦列配置されていると共に、第２及び第３
の薄膜磁気抵抗部１つ及び２０も縦列配置されている。

そして、これら各薄膜磁気抵抗部１８乃至２１は第９図
に示すようにブリッジ接続されている。つまり、第１，
第２の薄膜磁気抵抗部１８．１９は直列接続され、第３
，第４の薄膜磁気抵抗部２０．２１は直列接続されると
共に、第１，第２の薄膜磁気抵抗部１８，１９から成る
直列回路と第３，第４の薄膜磁気抵抗部２０．２１から
成る直列回路とは並列接続されている。そして、第１，
第３の薄膜磁気抵抗部１８，２０の共通接続点は正電源
ライン２３と接続され、第２，第４の薄膜磁気抵抗部１
９．２１の共通接続点はアースライン２４と接続されて
いる。

また、第１，第２の薄膜磁気抵抗部１８．１９の共通接
続点は比較器２５の反転入力端子（−）と接続され、第
３，第４の薄膜磁気抵抗部２０，２１の共通接続点は比
較器２５の非反転入力端子（＋）と接続されている。以
上の構成により、第１，第２の薄膜磁気抵抗部１８．１
９の共通接続点からは電圧信号Ｖａ　　（−Ｖ。／２）
が出力されると共に、第３，第４の薄膜磁気抵抗部２０
，２１の共通接続点からは電圧信号Ｖｂ　　（−Ｖ。／
２）が出力される。

そして、上記構成の混戊集積回路基板を円筒磁石１５の
外周面近傍に位置させると、上記配置寸法関係により第
１，第４の薄膜磁気抵抗部１８．２１に同一方向の磁界
が印加されると共に、第２，第３の薄膜磁気抵抗部１９
．２０には薄膜磁気抵抗部１８．２１に印加された磁界
方向と略直交する方向の磁界が印加される。そして、円
筒磁石１５が回転すると、第１，第４の薄膜磁気抵抗部
］８，２１に印加されている磁界方向と第２，第３の薄
膜磁気抵抗部１９．２０に印加されている磁界方向は、
互いに略直交した関係を保ちながら回転するようになる
。このとき、鎖交磁界の方向に応じて例えば第１，第４
の薄膜磁気抵抗部１８．２１の抵抗値が高くなったとき
は、第２，第３の薄膜磁気抵抗部１９．２０の抵抗値は
低くなるから、比較器２５において各電圧信号Ｖａ，Ｖ
ｂの電圧差に基づいて差動検出動作が行なわれる。とこ
ろが、この磁気抵抗素子では、円筒磁石１５の着磁ピッ
チがλのときはその円筒磁石１５からの磁界方向を効率
良く検出することができるものの、着磁ビッチがλてな
い円筒磁石からの磁界を検出しようとすると差動検出動
作が行なわれず、出力が低下するという欠点がある。

しかして、上述の如く第１乃至第４の薄膜磁気抵抗部を
ブリッジ接続して成る磁気抵抗素子の欠点を解決する構
成として、第１０図及び第１１図に示す磁気抵抗素子を
本発明者は考えた。つまり、第１０図に示す磁気抵抗素
子は、蛇行形状を威す第１の薄膜磁気抵抗部２６の長辺
部２６ａの指向方向と蛇行状を威す第２の薄膜磁気抵抗
部２７の長辺部２７ａの指向方向とを互いに直交させて
形成すると共に、同様に蛇行状を成す第３．第４の薄膜
磁気抵抗部２８．２９の各長辺部２８ａ，２９ａの各指
向方向を互いに直交させて形成されて９ いる。また、直列接続された第１，第２の薄膜磁気抵抗
部２６．２７と直列接続された第３，第４の薄膜磁気抵
抗部２８．２９は並列配置されている。そして、各薄膜
磁気抵抗部２６乃至２９は第９図に示すようにブリッジ
接続されている。以上の措成により、各薄脱磁気抵抗部
２６乃至２つに円筒磁石１５からの磁界が鎖交すると、
例えば第１，第４の薄膜磁気抵抗部２６．２９の長辺部
２６ａ，２９ａに沿った方向に磁界が印加されたときは
、第２．第３の薄膜磁気抵抗部２７．２８にはこれらの
長辺部２７ａ，２８ａに直交する方向に磁界が印加され
るから、第８図に示す磁気抵抗素子と同様に差動検出動
作が行なうことができると共に、固筒磁石１５の着磁ピ
ッチの変更に対して対応することができる。

また、第１１図に示す磁気抵抗素子は、第１０図に示す
磁気抵抗素子を一部変形した例であり、この磁気抵抗素
子は、第１．第２の薄膜磁気抵抗部２６．２７から成る
直列回路と第３，第４の薄膜磁気抵抗部２８．２９から
成る直列回路とは直１０ 線上に配置されているだけで、その他の構成は第１０図
に示す磁気抵抗素子と同一である。従って、この磁気抵
抗素子においても、第１乃至第４の薄膜磁気抵抗部２６
乃至２つにより効率良く差動検出を行なうことができる
。

（発明が解決しようとする課題） しかしながら、第１０図に示す磁気抵抗素子の場合、第
１乃至第４の薄膜磁気抵抗部２６乃至２９が矩形状に配
置されている関係から、第３，第４の薄膜磁気抵抗部２
８．２９が円筒磁石１５の着磁面から離れ過ぎてしまう
。このため、第３，第４の薄膜磁気抵抗部２８．２９に
印加される磁界強度が検出に最適な２００ガウス以下と
なって検出特性が悪化してしまう。また、磁界強度を維
持するために各薄膜磁気抵抗部２６乃至２８の奥行き寸
法を１７２に縮小した場合は、各薄膜磁気抵抗部２６乃
至２つの抵抗値が半減してしまう。

また、第１１図に示す磁気抵抗素子の場合、第１乃至第
４の薄膜磁気抵抗部２６乃至２９は直線上に配置されて
いることにより鎖交磁界の強度を１１ 最適に保つことができるものの、例えば第１，第４の薄
膜磁気抵抗部２６．２８が離れて形成されているために
それらの磁気抵抗特性が一致しないという問題がある。

その原因の第１として、スパッタ装置或は真空蒸着装置
により絶縁基板に成膜された強磁性体薄膜はその形成部
位によって成膜厚さが不均一となることがあり、このよ
うな場合、同一検出動作特性を示すはずの例えば第１，
第４の各薄膜磁気抵抗部２６．２９の検出動作特性が一
致しなくなって全体の検出特性が悪化してしまうのであ
る。その原因の第２として同一検出動作特性を示すはず
の例えば第１，，第４の各薄膜磁気抵抗部２６．２９の
距離が離れているため、各薄膜磁気抵抗部２６．２９に
同一方向磁場が印加出来なくなり、印加される磁場に方
向差を生じる。

このため、本来なら鎖交磁界の方向変化に伴って第１２
図に実線で示すように変化する電圧信号Ｖａ　（第１，
第２の薄膜磁気抵抗部２６．２７の共通接続点からの電
圧信号）に対応して、一点鎖線で示すように変化すべき
電圧信号Ｖｂ　　（第３，第１２ ４の薄膜磁気抵抗部２８．２９からの電圧信号）が破線
で示すように正規の検出波形から変動してしまうので、
第１３図に実線で示すように変化すべき差動電圧信号（
電圧信号Ｖａと電圧信号ｖｂとの電圧差）が破線で示す
ように変動してしまい、これにより、差動電圧信号に基
づく磁界検出を正確に行なえなくなる。

本発明は上記事情に鑑みてなされたもので、その目的は
、基板上に形成した薄膜磁気抵抗部をブリッジ接続して
或るものにおいて、差動検出動作を確実に行なうことが
できる強磁性体磁気抵抗素子を提供するにある。

［発明の構成コ （課題を解沫するための手段） 本発明の強磁性体磁気抵抗素子は、基板上に強磁性体を
成膜して成る蛇行形状の第１乃至第４の薄膜磁気抵抗部
を、第１及び第２の薄膜磁気抵抗部を直列接続するとノ
（に第３及び第４の薄膜磁気抵抗部を直列接続し且つ上
記第１及び第２の薄膜磁気抵抗部の直列回路と上記第３
及び第４の薄膜１　３ 磁気抵抗部の直列回路とを並列接続すると共に、前記第
１及び第３の薄膜磁気抵抗部の共通接続点と前記第２及
び第４の薄膜磁気抵抗部の共通接続点との間に電圧を印
加した状態で、前記第１及び第２の薄膜磁気抵抗部の共
通接続点と第３及び第４の薄膜磁気抵抗部の共通接続点
との間から差動電圧信号を得るものにおいて、前記第１
及び第４の薄膜磁気抵抗部の薄膜パターンを互いに近接
した並列パターンとなるように配置すると共に、第２及
び第３の薄膜磁気抵抗部の薄膜パターンを互いに近接し
た並列パターンとなるように配置したものである。

（作用） 第１乃至第４の薄膜磁気抵抗部に同一方向の磁界が印加
されると、第１，第２の薄膜磁気抵坑部の共通接続点と
第３，第４の薄膜磁気抵抗部の共通接続点との間から差
動電圧信号が出力される。

このとき、第１及び第４の薄膜磁気抵抗部の薄膜パター
ンは互いに近接した並列パターンとなるように配置され
ていると共に、第２及び第３の薄１　４ 膜磁気抵抗部の薄膜パターンは互いに近接した並列パタ
ーンとなるように配置されているので、第１及び第４の
薄膜磁気抵抗部は同一検出動作特性を示すと共に、第２
及び第３の薄膜磁気抵抗部は同一検出動作特性を示す。

また、第１及び第４の薄膜磁気抵抗部は基板上の同一部
位に形成されているから、基板上の形成位置が異なるこ
とによる不具合を生じない。従って、ブリッジ接続され
た各薄膜磁気抵抗部から出力される差動電圧信号に基づ
いて鎖交磁界を正確に検出することができる。

（実施例） 以下、本発明の一実施例を第１図乃至第４図を参照して
説明する。

まず、第１図において、絶縁基板３１上には蛇行形状の
第１の薄膜磁気抵抗部３２．第２の薄膜磁気抵抗部３３
，第３の薄膜磁気抵抗部３４及び第４の薄膜磁気抵抗部
３５が夫々同一抵抗値で形成されている。これら各薄膜
磁気抵抗部３２乃至３５は、絶縁基板３１上に強磁性体
を例えばスパッタ装置或は真空蒸着装置を用いて成膜し
た後に１５ フォトリソグラフィを行なうことにより形成されるもの
で、例えば第１の薄膜磁気抵抗部３２は複数の長辺部３
２ａ及び複数の短辺部３２ｂを交互に連結状態で形成す
ることにより或る。この場合、第１の薄膜磁気抵抗部３
２の長辺部３２ａの指向方向と第２の薄膜磁気抵抗部３
３の長辺部３３ａの指向方向とは互いに直交するように
形成されていると共に、第３の薄膜磁気抵抗部３４の長
辺部３４ａと第４の薄膜磁気抵抗部３５の長辺部３５ａ
の指向方向とは略直交するように形成されている。そし
て、第１及び第２の薄膜磁気抵抗部３２及び３３は直列
接続され、第３及び熱４の薄膜磁気抵抗部３４及び３５
は直列接続されている。

しかして、第４及び第３の薄膜磁気−抵抗部３５及び３
４は、上記第１及び第２の薄膜磁気抵抗部３２及び３３
と略同一パターンに夫々形成されており、そのパターン
形成位置は各薄膜磁気批抗部３２及び３３と近接した並
列パターンとなるように配置されている。つまり、第４
の薄膜磁気抵抗部３５は、これの長辺部３５ａ及び短辺
部３５ｂ１６ が第１の薄膜磁気抵抗部３２の長辺部３２ａ及び短辺部
３２ｂと夫々近接した並列パターンとなるように配置さ
れている。同様に、第３の薄膜磁気抵抗部３４の長辺部
３４ａ及び短辺部３４ｂは、第２の薄膜磁気抵抗部３３
の長辺部３３ａ及び短辺部３３ｂと夫々近接した並列パ
ターンとなるように配置されている。そして、第１の薄
膜磁気抵抗部３２の一端に電源人力端子３６が形成され
、第２の薄膜磁気抵抗部３３の一端に電源人力端子３７
が形成され、各薄膜磁気抵抗部３２．３３の共通接続点
に出力端子３８が形成されている。また、第３の薄膜磁
気抵抗部３４の一端に電源人力端子３つが形威され、第
４の薄膜磁気抵抗部３５の一端に電源入力端子４０が形
成され、各薄膜磁気抵抗部３４．３５の共通接続点に出
力端子４１が形威されている。

そして、絶縁址板３１は第３図に示すように混成集積回
路越板４２上に配設されており、その配設状態で絶縁基
板３１上の各端子は混成集積回路基板４２上の各回路と
接続されている。

１　７ 次に第２図に基づいて電気的接続関係を説明する。

絶縁基板３１上の各電源入力端子３６．３９は混或集積
回路基板４２に形成された正電源ライン４３と接続され
、各電源人力端子３７．４０はアースライン４４と接続
されている。以上の構成により、各出力端子３８．４１
からは電源電圧Ｖ。

の１／２の電圧信号Ｖａ（−Ｖ。／２）が出力されてい
る。また、混成集積回路基板４２には比較器４５が実装
されており、絶縁基板３１上の出力端子３８は比較器４
５の反転入力端子（一）と接続され、出力端子４１は比
較器４５の非反転入力端子（＋）と接続されている。そ
して、比較器４５の出力端子は分周回路４６と接続され
ている。

この分周回路４６は入力パルスを１／２に分周して出力
するもので、その分周動作により、出力端子４１の波形
の波長が同じであれば、比較器４５からの出力のデュー
テイ比によらず分周回路４６の出力のデューティ比は５
０％となる。

次に上記構成の作用について説明する。

１８ 第３図に示すように混成集積回路基板４２を円筒磁石４
７の外周面（着磁面）に対向配置する。

すると、第４図に示すように円筒磁石４７の外周面から
はＮ極からＳ極に向かう磁力線が放出されているから、
その磁力線中に混成集積回路基板４２が位置することに
より第１乃至第４の薄膜磁気抵抗部３２乃至３５に磁界
が鎖交する。

ここで、各第１乃至第４の薄膜磁気抵抗部３２乃至３５
にあっては、鎖交磁界の方向がそれらの長辺部に沿った
方向となったときはその抵抗値が最大値となり、鎖交磁
界の方向が長辺部と直交する方向となったときはその抵
抗値が最小値となる性質（磁気異方性効果）を有するか
ら、円筒磁石４７の回転に伴って各薄膜磁気抵抗部３２
乃至３５に印加されている鎖交磁界の・方向が回転する
と、その方向に応じて各薄膜磁気抵抗部の抵抗値が変化
する。この場合、第１の薄膜磁気抵抗部３２の長辺部３
２ａの指向方向は第２の薄膜磁気抵抗部３３の長辺部３
３ａの指向方向と直交しているから、鎖交磁界の方向に
応じて例えば第１の薄膜磁１９ 気抵抗部３２の抵抗値が高くなったときは、第２の薄膜
磁気抵抗部３３の抵抗値は低くなり、これにより出力端
子３８からの電圧信号ＶａはＶ。／２から低くなる。

しかして、第４の薄膜磁気抵抗部３５は、第１の薄膜磁
気抵抗部３２と略同一パターン形状であると共に絶縁基
板３１上の略同一部位に形成されているから、第１の薄
膜磁気抵抗部３２の抵抗値が鎖交磁界の影響を受けて上
述の如く高くなったときは、第４の薄膜磁気抵抗部の抵
抗値も同様に高くなる。さらに、第３の薄膜磁気抵抗部
３４は、第２の薄膜磁気抵抗部３３と同一パターンであ
ると共に絶縁基板３１上の同一部位に形威されているか
ら、第２の薄膜磁気抵抗部３３の抵抗値が錯交磁界の影
響を受けて低くなったときは、第３の薄膜磁気抵抗部３
４の抵抗値も低くなり、これにより出力端子４１からの
電圧信号ｖｂはＶ。／２から高くなる。要するに、鎖交
磁界の影響を受けて電圧信号ＶａがＶ。／２から変動し
たときは、その変動分だけ電圧信号ｖｂが電圧信号Ｖａ
の変２０ 化方向と反対極性方向に変動するという差動検出がブリ
ッジ接続された第１乃至第４の薄膜磁気抵抗部３２乃至
３５において行なわれるのである。

そして、電圧信号Ｖａが電圧信号ｖｂを上回っていると
き、つまり比較器４５に対する差動電圧信号が負極性と
なるときは比較器４５からロウレベル信号が出力され、
電圧信号Ｖａが電圧信号ｖｂを上回っているとき、つま
り差動電圧信号が正極性のなるときは比較器４５からハ
イレベル信号が出力されるから、円筒磁石４７の回転に
伴って比較器４５からは第２図に示すようなパルス信号
が出力される。そして、出力端子４１の信号波形の波長
は円筒磁石４７の着磁ピッチにより決まる。

円筒磁石４７の着磁ピッチは容易に略等しくできるから
比較器４５の人力端子４１の波長も略等しくなる。

従って、分周回路４６の出力のデューティ比は、比較器
４５からの出力のデューティ比によらず、略５０％とな
る。

要するに、上記構成のものによれば、ブリッジ２１ 接続された第１乃至第４の薄膜磁気抵抗部３２乃至３５
において、第１の薄膜磁気抵抗部３２と第４の薄膜磁気
抵抗部３５とを絶縁基板３１上の略同一部位に形或する
と共に、第２の薄膜磁気抵抗部３３と第３の＃膜磁気抵
抗部３４とを絶縁基板３１上の略同一部位に形成して、
夫々の薄膜磁気抵抗部３２乃至３５に同一強度で且つ同
一方向の磁界を印加するようにしたので、第１乃至第４
の薄膜磁気抵抗部３２乃至３５において差動検出動作を
確実に行なうことができる。

さらに、第１，第４の薄膜磁気抵抗部３２，３５及び第
２，第３の薄膜磁気抵抗部３３．３４は、絶縁基板３１
上において互いに近接した位置に形成されているから、
絶縁基板上における形成部位が異なることにより生じる
検出動作特性の不〒致を生じることはない。

［発明の効果］ 以上の説明から明らかなように、本発明の磁気抵抗素子
は、直列接続された第１及び第２の薄膜磁気抵抗部と直
列接続された第３及び第４の薄膜２２ 磁気抵抗部とを並列接続したものにおいて、第１及び第
４の薄膜磁気抵抗部の薄膜パターンを互いに近接した並
列パターンとなるように配置すると共に、第２及び第３
の薄膜磁気抵抗部の薄膜パターンを互いに近接した並列
パターンとなるように配置したので、基板上に形成した
薄膜磁気抵抗部をブリッジ接続して成るものにおいて、
差動検出動作を確実に行なうことができるという優れた
効果を奏する。

【図面の簡単な説明】

第１図乃至第４図は本発明の一実施例を示すもので、第
１図は絶縁基板の平面図、第２図は電気配線図、第３図
は検出状態で示す斜視図、第４図は検出状態で示す平面
図である。また、第５図乃至第１３図は従来例を示して
おり、第５図，第８図，第１０図及び第１１図は第１図
相当図、第６図及び第９図は第２図相当図、第７図は第
３図相当図、第１２図は電圧信号を示す信号波形図、第
１３図は差動電圧信号を示す信号波形図である。 図中、３１は絶縁基板（基板）、３２は第１の２３ 薄膜磁気抵抗部、３３は第２の薄膜磁気抵抗部、３４は
第３の薄膜磁気抵抗部、３５は第４の薄膜磁気抵抗部、
４２は混戊集積回路越板、４５は比較器、４６は分周回
路、４７は円筒磁石である。

Claims (1)

【特許請求の範囲】
1. １、基板上に強磁性体を成膜して成る蛇行形状の第１乃
   至第４の薄膜磁気抵抗部を、第１及び第２の薄膜磁気抵
   抗部を直列接続すると共に第３及び第４の薄膜磁気抵抗
   部を直列接続し且つ上記第１及び第２の薄膜磁気抵抗部
   の直列回路と上記第３及び第４の薄膜磁気抵抗部の直列
   回路とを並列接続したものであって、前記第１及び第３
   の薄膜磁気抵抗部の共通接続点と前記第２及び第４の薄
   膜磁気抵抗部の共通接続点との間に電圧を印加した状態
   で、前記第１及び第２の薄膜磁気抵抗部の共通接続点と
   第３及び第４の薄膜磁気抵抗部の共通接続点との間から
   差動電圧信号を得る強磁性体磁気抵抗素子において、前
   記第１及び第４の薄膜磁気抵抗部の薄膜パターンを互い
   に近接した並列パターンとなるように配置すると共に、
   第２及び第３の薄膜磁気抵抗部の薄膜パターンを互いに
   近接した並列パターンとなるように配置したことを特徴
   とする強磁性体磁気抵抗素子。