JPH03297156A

JPH03297156A - カセット内の基板検出装置

Info

Publication number: JPH03297156A
Application number: JP2100667A
Authority: JP
Inventors: Masami Otani; 正美大谷; Yoshimitsu Fukutomi; 義光福冨; Takeo Okamoto; 健男岡本; Yoshiji Oka; 岡　義二
Original assignee: Dainippon Screen Manufacturing Co Ltd
Current assignee: Dainippon Screen Manufacturing Co Ltd
Priority date: 1990-04-16
Filing date: 1990-04-16
Publication date: 1991-12-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈産業上の利用分野〉本発明は、半導体ウェハ等の基板を多段に収納したカセ
ットから基板を取り出したり、あるいはカセットへ基板
を収納したりする際に、カセット内の各段に収納されて
いる基板を検出する装置に関する。

〈従来の技術〉従来、この種の基板検出装置として、次のようなものが
ある。

例えば、基板を収納したカセットを、カセノト内の基板
収納溝のピンチと同じピッチで間欠的に昇降し、所定位
置に固定設置された光センサによってカセット内の谷溝
の基板の有無を検出していくような基板検出装置がある
。

この装置によれば、カセットを昇降させる際に、カセッ
トが振動するためカセット内に付着していた塵埃が離脱
して基板に付着したり、あるいは基板収納溝の内壁と基
板端部とが擦れあって塵埃が発生するといった不都合が
ある。

このような不都合を解消するために、カセットを固定設
置して、基板検出用の光センサをカセットに沿って上下
に間欠送りすることによって、カセットを動かさずにカ
セット内の基板の有無を検出する装置も提案実施されて
いる。

〈発明が解決しようとする課題〉しかしながら、上述した何れの基板検出装置によっても
、カセットの溝ピ・ンチに合わせて、カセットあるいは
光センサを高精度に間欠送りする必要があるので、パル
スモータ等を使った高精度の間欠送り機構を備える必要
があり、結果として装置構造が複雑になるという問題点
がある。

また、カセットあるいは光センサを間欠送りしながら基
板を検出するので、カセット内の各溝全てについて基板
の有無を検出するのに相当の時間を要し、その結果、カ
セットからの基板の取り出しや収納に要する時間が長く
なるという不都合がある。

本発明は、このような事情に鑑みてなされたものであっ
て、カセット内の谷溝における基板の有り無しの情報を
迅速に、かつ、比較的簡単に得ることができるカセット
内の基板検出装置を従供することを目的としている。

〈課題を解決するための手段〉本発明は、このような目的を達成するために、次のよう
な構成をとる。

即ち、本発明は、固定設置されたカセットに沿って光セ
ンサを昇降移動させることによって、カセットの各溝内
の基板の有無を検出するカセット内の基板検出装置であ
って、カセットを挟んで対向配置された投光素子と受光素子と
からなる光センサを一体に昇降させる光センサ昇降機構
と、カセットの基板収納溝に対応するピッチで形成された複
数個の被検出部位をもったピッチ部材およびタイミング
検出センサからなり、これらが前記光センサ昇降機構の
動きに連動して相対移動することにより、前記光センサ
による基板検出タイミングを与えるタイミング信号発生
手段と、カセット内の基板収納溝に対応したアドレス領
域に各収納溝内の基板有り無しの情報を記憶する記憶手
段と、前記タイミング信号発生手段からの基板検出タイミング
信号を計数することによって記憶手段に書き込みアドレ
スを設定するとともに、基板検出タイミング信号を与え
られたときに基板検出用光センサからの検出信号を取込
み、その検出信号から得られた基板有り無し情報を前記
設定されたアドレス領域に書き込むメモリ制御手段と、
を備えたものである。

〈作用〉本発明による作用は次のとおりである。

光センサ昇腎機構は、固定設置されたカセットに沿って
、基板検出用の投光素子と受光素子とを一体的に連続的
に移動させる。このとき、光センサ昇降機構の動きに連
動して、タイミング信号発生手段のピッチ部材とタイミ
ング検出センサとが相対移動することにより、タイミン
グ検出センサは前記基板検出用の光センサの検出タイミ
ング信号を間欠的に出力する。メモリ制御手段は、この
検出タイミング信号を計数することによって、記憶手段
に書き込みアドレスを設定するとともに、前記検出タイ
ミングを与えらるごとに、光センサの検出信号を取り込
み、その検出信号から得られた基板有り無しの情報を、
前記設定されたアドレス領域に順に書き込んでいく。

〈実施例〉以下、本発明の実施例を図面に基づいて詳細に説明する
。

本装置の詳細な構成を説明する前に、第４図および第５
図を参照して、本装置が使用される半導体製造装置の一
例を簡単に説明する。

第４図に示した装置は、半導体ウェハ等の基板にフォト
レジスト等をコーティングして熱処理するための装置で
あり、大きく分けて、カセットＣから基板Ｗを取り出し
たり、カセットＣ内へ基板Ｗを搬入するための基板搬入
・搬出ユニット１と、カセッｌ−Ｃから取り出された基
板Ｗに所要の処理を施すプロセスユニット２とから構成
されている。

第４図、および第５図の平面図に示すように、ｉ板搬入
・搬出ユニット１のカセット設置台３の上には、基板Ｗ
を多段に収納する複数個のカセットＣが設置されており
、このカセット設置台３の内部に本実施例に係る基板検
出装置の要部が設けられている。基板搬入・搬出ユニッ
ト１には、カセット設置台３に沿って水平移動する基板
取り出し機構４が設けられている。

基板取り出し機構４は、昇降および前後動（第５図にお
ける上下方向）可能な基板吸着アーム５があり、この基
板吸着アーム５によって各カセットＣ内の溝に収納され
た基板Ｗを取り出したり、あるいはカセットＣ内に処理
済みの基板Ｗを収納したりするようになっている。

基板取り出し機構４には、基板吸着アーム５によって取
り出された基板Ｗを支持する昇降自在な３本の支持ピン
６□〜６１、および前記支持ピン６１〜６３に支持され
た基板Ｗの中心位置合わせを行う位置合わせ板り、１ｔ
などが備えられている０位置合わせ板７１，７ｇの上に
は、基板Ｗの外径と略同−曲率になるように配列された
複数本の突起８があり、位置合わせ板７１．７□が水平
往復動することにより、前記突起８が基板Ｗの周辺に当
接・離間して、基板Ｗの中心位置合わせを行うようにな
っている。

基板取り出し機構４によって、カセットＣから取り出さ
れて、位置合わせされた基板Ｗは、基板取り出し機構４
によって基板受渡し位置（第４図におけるＰ位置）に移
送された後、プロセスユニット２に備えられた基板搬送
機構９に受は渡される。

基板搬送機構９は、Ｕの字状の基板支持アーム】０に基
板Ｗを載置した状態で基板Ｗを搬送し、プロセスユニッ
ト２に備えられたスピンナ一部１１１．１１２や、熱処
理部１２．〜１２．に基板Ｗを順にセツティングしてい
く、プロセスユニット２で処理された基板Ｗは、前記基
板受渡し位置Ｐにおいて、基板搬送機構９から基板取り
出し機構４へ受は渡された後、基板取り出し機構４によ
ってカセットＣ内に戻される。

以上のような半導体製造装置に備えられた基板検出装置
の一例を、第１図ないし第３図を参照して説明する。第
１図は基板検出装置の一部破断正面図、第２図は第１図
の■−■矢視断面図、第３図は第２図の■−■矢視断面
図である。

カセット設置台３に載置された各カセットＣには、昇降
自在なコの字状のブラケット２１が付設されており、こ
のブラケット２１の先端部にカセットＣ内に収納された
基板Ｗを検出するための投光素子２２および受光素子２
３からなる光センサ２４が取り付けられている。なお、
投光素子２２および受光素子２３は、その光軸が水平方
向に対して若干傾斜した角度（例えば、２〜３度）で取
り付けられることによって、投光素子２２からの照射光
を基板Ｗの厚み以下にまで絞り込まなくても、基板Ｗの
有無によって遮光・透光状態が得られるようになってい
る。

第２図に示すように、カセット設置台３の下方には、ブ
ラケット２１に一体に取り付けられた光センサ２４を昇
降させるための光センサ昇降機構２５がある。光センサ
昇降機構２５は、支持板２０に垂直方向に並設支持され
たロッドレスシリンダ２６とガイド棒２７とを備え、こ
れらに摺動自在に嵌入された可動部材２８をカセット設
置台３を貫通する縦部材２９を介してブラケット２１に
連結した構成になっている。ロッドレスシリンダ２６の
上下端がらエアーを供給してロッドレスシリンダ２６内
の図示しない磁石を上下動させると、これに伴って可動
部材２８が上下動することにより、ブラケット２１に取
り付けられた光センサ２４がカセットＣに沿って昇降す
るようになっている。なお、光センサ昇降機構２５は、
上述のようなロッドレスシリンダ２６に限らず、通常の
エアーシリンダや、モータによる螺子送りｌ！構などで
構成することも可能である。

可動部材２８には、櫛歯状のピンチ部材３０が上下方向
に連結されている。ピッチ部材３０には、被検出部位と
してのスリット３１が、カセットＣの収納溝と同しピッ
チで同数だけ形成されている。ピンチ部材３０の各スリ
ット３１を検出するために、フォトインクラブタのよう
なタイミング検出センサ３２が支持板２０に取り付けら
れている。上述したピッチ部材３０およびタイミング検
出センサ３２は、本発明におけるタイミング全体手段に
相当する。

第６図は、上述した基板検出装置の制御系の構成の概略
を示したブロック図である。

基板検出用の光センサ２４、タイミング検出センサ３２
、および光センサ昇降機構２５は入出力インターフエイ
ス３３を介してＣＰＵ３４に接続されている。

ＣＰ　Ｕ３４は、本発明におけるメモリ制御手段に相当
するもので、光センサ２４およびタイミング検出センサ
３２からの検出信号に基づき、記憶手段としてメモリ３
５に基板有り無し情報を書き込んでいく。

以下、第７図に示したフローチャートを参照して、本実
施例装置の動作を説明する。

ステップＳ１：カセットＣ内の基板検出に先立って、Ｃ
ＰＬＪ３４は内部カウンタの計数値Ｎを初期値に設定す
る。ここでは、計数値Ｎをｒ□ｊにセットしている。

ステップＳ２：光センサ具陳機構２５に光センサ２４の
上昇指令を出す。なお、ここでは、光センサ２４の初期
位置がカセ・ントＣの下端に設定されている。光センサ
２４の上昇指令が出されると、光センサ昇＊ｉ構２５の
ロッドレスシリンダ２６が駆動され、光センサ２４が取
り付けられたブラケット２１が、カセットＣの下端から
上端に向けて連続的に駆動されるとともに、ピッチ部材
３０がこれに伴って上昇する。

ステップＳ３：ＣＰＵ３４は、光センサ２４の上昇指令
を出した後、タイミング検出センサ３２が透光状態にな
ったかどうか、すなわち、ピッチ部材３０のスリット３
１を検出したかどうかを監視する。

ステップＳ４ニスリツト３１を検出すると、計数（１！
Ｎ（始動時には初期価「０」）に「１」を加算して、基
板有り無し情報を書き込むためのメモリ３５のアドレス
Ａを指定する。Ｎ＝ｉのときに指定されるアドレスＡ、
は、カセットＣの下から１段目の基板収納溝に対応して
いる。

ステップＳ５．Ｓ６：次に、光センサ２４からの検出信
号を取り込み、現在の計数値Ｎ（＝１）に対応するメモ
リ３５のアドレスＡ＋ＧＪ域に、光センサ２４の検出信
号から得られた基板有り無しの情報を書き込む。ここで
は、基板有りの場合、「１」を、基板無しの場合、「０
」が書き込まれる。

ステップＳ７二次に、計数（ＩＮが、カセットＣの段数
に応じて定められた数値Ｎ０になっているかどうかを判
断する。計数値ＮがＮｏになっていれば、カセットＣ内
の全ての溝について基板の有り無しを確認したことにな
るので、処理を終了する。計数ＮがＮｏでない場合は、
ステップＳ８に進む。

ステップＳ８：ここでは、ステップＳ３で検出されたス
リット３１を通過したかどうかを確認している。すなわ
ち、タイミング検出センサ３２が遮光状態になっていれ
ば、ステップＳ３で検出したスリット３１を通過したこ
とになるので、ステップＳ３に戻って、次のスリット３
１が検出されたかどうかを監視し、以下、同様の処理を
繰り返す。

以上のようにして、カセットＣ内の全ての溝について、
基板有り無しの情報が、メモリ３５の所定のアドレス領
域に書き込まれる。

第４図に示した半導体製造装置では、あるカセットＣか
ら基板Ｗが取り出されている間に、他のカセッ）Ｃにつ
いて、上述のような基板検出処理を行うことにより、各
カセットＣ内の基板有り無し情報を予め採取している。

そして、基板取り出し機構４によって、次のカセットＣ
内の基板を取り出すときには、メモリ３５に記憶された
当該カセットＣの基板有り無し情報を順に読み出して、
基板Ｗが入っているカセットＣ内の溝を特定し、その溝
の位置にまで基板吸着アーム５を連続的に昇降させて、
基板Ｗの取り出しを行う。

このように予め光センサ２４を連続的に昇降させて、カ
セットＣの基板有り無し情報を採取し、その採取した情
報をもとに基板吸着アーム５を駆動するようにすれば、
光センサを間欠送りしながらカセットＣ内の谷溝ごとに
基板の有り無しを確認して基板を取り出すという従来手
法に比較して、基板の取り出しに要する時間が短縮され
、この種の半導体製造装置の処理速度の向上を図ること
ができる。

なお、本発明は次のように変形実施することも可能であ
る。

（１）実施例では基板Ｗにフォトレジストを塗布する装
置を例にとって説明したが、本発明はその他の半導体製
造装置にも適用することができる。

また、基板は半導体ウェハに限らず、液晶表示器用の基
板など、カセットに収容される種々の基板の検出に用い
ることができる。

（２）実施例では、光センサ２４の具陳に伴ってピッチ
部材３０を動かし、固定設置されたタイミング検出セン
サ３２でピッチ部材３０のスリット３１を検出したが、
これはピッチ部材３０を固定設置し、タイミング検出セ
ンサ３２を移動させるものであってもよい。

（３）また、本発明におけるタイミング発生手段は、実
施例のようなスリット３１が形成されたピンチ部材３０
に限定されず、例えば、カセッ）Ｃの溝に対応した突起
をピッチ部材に形成し、この突起を近接スインチなどで
検出するようにしてもよい。

（４）さらに、カセットＣが他の装置に移送される際に
、実施例装置のメモリ３５に書き込まれた基板有り無し
情報を、前記カッセトＣの移送に伴って、次の装置に伝
送して利用するようにしてもよい〈発明の効果〉以上の説明から明らかなように、本発明に係るカセット
内の基板検出装置によれば、固定設置されたカセットに
沿って、基板検出用の光センサを連続的に移動させ、こ
の光センサの動きに連動させて、ピンチ部材とタイミン
グ検出センサを相対移動させることにより、カセット内
の谷溝に基板が収納されているかどうかを検出し、その
情報を記憶手段にカセットの溝に対応つけて記憶してい
るので、従来装置のように光センサを高精度で間欠送り
する必要がなく、装置の構造を簡単にすることができる
。

また、光センサを連続送りしてカセット内の基板の有り
無しを検出しているから、カセット内の基板のを無の検
出を短時間に行うことができる。

【図面の簡単な説明】

第１図ないし第７図は本発明の一実施例に係り、第１図
はカセット内の基板検出装置を示した一部破断正面図、
第２図は第１図の■−■矢視断面図、第３図は第２図の
■−■矢視断面図、第４図は実施例装置を使用した半導
体製造装置の一例を示した外観斜視図、第５図は第４図
示の装置の基板搬入・搬出ユニットの平面図、第６図は
実施例装置の制御系の概略構成を示したブロック図、第
７図は動作フローチャートである。Ｃ・・・カセット　　　　　Ｗ・・・基板２５・・・光
センサ具陳機構３４・・・ＣＰＵ　（メモリ制御手段）３５・・・メモ
リ（記憶手段）

Claims

【特許請求の範囲】

（１）固定設置されたカセットに沿って光センサを昇降
移動させることによって、カセットの各溝内の基板の有
無を検出するカセット内の基板検出装置であって、カセットを挟んで対向配置された投光素子と受光素子と
からなる光センサを一体に昇降させる光センサ昇降機構
と、カセットの基板収納溝に対応するピッチで形成された複
数個の被検出部位をもったピッチ部材およびタイミング
検出センサからなり、これらが前記光センサ昇降機構の
動きに連動して相対移動することにより、前記光センサ
による基板検出タイミングを与えるタイミング信号発生
手段と、カセット内の基板収納溝に対応したアドレス領
域に各収納溝内の基板有り無しの情報を記憶する記憶手
段と、前記タイミング信号発生手段からの基板検出タイミング
信号を計数することによって記憶手段に書き込みアドレ
スを設定するとともに、基板検出タイミング信号を与え
られたときに基板検出用光センサからの検出信号を取込
み、その検出信号から得られた基板有り無し情報を前記
設定されたアドレス領域に書き込むメモリ制御手段と、を備えたことを特徴とするカセット内の基板検出装置。