JPH03293973A

JPH03293973A - インバータ装置

Info

Publication number: JPH03293973A
Application number: JP2147105A
Authority: JP
Inventors: Yuji Nishizawa; 勇治西澤; Masakatsu Ogami; 正勝大上; Satoru Hayashi; 悟林
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1990-02-20
Filing date: 1990-06-05
Publication date: 1991-12-25
Anticipated expiration: 2011-12-25
Also published as: JP2567495B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕ごの発明は、インバータ装置に関し、特に直流電源の平
滑コンデンサとブリッジ接続された各相のスイッチング
素子間を導体間に絶縁物を介した極層構造の平行導体で
接続した電圧形インバータ装置に関するものである。

〔従来の技術〕

第１１図は例えば特開昭６２−４００８９号公報に示さ
れる電圧形インバータの接続構造である。この図に示さ
れるように、平滑コンデンサ（１）とインバータ回路本
体であるブリッジ接続された各スイッチング素子（４）
〜（７）は平行導体（２）で接続し、いわゆるインバー
タの平行導体回路を構成している。図において、（３）
は直流母線電流を検出する電流検出器、（８）〜（１１
）はそれぞれ各スイッチング素子（４）〜（７）に並列
接続されインバータの誘導負荷しゃ断時の転流エネルギ
ーを直流電源へ還流する還流ダイオード、（１２）は各
スイッチング素子（４）〜（７）から変換出力である交
流出力を外部へ出力する出力端子である。

尚、ここで述べている平行導体（２）　とは、板状形状
でしかも長方形断面を有する一対の導体が絶縁物を介し
て積層した配線導体をいう。平行導体は実効インダクタ
ンスが極めて小さくまたその間の容■が犬ぎいという特
徴をもフている。一般に静電容量は −− ε　１（Ｓは板状導体の面積、εは絶縁物の訪電率、℃は導体
開路Ｍｉ）で表わされるので、本平行導体のような構造
ではＳが大、１が小となるのでＣは非常に大きくなる）又、電流検出器（３）はスイッチング素子（４）〜（）
）の電流を直接検出するため、平行導体（２）とスイッ
チング素子（４）〜（７）の間に挿入され接続されてい
る。そして、電流検出器（３）の検出精度としては短絡
時の電流は非常に大きいため粗精度でよい。

第１２図はスイッチング素子（４）及び（７）がオンし
ているときに出力端子（１２）が短絡されると、電流検
出器（３）で過電流を検出し、スイッチング素子（４）
　、　（７）をオフする。このと籾スイッチング素子（
４）の出力にどのような電圧がかかるかを説明するため
の図である。

平行導体（２）はインダクタンス成分が小さく、容量性
成分が大きいので導体間の容量は等価的に容量（Ｃ１）
で表わされ、又、電流検出器（３）は電流が発生する磁
界を用いて電流値を検出するため多少のインダクタンス
を有している。よフてインダクタンスＬ、　（１４）で
表わされる。

いま、スイッチング素子（４）及び（７）がオンされて
いるとぎに出力端子Ｃｌ２）が誤って短絡されると過大
な電流が流れ、これを電流検出器（３）　で検出しスイ
ッチング素子（４）　、　（７）もオフする。

いま、スイッチング素子（４）　、　（７）をオフする
と出力線は多少訪導性を有するので電流１０を流し続け
ようするとする。よって、還流ダイオード（１０）、及
び（９）がオンする。一方直流母線の電流はしゃ断され
るので、ｉｎＬ−Ｌｌ− ｔで表わされる誕起電圧が発生する。

よって、いまオフしたスイッチング素子（４）の出力に
係る電圧ＶＣＥはＶＣＥ　＝　ｖｏｃ　＋　ｖＬであら
れされる。（いま、還流ダイオード（１０）のオン電圧
は他に比べ小さいのでＯとする）また、ｖＬは［、及び
ｄｉ。

ｔの積に比例するので大きい電流を瞬時にしゃ断する場合
等は特に大きな電圧ｖＬが発生する。

上記の例では平滑コンデンサ（１）と各スイッチング素
子（４）〜（７）間を流れる直流母線電流検出に電流検
出器（３）を使用しているが、第１５図のようにＰ側導
体をＰ側導体１　（２１ａ）　　　Ｐ側導体２（２１ｂ
）　と所定間隙を開けて分離し、該間隙に電流検出用の
抵抗器（２４）を配置し、該抵抗器（２４）間の電圧に
基づき直流母線電流を検出しても良い。図において、（
１）は主回路コンデンサである平滑コンデンサ、（２１
ａ）　、　（２１ｂ＞はそれぞれＰ側導体１゜２、（２
２）はＮ側導体、（２３）はＰ側及びＮ側導体を絶縁す
る絶縁板、（２４）は電流検出用の抵抗器であり、Ｐ側
導体１　（２１ａ）　　Ｐ側導体２　（２１ｂ）の抵抗
ｔｌ続端子（２５）　、　（２５）に接続線（２６）に
よフて接続されている。（２７）は電流検出回路、（２
８）は各スイッチング素子より構成される主回路素子で
ある。

この回路の動作としては、この抵抗器（２４）の両端に
はＶ−ＩＤ−Ｒ（Ｒは検出抵抗器の値）で表される電圧
が発生するので、■を測定することで電流検出回路（２
７）で１゜の値を測定することができる。

次に、′Ｍ１３図は上記インバータ平行導体回路におけ
る各配線インダクタンスを等価的に示した図である。図
中、第１２図と同一符号は同一、又は相当部分を示す０
図において、Ｌ、（１７）〜Ｌａ（２２）は配線インダ
クタンス、Ｉ−ｔａ　（１２ａ）〜Ｌ７ｅ　（１２ｃ）
は出力線（１２）の配線インダクタンスを示している。

′ｓ１４図は出力短絡時の電流の経路と電流をしゃ断し
たときり、　（１７）〜Ｌ、　（２２）までの配線イン
ダクタンスに誘起される誘起電圧Ｌ　（２０）〜Ｖａ（
２５）を示す図である。

例えば、誤ってインバータの出力線（１２）を短絡した
時にスイッチング素子（１３）Ｗ”、スイッチング素子
（６）　１１−、スイッチング素子（７）■−のオン信
号（他はオフ信号）が入力されたとすると、電流は図に
示した通りスイッチング素子（１３）Ｗ”からスイッチ
ング素子（６）Ｕ−及びスイッチング素子（１１）Ｖ〜
を通して流れる。この時、この電流をしゃ断するとＬ＋
　（１７）〜Ｌ６（２２）までのインダクタンスにより
誘起電圧Ｖ、（２０）〜Ｖ、　（２５）が発生する。そ
の大きさはしゃ断電流の時間当たりの割合とインダクタ
ンスの積で表わせる。

１（ＶＥ＝　ＬＩＸ　　’　）ｄｔ出力短絡時には非常に大きい電流が流れ、また急激にし
ゃ断しないと出力素子が破壊するためは非常に大きな値
になる。そのため僅かな配線インダクタンスがありても
それによる誘起電圧は大きな値になり、それがしゃ断し
た素子にかかるため、素子の耐圧を越えることがある。

第１４図においては、スイッチング素子（１３）Ｗ”の
ＶＣＥにかかる電圧はＶｃｃｗ　　＝　ＶＤ（＋　Ｖ１
＋　ｖ２＋　ｖ、＋　ｌ／、＋　ｖ６となる。

こうした配線インダクタンスの悪影響をなくすために、
従来は第１８図のように長方形断面を持つ板状の導体を
絶縁物を介して各配線間を積層し、互いに発生磁束が打
ち消されるような構造をとっていた。

以下、この原理について第１７図で説明する。

第１７図において、例えば平行導体回路を破線Ａ−Ａ’
で切断し各線に流れる電流をその向きも含めて考えた場
合、その電流和はＯとなる。よ）てＡ−Ａ’部で発生す
る磁界Ｈ＝ｒｒｌ　　（Ｉは電流の大きさ、ｎはターン
数で今の場合１）は互いに打ち消し合う。

ＨがＯになるということは磁束φ＝　ＢＳ＝μ１（Ｓ（
Ｂは磁束密度、Ｓは断面積、μは透磁率）より発生する
磁束φがＯになるということである。電流しゃ断時に発
生するサージ電圧はｄｉ　　ｄφ Ｖ＝Ｌ−＝− ｄｔ　　　ｄｔより互いに磁束が打ち消し合うように配置するとサージ
電圧発生がなくなることになる。

第１７図で電流の和がＯになる部分はＯ５△、口部であ
る。

よって、この部分で発生する磁束を打ち消すように打ち
消すように回路を配線すれば良い。

第１８図は上記原理に基づいて、Ｏ１△、口部を長方形
断面を持つ板状導体を絶縁物を介して積層構成し、発生
磁束を互いに打ち消すように配置したものである。

以上のように平行導体回路を構成することにより、出力
短絡の保護時のように大きな電流を急激にしゃ断する場
合に発生するサージ電圧を、小さくすることができ、ス
イッチング素子を保護することができる。

〔発明が解決しようとする課題〕

従来のインバータ装置は以上のように構成されているの
で、電流しゃ断時の電流検出器のインダクタンス（１４
）による８起電圧がスイッチング素子に直接かかるため
素子を破壊する等の問題点があった、特に短絡事故の際
等過大な電流が流れているとぎには、スイッチング素子
が破壊しないように短かい時間でしゃ断する必要がある
ので、電流検出器のインダクタンス（１４）による誘起
電圧が非常に大きくなり、特に問題がありた。

また、Ｐ側導体１．２間に抵抗器（２４）を接続し、こ
の抵抗器間電圧に基づいて直流母線電流を検出するもの
においても、直流母線には平行導体回路を用いてこの部
分の配線インダクタンスを下げているが検出抵抗を入れ
るために平行導体の＋側（Ｐ側）を途中で分断し、接続
線で接続しているため、第１６図に示すように検出抵抗
器自体のインダクタンス（２４ＬＩ）と接続線インダク
タンス（２４Ｌ２）が生じる。

よって通電流を遮断した際にで表される誘起電圧が主回路素子にかかり、素子を破壊
する恐れがあった。また、検出抵抗器にはＩＤ２　・Ｒ
の発熱があるため、検出抵抗器の大きさが大ぎくなり、
検出抵抗自体のインダクタンスを更に大きなものにして
いた。

また、電流検出器或は抵抗器のインダクタンス成分によ
る誘起電圧の影響に拘りなく、配線インダクタンスの悪
影響を排除すべく各配線間をラミネートバーによって積
層し、各配線に発生する磁束を互いに打ち消す構造とし
たが、第１８図によりわかる通り三相出力のＶ相とＷ相
間が４層になっているため、例えば外側の２層の距離が
離れることによって漏れ磁束が増え、更に磁束の相殺効
果が減り、配線インダクタンスが増え、ラミネートバー
の効果が減少する。また、４層にすることで、３層に比
べ、導体板及び絶縁板が増えるため、材料費及び取付け
の工作費等が上がるといった問題点があった。

この第１の発明は上記のような問題点を解消するために
なされたもので、電流検出器のインダクタンスによる発
生電圧がスイッチング素子にかからないようにできるイ
ンバータ装置を得ることを目的とし、また、この第２及
び第３の発明は直流母線に電流検出用の抵抗器を挿入し
ても、抵抗器によるインダクタンスを小さくすることが
できるインバータ装置を得ることを目的とし、更に、こ
の第４の発明は、ラミネートバーを３層構造にできるイ
ンバータ平行導体回路を用いたインバータ装置を得るこ
とを目的とする。

〔課題を解決するための手段〕

この第１の発明に係るインバータ装置は、直流電源の平
滑コンデンサから三相ブリッジ接続された各相のスイッ
チング素子への一対の直流入力導体と各スイッチング素
子毎の交流出力導体間を絶縁物を介して積層構造とし、
上記平滑コンデンサからスイッチング素子間に挿入され
る電気部品を平滑コンデンサと上記導体間に挿入して接
続したものである。

又、この第２の発明は直流電源の平滑コンデンサから三
相ブリッジ接続された各相のスイッチング素子への一対
の直流入力導体と各スイッチング素子毎の交流出力導体
間を絶縁物を介して積層構造とし、該積層構造を採る複
数の導体中の少なくとも１つ導体の電流経路の一部を抵
抗体で構成し、該抵抗体の両端電圧より電流値を検出す
るようにしたものである。

また、この第３の発明は、第２の発明における抵抗体を
抵抗体を導体に対して垂直方向に折り返し曲成したもの
である。

また、この第４の発明は、直流電源の平滑コンデンサか
ら三相ブリッジ接続された各相のスイッチング素子への
一対の直流入力導体と各スイッチング素子毎の交流出力
導体間を絶縁物を介して積層構造とし、上記三相ブリッ
ジを構成するＵ相とＶ相スイッチング素子間の正側及び
負側直流入力導体とＵ相スイッチング素子の交流出力導
体とを、各導体に流れる電流が発する磁界を相殺する手
段を用いて配線するとともに、■相とＷ相スイッチング
素子間の正側及び負側直流入力導体とＷ相スイッチング
素子の交流出力導体とを各導体に流れる電流によって発
する磁界を相殺する手段を用いて配線し、上記Ｕ相及び
Ｗ相交流出力をＶ相スイッチング素子位置よりＶ相交流
出力と共に外部へ引き出す構成としたものである。

〔作用〕

この第１の発明によれば、電流検出器を、中間に絶縁物
を介した平行導体の一方の導体と平滑コンデンサの一方
の電極間に挿入して接続したことで、スイッチング素子
がＯＮ動作した時に電流検出器のりアクタンス成分によ
り誘起電圧が発生しても、この誘起電圧は平行導体間に
存在する容量によって吸収されるため、サージ電圧がス
イッチング素子に発生するのを阻止することができる。

また、この第２の発明によれば、平行導体の一部を所定
の抵抗値を有する板状の抵抗体で構成したことで、平行
導体構造を崩さずに直流＠線に電流検出抵抗を挿入でき
るため低インダクタンスの直流母線回路が構成できる。

また、この第３の発明によれば、第２の発明に係る抵抗
体を、抵抗体に流れる電流による発生磁界を互いに打ち
消すような構造としたので、低インダクタンスの直流母
線回路が構成できる。

また、第４の発明によれば、三相ブリッジ接続された各
相のスイッチング素子の正側及び負側の直流入力間と、
各スイッチング素子の交流出力間を絶縁物を介して平行
導体で接続し、且つ■相の交流出力部よりＶ相交流出力
線とともに、Ｕ相とＷ相交流出力線を取り外したことで
、平行導体は三層構造で済むことができ配線インダクタ
ンスを小さくすることができる。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図は本実施例によるインバータ装置を構成するインバー
タ平行導体回路の構成図である。

従来の第５図との違いは電流検出器（３）が平滑コンデ
ンサ（１）と平行導体（２）の間に挿入されている点で
ある。

第２図は本実施例におけるインバータ平行導体回路にお
いて、出力短絡時の電流しゃ断、特に、スイッチング素
子に分担される電圧を説明するための図である。

従来例と同様にスイッチング素子（４）及び（７）がオ
ンしているときに出力端子（１２）が短絡されると電流
検出器（３）で過電流を検出し、スイッチング素子（４
）　、　（７）をオフする。このとき、還流ダイオード
（１０）及び（９）がオンすると、電流検出器（３）の
インダクタンスＬｌ　（１４）によっての誘起電圧ｖＬ
が発生するが、今回は平行導体の容量（Ｃ３）があるた
めに、この誘起電圧は容量（Ｃ５）で吸収される。よっ
て、スイッチング素子にかかる電圧はＶＣＥ　＃ＶＤＣ
となり、従来装置のように大きな電圧がスイッチング素
子にかかることはない。

なお、上記実施例では、２アーム（一対のスイッチング
素子が２つ）の場合につき説明をしたが、３アーム又は
複数アームのインバータでも同様の効果が得られる。

上記第１の発明の実施例では、平行導体に流れる直流母
線電流を電流検出器によって検出する例を示したが、こ
の第２の発明のように、平行導体中、Ｐ測子行導体の一
部を抵抗体によって構成し、該抵抗体間の検出電圧に基
づいて、直流母線電流を検出しても同様の効果を奏する
。第３図はこの第２の発明の一実施例に使用した平行導
体の構成図である。尚、図中、第１５図と同一部は、同
−又は相当部分を示し、その詳細な説明は省略する。

図において、（２４ａ）は所定の抵抗値を有する検出抵
抗部（板）　、　（２５ａ）は検出抵抗部（２４ａ）で
生した電圧降下値を測定するための電圧検出端子である
。

第３図を見ても明らかなように、検出抵抗を入れるため
に平行導体構造を崩していないので、低インダクタンス
を実現している。また、板状なので比較的表面積が大き
くとれるため、ＩＤ２　　・Ｒによって生じるジュール
熱の発生を効率よく放散できるというメリットもある。

本実施例では、検出抵抗部を金属の板で構成したが、抵
抗ペースト等を塗布しても同様の効果が得られる。

第４図は本実施例の平行導体を横から見た図、第５図は
本実施例の平行導体を用いたインバータ装置、第６図は
その等価回路であり、この等価回路に示されるように直
流母線のインダクタンスが非常に小さいため、大電流を
急激にしゃ断してもｄＩ。

Ｌ　・　□ ｔによるサージ電圧が小さいため、従来のように主回路素
子（２８）を破壊することはない。

第７図はこの第３の発明の一実施例を示す図、第４図は
その説明図である。第７図を見てもわかるように、検出
抵抗部は中間で折り返した構造になっているので、発生
磁界が互いに打ち消されるため、低インダクタンスを実
現している。

第９図はこの第４の発明の一実施例の原理を示す図、第
１０図は本実施例装置の配線の例を示す図である。

′ｓ９図が従来の第１８図と異なるのは、Ｕ、Ｖ。

Ｗ相の出力線の取り出し方である。電流の和が向きも含
めてＯになればよいわけで、第９図に示すようにＵ、Ｗ
相の出力線をＶ相の位置から取り出す。

この場合、○、△、◎部の電流の和は０となる。

第１０図は第９図の原理に基づいて○、△、◎部をラミ
ネートバー等の平行導体で構成したものである。

第１８図と比較してもわかるように、４層になっている
所はなく、最高でも３層であり、かつ、磁束の相殺効果
がある（３層構造なので、漏れ磁束が減少し、従来以上
に磁束の相殺効果がある）。

なお、上記実施例では磁束を相殺するために、長方形断
面を持つ導体板を絶縁板を介して積層するラミネートバ
ーを用いたが、互いに磁束の相殺効果がある他の手段（
より線等）を用いてもよい。

（発明の効果）以上のように、この第１の発明によれば、直流母線の平
行導体と平滑コンデンサの間にインダクタンス成分を持
つ電気部品を設けるようにしたので、該電気部品による
サージ電圧をスイッチング素子側に負担させることがな
くなった。よって、通電流しゃ断のような高いサージ電
圧を発生する場合でも、スイッチング素子素子を破壊す
ることなく、保護できるので信頼性の高い装置が得られ
る効果がある。

また、この第２の発明によれば、平行導体構造を崩さず
に、平行導体中に電流検出用の抵抗器を設けたので、直
流母線のインダクタンスの小さい回路が得られた。

よって、大電流を急激にしゃ断しても発生サージ電圧が
小さくなった。また、検出抵抗部の表面積が大ぎくなっ
たため放熱効果も増大する効果がある。

また、第３の発明によれば、第２の発明による抵抗体を
平行導体に対して垂直方向に折り返し曲折して構成した
ことで、発生磁界が互いに打ち消されるため、平行導体
の低インダクタンスを実現できる効果がある。

また、この第４の発明によれば、インバータの主回路部
を互いに電流の和がＯとなる部分をラミネートバーなど
の低インダクタンス導体で最高でも３層構造となるよう
に接続したので、外側２相の距離が縮まり、漏れ磁束が
減少することで、磁束の相殺効果が高まり、且つ、配線
インダクタンスが減ることで、結合性の高い高性能なイ
ンバータ装置を得られる効果がある。

【図面の簡単な説明】

第１図はこの第１の発明の一実施例によるインバータ装
置を構成するインバータ平行導体回路の回路図、第２図
は本実施例による平行導体回路の電流しゃ断時の電圧分
担を説明するための図、第３図はこの第２の発明の一実
施例によるインバータ装置における平行導体の構成図、
第４図は本実施例における平行導体の側面図５第５図は
本実施例における平行導体を使用したインバータ装置の
構成図、第６図は本実施例におけるインバータ装置の等
価回路図、第７図はこの第３の発明の一実施例によるイ
ンバータ装置における平行導体の構成図、第８図は本実
施例における平行導体の動作を説明する図、第９図はこ
の第４の発明の一実施例によるインバータ装置の原理を
示す図、第１Ｏ図は本実施例装置の配線図、第１１図、
第１５図は従来装置におけるインバータ平行導体回路の
回路図、第１２図は従来装置における平行導体回路の電
流しゃ断時の電圧分担を説明するための図、第１３図は
各配線リアクタンスを等価的に示したインバータ主回路
図、第１４図は従来装置における出力短絡時の状況を示
す図、第１６図は従来のインバータ装置の等価回路図、
第１７図は従来のインバータ平行導体回路の原理を示す
図、第１８図は従来のインバータ平行導体回路の配線図
である。図において、（１）は平滑コンデンサ、（２）は平行導
体、（３）は電流検出器、（４）〜（７）　、　（１３
）　。（１４）はスイッチング素子、（１２）は出力端子、（
２１）はＰ側導体、（２２）はＮ側導体、（２４ａ）　
、　（２４ｂ）は検出抵抗部。第６図ツム第図第図 ■ 第図第１２図Ｌ第１図第３図 ■ 第１４図 ■ 第７図第５図第６図フ〉（

Claims

【特許請求の範囲】

（１）直流電源の平滑コンデンサから三相ブリッジ接続
された各相のスイッチング素子への一対の直流入力導体
と各スイッチング素子毎の交流出力導体間を絶縁物を介
して積層構造とし、上記平滑コンデンサからスイッチン
グ素子間に挿入される電気部品を平滑コンデンサと上記
導体間に挿入して接続したことを特徴とするインバータ
装置。
（２）直流電源の平滑コンデンサから三相ブリッジ接続
された各相のスイッチング素子への一対の直流入力導体
と各スイッチング素子毎の交流出力導体間を絶縁物を介
して積層構造とし、該積層構造を採る複数の導体中の少
なくとも１つ導体の電流経路の一部を抵抗体で構成し、
該抵抗体の両端電圧より電流値を検出することを特徴す
るインバータ装置。
（３）請求の範囲第２項の記載のインバータ装置におい
て、抵抗体を導体に対して垂直方向に折り返し曲成した
ことを特徴とするインバータ装置。
（４）直流電源の平滑コンデンサから三相ブリッジ接続
された各相のスイッチング素子への一対の直流入力導体
と各スイッチング素子毎の交流出力導体間を絶縁物を介
して積層構造とし、上記三相ブリッジを構成するＵ相と
Ｖ相スイッチング素子間の正側及び負側直流入力導体と
Ｕ相スイッチング素子の交流出力導体とを、各導体に流
れる電流が発する磁界を相殺する手段を用いて配線する
とともに、Ｖ相とＷ相スイッチング素子間の正側及び負
側直流入力導体とＷ相スイッチング素子の交流出力導体
とを各導体に流れる電流によって発する磁界を相殺する
手段を用いて配線し、上記Ｕ相及びＷ相交流出力をＶ相
スイッチング素子位置よりＶ相交流出力と共に外部へ引
き出すことを特徴とするインバータ装置。