JPH03293724A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH03293724A JPH03293724A JP9495690A JP9495690A JPH03293724A JP H03293724 A JPH03293724 A JP H03293724A JP 9495690 A JP9495690 A JP 9495690A JP 9495690 A JP9495690 A JP 9495690A JP H03293724 A JPH03293724 A JP H03293724A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- polysilicon
- electrode
- implanted
- impurities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 37
- 229920005591 polysilicon Polymers 0.000 claims abstract description 37
- 239000012535 impurity Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 32
- 150000002500 ions Chemical class 0.000 claims abstract description 10
- 238000005468 ion implantation Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は半導体素子の製造方法、詳しくは積層型ポリ
シリコントランジスタの製造方法に関し、特にポリシリ
コンゲート電極に対する不純物の導入法に関するもので
ある。
シリコントランジスタの製造方法に関し、特にポリシリ
コンゲート電極に対する不純物の導入法に関するもので
ある。
（従来の技術）
積層型ポリシリコントランジスタの従来の製造方法を第
２図を参照して説明する。この積層型ポリシリコントラ
ンジスタは、シリコン基板に所望のトランジスタ等の素
子を形成した後、そのシリコン基板上に形成される。ま
ず第２図（ａ）に示すように、シリコン基板１上に眉間
絶縁［２を形成する。その眉間絶縁膜２上にポリシリコ
ンを堆積させ、それに８５０℃〜９５０℃の熱拡散で不
純物を導入した後、該ポリシリコンをパターニングする
ことにより、同第２図（ａ）に示すようにポリシリコン
ゲート電極３を形成する。そのゲート電極３の表面に８
５０°Ｃ〜９５０°Ｃの熱酸化により第２図（ｂ）に示
すようにゲート酸化膜４を形成する。その後、同図のよ
うに、ゲート電極３上を含む眉間絶縁Ｗｌｔ２の表面に
、アクティブ領域となるポリシリコン層５を生成する。
２図を参照して説明する。この積層型ポリシリコントラ
ンジスタは、シリコン基板に所望のトランジスタ等の素
子を形成した後、そのシリコン基板上に形成される。ま
ず第２図（ａ）に示すように、シリコン基板１上に眉間
絶縁［２を形成する。その眉間絶縁膜２上にポリシリコ
ンを堆積させ、それに８５０℃〜９５０℃の熱拡散で不
純物を導入した後、該ポリシリコンをパターニングする
ことにより、同第２図（ａ）に示すようにポリシリコン
ゲート電極３を形成する。そのゲート電極３の表面に８
５０°Ｃ〜９５０°Ｃの熱酸化により第２図（ｂ）に示
すようにゲート酸化膜４を形成する。その後、同図のよ
うに、ゲート電極３上を含む眉間絶縁Ｗｌｔ２の表面に
、アクティブ領域となるポリシリコン層５を生成する。
そして、そのポリシリコン層５のゲート電極両側のソー
ス・ドレインとなる部分にレジストをマスクとして不純
物をイオン注入しアニールすることにより、第２図（Ｃ
）に示すようにソース・ドレイン領域６を形成する。そ
の後はアルミ配線との絶縁膜を形成し、コンタクトホー
ルの開口、アルミ配線の形成、および表面保護膜の形成
を行う。
ス・ドレインとなる部分にレジストをマスクとして不純
物をイオン注入しアニールすることにより、第２図（Ｃ
）に示すようにソース・ドレイン領域６を形成する。そ
の後はアルミ配線との絶縁膜を形成し、コンタクトホー
ルの開口、アルミ配線の形成、および表面保護膜の形成
を行う。
以上の方法において、ゲート電極ポリシリコンに不純物
を導入するのは、ポリシリコンゲート電極に導電性を与
えるためである。この不純物の導入に、上記方法では熱
拡散法を利用したが、イオン注入により行う方法もある
。その例を従来の積層型ポリシリコントランジスタの第
２の製造方法として第３図（ａ）、Φ）に示す。
を導入するのは、ポリシリコンゲート電極に導電性を与
えるためである。この不純物の導入に、上記方法では熱
拡散法を利用したが、イオン注入により行う方法もある
。その例を従来の積層型ポリシリコントランジスタの第
２の製造方法として第３図（ａ）、Φ）に示す。
まず第３図（ａ）に示すように、シリコン基板１１上に
層間絶縁膜１２を形成し、その上にポリシリコンゲート
電極１３を形成する０次に、そのポリシリコンゲート電
極１３に対して同図に示すようにイオン注入１４を行い
、不純物を導入する。この時、イオン注入は、通常の注
入角度すなわち０″′または７°で行われる。また、こ
のイオン注入は、ここではゲートバターニング後（ゲー
ト電極にポリシリコンをバターニングした後）行ったが
、ゲートバターニング前、つまりポリシリコンが全面に
形成された状態で行うこともできる。その後、熱酸化を
行って第３図（ｂ）に示すようにゲート電極１３の表面
にゲート酸化膜１５を形成する。さらに同図のようにア
クティブ領域となるポリシリコン層１６を生成し、これ
に第２図の第１の製造方法と同様にソース・ドレイン領
域を形成する。さらに、配線との絶縁膜を形成し、コン
タクトホールの開口、アルミ配線の形成および表面保護
膜の形成を行う。
層間絶縁膜１２を形成し、その上にポリシリコンゲート
電極１３を形成する０次に、そのポリシリコンゲート電
極１３に対して同図に示すようにイオン注入１４を行い
、不純物を導入する。この時、イオン注入は、通常の注
入角度すなわち０″′または７°で行われる。また、こ
のイオン注入は、ここではゲートバターニング後（ゲー
ト電極にポリシリコンをバターニングした後）行ったが
、ゲートバターニング前、つまりポリシリコンが全面に
形成された状態で行うこともできる。その後、熱酸化を
行って第３図（ｂ）に示すようにゲート電極１３の表面
にゲート酸化膜１５を形成する。さらに同図のようにア
クティブ領域となるポリシリコン層１６を生成し、これ
に第２図の第１の製造方法と同様にソース・ドレイン領
域を形成する。さらに、配線との絶縁膜を形成し、コン
タクトホールの開口、アルミ配線の形成および表面保護
膜の形成を行う。
（発明が解決しようとする課題）
しかしながら、上記のような従来の製造方法では、以下
のような問題点があった。
のような問題点があった。
■ ゲート電極３．１３の表面に形成されるゲート酸化
膜４．１５の膜厚は、ゲート電極３１３に導入された不
純物濃度に影響されるが、ゲート電極ポリシリコンに対
する不純物導入を熱拡散により行う第２図の第１の製造
方法においては、不純物濃度のバラツキガス大きく、制
御性が悪いために、素子間でゲート酸化膜４の膜厚のバ
ラツキが大きくなり、トランジスタの特性バラツキやゲ
ート酸化膜耐圧の劣化などの問題点があった。また、不
純物導入のための熱拡散が基板上に既に形成されたトラ
ンジスタへ影響を及ぼす問題もあった。
膜４．１５の膜厚は、ゲート電極３１３に導入された不
純物濃度に影響されるが、ゲート電極ポリシリコンに対
する不純物導入を熱拡散により行う第２図の第１の製造
方法においては、不純物濃度のバラツキガス大きく、制
御性が悪いために、素子間でゲート酸化膜４の膜厚のバ
ラツキが大きくなり、トランジスタの特性バラツキやゲ
ート酸化膜耐圧の劣化などの問題点があった。また、不
純物導入のための熱拡散が基板上に既に形成されたトラ
ンジスタへ影響を及ぼす問題もあった。
■ ゲート電極に対する不純物導入をイオン注入で行う
第３図の第２の製造方法では、不純物濃度の制御性が良
いため、素子間のゲート酸化膜のバラツキは小さくなる
が、第３図い）に示すように、ポリシリコンゲート電極
１３の上面と側面において生成されるゲート酸化膜厚が
異なり、膜厚の薄い側面部分でゲート酸化膜耐圧の劣化
不良が発生する。
第３図の第２の製造方法では、不純物濃度の制御性が良
いため、素子間のゲート酸化膜のバラツキは小さくなる
が、第３図い）に示すように、ポリシリコンゲート電極
１３の上面と側面において生成されるゲート酸化膜厚が
異なり、膜厚の薄い側面部分でゲート酸化膜耐圧の劣化
不良が発生する。
この発明は上記の点に鑑みなされたもので、ゲート電極
の表面全体に均一な膜厚でゲート酸化膜を形成でき、素
子間のゲート酸化膜厚のバラツキも少なく、かつ不純物
導入が基板に既に形成されたトランジスタに与える影響
も少なくできる半導体素子の製造方法を提供することを
目的とする。
の表面全体に均一な膜厚でゲート酸化膜を形成でき、素
子間のゲート酸化膜厚のバラツキも少なく、かつ不純物
導入が基板に既に形成されたトランジスタに与える影響
も少なくできる半導体素子の製造方法を提供することを
目的とする。
（課題を解決するための手段）
この発明は、半導体素子の製造方法、特に積層型ポリシ
リコントランジスタの製造方法において、ゲート電極を
ポリシリコンで形成した後、該ポリシリコンゲート電極
に対する不純物導入を、回転斜めイオン注入法で実施す
るようにしたものである。
リコントランジスタの製造方法において、ゲート電極を
ポリシリコンで形成した後、該ポリシリコンゲート電極
に対する不純物導入を、回転斜めイオン注入法で実施す
るようにしたものである。
（作 用）
回転斜めイオン注入法は、被注入物を回転させながら、
斜めからイオン注入する方法である。この方法でポリソ
リコンゲート電極に対して不純物の導入を行うと、結果
的に例えば第１図（ｂ）の矢印で示すようにゲート電極
の周囲から斜めに不純物のイオン注入を行ったことにな
る。したがって、この方法によれば、ゲート電極の上面
と共に側面全部に充分な同一濃度で不純物が注入される
。したがって、次にゲート電極の表面に熱酸化でゲト酸
化膜を形成した時、ゲート電極には、上面と共に側面全
部に所望の膜厚のゲート酸化膜が均一に形成されること
になる。また、この方法はイオン注入法であるから制御
性が良く、導入不純物流度がバラツクことがないので、
素子間でゲート酸化膜厚がバラツクことか少なくなる。
斜めからイオン注入する方法である。この方法でポリソ
リコンゲート電極に対して不純物の導入を行うと、結果
的に例えば第１図（ｂ）の矢印で示すようにゲート電極
の周囲から斜めに不純物のイオン注入を行ったことにな
る。したがって、この方法によれば、ゲート電極の上面
と共に側面全部に充分な同一濃度で不純物が注入される
。したがって、次にゲート電極の表面に熱酸化でゲト酸
化膜を形成した時、ゲート電極には、上面と共に側面全
部に所望の膜厚のゲート酸化膜が均一に形成されること
になる。また、この方法はイオン注入法であるから制御
性が良く、導入不純物流度がバラツクことがないので、
素子間でゲート酸化膜厚がバラツクことか少なくなる。
さらに、熱拡散法と違って、導入時の熱処理を削減でき
るから、基板上に既に形成されたトランジスタへの影響
も少なくなる。
るから、基板上に既に形成されたトランジスタへの影響
も少なくなる。
（実施例）
以下この発明の一実施例を第１図を参照して説明する。
一実施例では、まず第１図（ａ）に示すようにシリコン
基板（既に他のトランジスタ等の素子が形成されている
）２１上に眉間絶縁膜２２を形成した後、ポリシリコン
の堆積と該ポリシリコンのパタニングを行うことにより
、層間絶縁膜２２上にポリシリコンゲート電極２３を形
成する。
基板（既に他のトランジスタ等の素子が形成されている
）２１上に眉間絶縁膜２２を形成した後、ポリシリコン
の堆積と該ポリシリコンのパタニングを行うことにより
、層間絶縁膜２２上にポリシリコンゲート電極２３を形
成する。
次に、そのポリシリコンゲート電極２３に対して、導電
性を与えるために不純物のイオン注入を行う。このイオ
ン注入は回転斜めイオン注入法で行う、この回転斜めイ
オン注入法は、前記ゲート電極２３を形成した基板２１
を回転させながら、斜めから不純物をイオン注入する方
法である。
性を与えるために不純物のイオン注入を行う。このイオ
ン注入は回転斜めイオン注入法で行う、この回転斜めイ
オン注入法は、前記ゲート電極２３を形成した基板２１
を回転させながら、斜めから不純物をイオン注入する方
法である。
したがって、結果的に、第１図（ハ）の矢印で示すよう
に、不純物は、ゲート電極２３の周囲から斜めに注入さ
れるようになり、したがって、ゲート電極２３には、上
面と共に側面全部に充分な同一濃度で不純物が注入され
るようになる。なお、このイオン注入の一例を具体的に
示せば、リンを加速電圧４０ｋｅＶ、ドーズ量５×１０
口〜５Ｘ１０”１ｏｎｓ／ｃｊで打込む。斜め角度は垂
直線に対して１０＠〜８０°とする。この時、ゲート電
極２３の膜厚は１０００人〜２０００人である。
に、不純物は、ゲート電極２３の周囲から斜めに注入さ
れるようになり、したがって、ゲート電極２３には、上
面と共に側面全部に充分な同一濃度で不純物が注入され
るようになる。なお、このイオン注入の一例を具体的に
示せば、リンを加速電圧４０ｋｅＶ、ドーズ量５×１０
口〜５Ｘ１０”１ｏｎｓ／ｃｊで打込む。斜め角度は垂
直線に対して１０＠〜８０°とする。この時、ゲート電
極２３の膜厚は１０００人〜２０００人である。
次に、熱酸化を行ってゲート電極２３の表面に第１図（
Ｃ）に示すようにゲート酸化膜２４を形成する。この時
、上述のようにゲート電極２３の上面と共に側面全部に
充分な同一濃度で不純物が注入されていたから、ゲート
電極２３には、上面と共に側面全部に所望の膜厚のゲー
ト酸化膜２４が均一に形成される。
Ｃ）に示すようにゲート酸化膜２４を形成する。この時
、上述のようにゲート電極２３の上面と共に側面全部に
充分な同一濃度で不純物が注入されていたから、ゲート
電極２３には、上面と共に側面全部に所望の膜厚のゲー
ト酸化膜２４が均一に形成される。
その後、同第１図（Ｃ）に示すように、ゲート電極２３
上を含む層間絶縁膜２２の表面にアクティブ領域となる
ポリシリコン層２５を形成する。
上を含む層間絶縁膜２２の表面にアクティブ領域となる
ポリシリコン層２５を形成する。
そして、そのポリシリコン層２５に対してレジストをマ
スクとして選択的に不純物をイオン注入しアニールする
ことにより、第１図（ｄｌに示すようにソース・ドレイ
ン領域２６をゲート電極２３の両側で形成する。
スクとして選択的に不純物をイオン注入しアニールする
ことにより、第１図（ｄｌに示すようにソース・ドレイ
ン領域２６をゲート電極２３の両側で形成する。
その後は、図示しないがアルミ配線との絶縁膜を形成し
、コンタクトホールの開口、アルミ配線の形成、および
表面保護膜の形成を行う。
、コンタクトホールの開口、アルミ配線の形成、および
表面保護膜の形成を行う。
（発明の効果）
以上詳細に説明したようにこの発明の製造方法によれば
、ゲート電極に対する不純物の導入を回転斜めイオン注
入法で行うようにしたので、ゲート電極の上面と共に側
面全部に充分な同一濃度で不純物を注入することができ
、その結果として、ゲート電極の上面と共に側面全部に
所望の膜厚で均一に酸化膜を形成することができるので
、ゲート電極側面のゲート酸化膜厚が薄いことによるゲ
ート酸化膜耐圧の劣化・不良の発生を防止でき、高信軽
性のトランジスタを製造できる。また、この導入法はイ
オン注入法であって制御性が良く、導入不純物濃度がバ
ラツクことかないので、素子間でゲート酸化膜厚がバラ
ツクことが少なく、したがって、高信幀性の安定した特
性のトランジスタを形成することができる。さらに、イ
オン注入法によれば、熱拡散法と違って、導入時の熱処
理を削減できるから、基板上に既に形成されているトラ
ンジスタへの影響も少なくできる。
、ゲート電極に対する不純物の導入を回転斜めイオン注
入法で行うようにしたので、ゲート電極の上面と共に側
面全部に充分な同一濃度で不純物を注入することができ
、その結果として、ゲート電極の上面と共に側面全部に
所望の膜厚で均一に酸化膜を形成することができるので
、ゲート電極側面のゲート酸化膜厚が薄いことによるゲ
ート酸化膜耐圧の劣化・不良の発生を防止でき、高信軽
性のトランジスタを製造できる。また、この導入法はイ
オン注入法であって制御性が良く、導入不純物濃度がバ
ラツクことかないので、素子間でゲート酸化膜厚がバラ
ツクことが少なく、したがって、高信幀性の安定した特
性のトランジスタを形成することができる。さらに、イ
オン注入法によれば、熱拡散法と違って、導入時の熱処
理を削減できるから、基板上に既に形成されているトラ
ンジスタへの影響も少なくできる。
第１図はこの発明の半導体素子の製造方法の一実施例を
示す工程断面図、第２図は従来の第１の製造方法を示す
工程断面図、第３図は従来の第２の製造方法を示す工程
断面口である。 ２２・・・層間絶縁膜、２３・・・ポリシリコンゲート
電極、２４・・・ゲート酸化膜、２５・・・ポリシリコ
ン層。 ２１ シリコン基板 ２ｊ 本発明の 実施例 従来の第１の製造方法
示す工程断面図、第２図は従来の第１の製造方法を示す
工程断面図、第３図は従来の第２の製造方法を示す工程
断面口である。 ２２・・・層間絶縁膜、２３・・・ポリシリコンゲート
電極、２４・・・ゲート酸化膜、２５・・・ポリシリコ
ン層。 ２１ シリコン基板 ２ｊ 本発明の 実施例 従来の第１の製造方法
Claims (1)
- 【特許請求の範囲】 絶縁膜上にポリシリコンでゲート電極を形成し、この
ポリシリコンゲート電極に不純物を導入した後、表面に
ゲート酸化膜を形成し、さらにそのゲート電極上を含む
前記絶縁膜表面にアクティブ領域としてポリシリコン層
を形成するようにした半導体素子の製造方法において、 ポリシリコンゲート電極に対する不純物導入は、被導入
物を回転させながら斜めからイオン注入する回転斜めイ
オン注入法で行うことを特徴とする半導体素子の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9495690A JPH03293724A (ja) | 1990-04-12 | 1990-04-12 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9495690A JPH03293724A (ja) | 1990-04-12 | 1990-04-12 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03293724A true JPH03293724A (ja) | 1991-12-25 |
Family
ID=14124386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9495690A Pending JPH03293724A (ja) | 1990-04-12 | 1990-04-12 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03293724A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002075907A (ja) * | 2000-08-30 | 2002-03-15 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
-
1990
- 1990-04-12 JP JP9495690A patent/JPH03293724A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002075907A (ja) * | 2000-08-30 | 2002-03-15 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JP4639445B2 (ja) * | 2000-08-30 | 2011-02-23 | 富士電機システムズ株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0297027A (ja) | 半導体装置の製造方法 | |
| JPH05152516A (ja) | 半導体装置とその製造方法 | |
| JPS63305546A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6395669A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6360549B2 (ja) | ||
| JPH03293724A (ja) | 半導体素子の製造方法 | |
| JPH04116846A (ja) | 半導体装置及びその製造方法 | |
| JPH03227024A (ja) | 半導体装置の製造方法 | |
| JPH05267665A (ja) | 薄膜トランジスタ | |
| JPS6197975A (ja) | 半導体装置の製造方法 | |
| KR0136532B1 (ko) | 박막트랜지스터 제조방법 | |
| JPS6341063A (ja) | Ｍｏｓ集積回路の製造方法 | |
| JPH07130882A (ja) | 半導体装置の製造方法 | |
| JPS63261879A (ja) | 半導体装置の製造方法 | |
| JPS61239671A (ja) | 半導体記憶装置の製造方法 | |
| JPH0225072A (ja) | 半導体装置の製造方法 | |
| JPH02208943A (ja) | シリコン薄膜半導体装置の製造方法 | |
| JP2624369B2 (ja) | 半導体装置の製造方法及びこれに用いるイオン注入マスク材料 | |
| JPH03205870A (ja) | 半導体装置 | |
| JPS60133755A (ja) | 半導体装置の製造方法 | |
| JPS60134469A (ja) | 半導体装置の製造方法 | |
| JPH08204189A (ja) | 半導体装置の製造方法 | |
| JPH11261062A (ja) | Ｍｏｓトランジスタの製造方法及び半導体装置の製造方法 | |
| JPH01241861A (ja) | 半導体装置の製造方法 | |
| JPH05267688A (ja) | 半導体不揮発性記憶装置の製造方法 |