JPH03291572A - プリント基板のテスト方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 プリント基板の導通テストに関し、 ２つの分割ヘッドによる表面ビア間の導通テストを省略
してテスト時間を短縮したプリント基板テスト方法を提
供することを目的とし、プリント基板の各ビアに対して
裏面より一括ヘッドを、また上面より分割ヘッドのプロ
ーブを当接して導通テストを行うに際して、裏面の基点
となるビアとそれに導通した単位ネットを構成する表側
の各ビア間の導通テストをした後、エラーが発生した単
位ネットのみを抽出して、該単位ネ、５トを最短ビア区
間に分解し、上記エラーが発生ちた単位ネットの最短ビ
ア区間の導通テストを行ってエラー区間を検出する構成
とした。

〔産業上の利用分野〕

この発明はプリント基板に関し、特に、セラミック基板
の導通テストに関するものである。

〔従来技術〕

プリント基板は部品実装前に各ビア間の導通状態が設計
通りであるか否かをテストしている。第２図は従来のセ
ラミック基板の導通テスト（以下単に導通テストという
）の手順を示すフロー図である。

まず、グリーンシートの積層体を焼上げた状態の基板（
いわゆる厚膜基板）は、ビア位置が設計位置とはずれて
いるので、上記厚膜基板の裏面側にはビア位置を設計位
置にするための数層の薄膜が形成されている。また、表
面側は所定個数の部品に対応するビア（ユニット）相互
が設計位置に対応するように数層の薄膜が形成される。

従って、表側の各ユニット間のビアは設計位置にあると
は限らないので、表裏ともビア位置が設計位置と略一致
している樹脂基板のように表裏から一括ヘッド（基板全
面をカバーする試験ヘッド）を当接するようにすると、
表側では試験ヘッドのプローブとビアの位置がずれる部
分が発生する。そこで、薄膜形成基板では、第２図に示
すように裏面は一括ヘラドｌｃが、また、表面は試験ヘ
ッドのビアとプローブの位置ずれが生じない範囲の小面
積の分割へラド１ａ、１ｂが用いられる。

また、試験に際しては下部の一括ヘンド１ｃに対して薄
膜形成基板１０を、例えばニブローブあたり３０ｇの圧
力で押さえるのであるが、下部の一括ヘッド１ｃのプロ
ーブは数百本にも及び、従って、基板１０全体としては
１トンを越す圧力がかかることになり、基！１０の損傷
の原因となる。

そこで、薄膜形成基板１ｏを試験装置に設置する場合に
用いるキャリア２を第２図（ａ）（ｂ）に示すように、
薄膜形成基板工０の上側半分を覆った構成としている。

上記のような構成の試験ヘッド１ａ、１ｂ、ＩＣ１及び
キャリア２を用いて、まず、第２図（ａ）に示すように
、−括ヘッド１ｃと一方の上部の分割ヘッドｌａとで基
板１０の一方の半分（図面上左半分）１０ａの上下間ビ
ア（例えばＢ。

Ｂａ、ｆ３２−Ｂｄ）の導通テストと、基板１ｏの半分
１０ａの上記分割ヘッド１ａの当接範囲内での上面ビア
間（例えばＢ　ｃ−Ｂ　ｄ）の導通テストが行われる。

次に、下部−括ヘッド１ｃと他方の分割ヘッドＩｂとで
基板１０の他の半分（図面上右半分）１０ｂの上下のビ
ア間（Ｂ＋ｏ　　Ｂｚ、Ｂｑ−Ｂｙ、Ｂ＠　　Ｂｘｌ）
の導通テストと１ヘツド内でのビア間（例えばＢｖ−Ｂ
ｗ、Ｉ３ｗ−Ｉ３ｘ、Ｂｙ−Ｂｚ）の導通テストが行わ
れる。

更に、上記２つのモードのテストにおける上面分割へラ
ド１ａ、１ｂのみによる上面ビア間のテストは、■ヘッ
ドの範囲内でのビア間に限られていることから、上記２
つの分割ヘッド１ａ、ｌｂの中、一方を特定の位置に固
定し、他方を順次移動させることによって、表面側の各
ビア間の導通テストをし、１のヘッドの範囲外でのビア
間での導通試験を行っている。

〔発明が解決しようとする課題〕

ところで、上記の方法によると、下部の一括ヘッド１ｃ
と上部の分割ヘッド１ａ又は１ｂによるテストを終えた
のちに２つの上部分割ヘッド１ａ、１ｂを用いた数百回
にも及ぶ表面テストを繰返さなければならず、このテス
トに要する時間は、例えば４〜５時間にもなっていたの
である。

この発明は上記従来の事情に鑑みて提案されたものであ
って、２つの分割ヘッドによる表面ビア間の導通テスト
を省略してテスト時間を短縮したプリント基板テスト方
法を提供することを目的とする。

〔課題を解決するための手段〕

上記目的を遠戚するためにこの発明は以下の手段を採用
している。すなわち、第１図に示すようにセラミック基
板１０の各ビアに対して裏面より一括へラドｌｃを、ま
た上面より分割ヘッド１ａ、ｌｂのプローブを当接して
導通テストを行うに際して、 裏面の基点となるビアＢｍ（ｍは１．２．３・・・）と
それに導通した単位ネフ１−２０を構成する表側の各ビ
アＢｎ［ｎはａ、ｂ、ｃ・・・］間の導通テストをした
後、エラーが発生した単位ネット２０のみを抽出して、
該単位ネット２０を最短ビア区間に分解し、上記エラー
が発生した単位ネット２０の最短ビア区間の導通テスト
を行ってエラー区間を検出するものである。

〔作用〕

裏側の基点となるビアＢｍ（基点ビア）と、それに導通
した単位ネット２０を構成する表側の各ビアＢｎ間の導
通テストによって、裏側の基点ビアＢｍと表側の各ビア
Ｂｎ間との導通、非導通のデータが確認される。ここで
エラー（非導通）が発生した単位ネット２０のみを抽出
すると、抽出された単位ネット２０のいずれかのビア間
にエラーが含まれることになる。そこで上記単位ネット
２０を最短ビア区間（例えばＢｚ−Ｂｄ、Ｂｄ−Ｂ　ｃ
、　Ｂ　ｃ−Ｂ　ｂ等に分解して各区間について導通テ
ストを行うことによってエラー区間の確認ができること
になる。

〔実施例〕

第１図はこの発明の実施例を示すフロー図である。まず
、セラミック基板１０を試験装置にセントして、まず下
部−括ヘッドＩＣと上部分割ヘツド１ａによる基板１０
の一方の半分１０ａの試験が行われる（第１図（ａ））
。このとき、基板ＩＯを試験装置に装着するためのキャ
リア２としては、上記基板１０の一方の半分１０ａが露
出するキャリア２が使用されることはもちろんである。

この状態において、Ｂ＋　　Ｂａ等の上下の導通テスト
、及び分割ヘッド１ａの各当接範囲内での導通テストが
なされることはもちろんであるが、更に、裏側の基点ビ
アＢｍ（例えばＢＺ）を基点としている１の単位ネット
（Ｂｚ　　Ｂｄ　　Ｂｅ　　Ｂｂ）の表側の各ビアと上
記基点ビアＢｍ（Ｂ２Ｂ　ｄ、　Ｂｚ　　Ｂ　ｃ、　Ｂ
ｚ　　Ｂ　ｂ）の導通テストもしておく。

このようにして上記半分１０ａのテストが終了すると、
次に、キャリア２の開口位置をキャリア２を左右に反転
させて変更するとともに、基板１０の該キャリア２の開
口位置からの露出部が上記で試験した部分以外の他方の
半分１０ｂとなるようにして、再び基板１０を検査装置
に装着し、表裏の導通及び分割ヘッド１ｂの当接エリア
での導通テストばかりでなく、上記分割ヘッド１ａによ
る場合と同様、裏面の基点ビアＢｍを基点としている単
位ネット２０の基点１３ｍと各ビアＢｎ間（例えば、Ｂ
１１−ＢＸ、Ｂｅ−Ｂｗ、Ｂｅ　−ＢＶ）の導通テスト
も行われる（第１図（ｂ））。

次に、上記２つの試験により得られたエラーを含む単位
ネット２０がエラー解析装置によって抽出され、このエ
ラーが発生した単位ネット２０が各ビア毎の最短ビア区
間（例えばＢｚ−Ｂｄ、Ｂｄ−Ｂｃ、Ｂｃ−Ｂｂ）に分
解される（第１図（Ｃ））。この結果に基づいて、上面
及び下面に２本のプローブを備えた４点フローバーによ
って、上記最小区間のビア間にプローブを当接し、改め
て導通テストを行う（第１図（ｄ））。これによって、
実際にエラーが生じている最小区間を判別（第１図（ｅ
））することができることになる。

以上セラミック基板についてのみ説明したが、この発明
は表面テストを必要とする他のプリント基板についても
適用できることは勿論である。

〔発明の効果〕

以上発明したようにこの発明は、２つの上部分割ヘツド
による上面間の導通試験をする必要がないので、試験時
間が大幅に短縮（数時間も短縮）できる上、従来と同し
機械的構成の試験機を用いることができるので、設備変
更等のコストデメリットは考える必要がない。

【図面の簡単な説明】

第１図は本発明の実施例フロー図、第２図は従来の試験
方法フロー図である。 図中、 １ａ、１ｂ・・・分割ヘッド、 ＩＣ・・・−括ヘッド、 １０・・・セラミック基板、 ２０・・・単位ネット、 Ｂｍ・・・基点ビア、 Ｂｎ・・・表側のビア。 礎束仔］フ〇−図 第２図

Claims (1)

【特許請求の範囲】
1. （１）プリント基板（１０）の各ビアに対して裏面より
   一括ヘッド（１ｃ）を、また上面より分割ヘッド（１ａ
   ）、（１ｂ）のプローブを当接して導通テストを行うに
   際して、 裏面の基点となるビア（Ｂｍ）〔ｍは１，２，３・・・
   〕とそれに導通した単位ネット（２０）を構成する表側
   の各ビア（Ｂｎ）〔ｎはａ，ｂ，ｃ・・・〕間の導通テ
   ストをした後、 エラーが発生した単位ネット（２０）のみを抽出して、
   該単位ネット（２０）を最短ビア区間に分解し、上記エ
   ラーが発生した単位ネット（２０）の最短ビア区間の導
   通テストを行ってエラー区間を検出する ことを特徴とするプリント基板のテスト方法。