JPH03286685A - テレビジョン画面表示装置 - Google Patents

テレビジョン画面表示装置

Info

Publication number
JPH03286685A
JPH03286685A JP8860590A JP8860590A JPH03286685A JP H03286685 A JPH03286685 A JP H03286685A JP 8860590 A JP8860590 A JP 8860590A JP 8860590 A JP8860590 A JP 8860590A JP H03286685 A JPH03286685 A JP H03286685A
Authority
JP
Japan
Prior art keywords
address
ram
pointer
display
character
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8860590A
Other languages
English (en)
Inventor
Osamu Hosoya
細谷 理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP8860590A priority Critical patent/JPH03286685A/ja
Publication of JPH03286685A publication Critical patent/JPH03286685A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はテレビジョン画面表示装置に関するものであ
る。
(従来の技術) 従来よりテレビジョンの画面にチャンネルや種々の動作
状態を表わす文字やパターンなどを表示させることが行
われている。第3図は従来のテレビジョン画面表示装置
を示すブロック図である。
図において、水平および垂直同期信号は同期信号入力回
路1を介して入力され、発振回路2およびHカウンタ3
に与えられる。発振回路2は水平同期信号ごとにリセッ
トされつつ、所定周波数で発振する。発振回路2の発振
出力はタイミングジェネレータ4に与えられ、このタイ
ミングジェネレータ4はその発振出力に基ついて各部の
動作に必要なタイミング信号を作成して各部に出力する
。Hカウンタ3は垂直同期信号ごとにリセットされつつ
水平同期信号をカウントする。Hカウンタ3のカウント
値は、表示すべき文字やパターンなどの表示位置を検出
するための表示位置検出回路5に与えられる。
一方、所望の文字あるいはパターンの表示を行うデータ
はデータバス7を介してCPU6から表示制御レジスタ
8および表示用データRAM9の指定されたアドレスに
書込まれる。データには文字コードデータ、色情報デー
タ、表示モードデータ、表示位置データなどが含まれる
表示位置検出回路5は、表示制御レジスタ8にストアさ
れている表示位置データとHカウンタ3のカウント値と
を比較し、両者が一致すると一致信号を、読出しアドレ
スポインタ10に与える。これにより、読出しアドレス
ポインタ10は能動化され、表示用データRAM9に対
しアドレス指定を行って、先に書込まれたデータの読出
しを開始させる。この際、行なわれるアドレス指定は、
一画面文字数がn+1個の場合、読出しアドレスポイン
タ10は第4図の如く0番地からn番地までインクリメ
ントさせた値を出力する。
表示用データRAM9は先に書込まれた文字コードデー
タに対応したアドレスをキャラクタROMIIに与え、
これに応答してキャラクタROMIIからは対応の字体
フォントが読出される。
キャラクタROMIIから読出された字体フォントのデ
ータは、必要に応じ合成回路12で合成される。合成回
路12の出力データはシフトレジスタ13でパラレル形
式からシリアル形式に変換され、表示制御回路14に与
えられる。表示制御回路14はシフトレジスタ13から
の字体フォントデータに加え、表示用データRAM9か
ら文字色および背景色などを表わす色情報データおよび
表示制御レジスタ8から文字の修飾などを表わす表示モ
ードデータを受け、字体フォントデータおよび色情報デ
ータを表示モードデータの示す表示モードに従って表示
制御する。こうして表示制御回路14から、赤、緑、青
の出力信号や輝度制御信号などが導出され、これらの信
号に従って画面上に所望の文字やパターンが表示される
〔発明が解決しようとする課題〕
従来のテレビジョン画面表示装置は以上のように構成さ
れ、一画面の表示を行う際表示用データRAMの先頭ア
ドレスから後尾アドレスまですべてが読み出され、その
RAMの内容に応じたキャラクタがキャラクタROMよ
り出力され画面に表示されていた。したがって、画面す
べてに同一キャラクタを表示し、あるいは、画面の上半
分に同一キャラクタを表示する等、必要とするキャラク
タROMの種類が少ない場合でも、すべての表示用デー
タRAMの内容を書きかえる必要があり、ソフトウェア
の負担が増大するという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、同一キャラクタを連続表示する場合に、ハー
ドウェアによって効率良く行うことができるテレビジョ
ン画面表示装置を得ることを目的とする。
(課題を解決するための手段) この発明に係るテレビジョン画面表示装置は、タイミン
グジェネレータの出力をカウントして表示用データRA
Mのアドレスを指定するアドレスポインタを複数種類設
けるとともに、選択可能としたものである。
〔作用〕
この発明におけるアドレスポインタと選択回路は、特定
の表示用データRAMのみ読み出すことが可能となる。
〔実施例〕
以下、この発明の一実施例を図に従って説明する。第1
図はこの発明の一実施例であるテレビジョン画面表示装
置の回路構成を示すブロック図、第2図は第1図のアド
レスポインタ回路のタイミングチャートである。
第1図において、(1)は同期信号入力回路、(2)は
発振回路、(3)はHカウンタ、(4)はタイミングジ
ェネレータ、(5)は表示位置検出回路、(6)はCP
U、(7)はデータバス、(8)は表示制御レジスタ、
(9)は表示用データRAM、(10)は読出しアドレ
スポインタA、(11)はキャラクタROM、(12)
は合成回路、(13)はシフトレジスタ、(14)は表
示制御回路、(15)は読出しアドレスポインタB、(
16)はアドレスポインタ選択回路である。
次に動作について説明する。
前記従来のものと同一符号のブロックは従来例で説明し
たものと同一動作、内容である。
表示制御レジスタ(8)の値に応じてアドレスポインタ
選択回路(16)がアドレスポインタA(10)を選択
した場合は従来のものと全く同じ動作をする。表示制御
レジスタ(8)の値に応じてアドレスポインタ選択回路
(16)がアドレスポインタB(15)を選択した場合
、アドレスポインタB(10)は、第2図に示すタイミ
ングチャートの如く、ポインタ出力は0に固定されてい
るため、RAMの1番地だけを連続して読み出す。した
がって、RAMの1番地に書き込んだ値に対応するキャ
ラクタROMのみが読み出され、一画面を同一キャラク
タで埋めることができる。
アドレスポインタの種類をさらに増やし、局内面単位、
1行革位、あるいは%行単位のタイミングでポインタの
値を変化するアドレスポインタを設けることにより、よ
りフレキシブルなハードウェアとすることができる。
〔発明の効果〕
以上のようにこの発明によれば、表示用RAMデータの
アドレスポインタ回路を複数種類設けることにより、場
合によって特定の表示用RAMのみ読み出す構成とした
ので、すべてのRAMデータを書きかえる必要が無くな
る為、ソフトウェアの負担を軽減することができる。
【図面の簡単な説明】
第1図はこの発明の一実施例であるテレビジョン画面表
示装置の回路構成を示すブロック図、第2図は第1図に
構成される読出しアドレスポインタのタイミングチャー
ト、第3図は従来のテレビジョン画面表示装置の回路構
成を示すブロック図、第4図は第3図に構成される読出
しアドレスポインタのタイミングチャートである。 (9)−・表示用データRAM、(11) −・・キャ
ラクタROM、(12)−合成回路、(13) −・・
シフトレジスタ、(14) −・・表示制御回路、(1
0)−一読出しアドレスポインタA、(15)・−読出
しアドレスポインタB、(16) −・・アドレスポイ
ンタ選択回路。 なお、図中、同一符号は同一 または相当部分を示す。 第1図

Claims (1)

    【特許請求の範囲】
  1. 画面に表示する文字やパターン毎にそのコード及び表示
    色データ等が格納され、読出しアドレスポインタの指示
    し、アドレスに従って読み出される表示用メモリと、上
    記文字やパターンのフォントデータが格納され、上記表
    示用メモリからの文字コードに従って読み出される文字
    用メモリと、前記文字用メモリの出力データをテレビジ
    ョンの走査線に合わせて画像信号として出力する画像信
    号出力回路を備えたテレビジョン画面表示装置において
    、表示用メモリのアドレスを指定するアドレスポインタ
    を複数種類設けるとともに、選択できる手段を設けたこ
    とを特徴とするテレビジョン画面表示装置。
JP8860590A 1990-04-02 1990-04-02 テレビジョン画面表示装置 Pending JPH03286685A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8860590A JPH03286685A (ja) 1990-04-02 1990-04-02 テレビジョン画面表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8860590A JPH03286685A (ja) 1990-04-02 1990-04-02 テレビジョン画面表示装置

Publications (1)

Publication Number Publication Date
JPH03286685A true JPH03286685A (ja) 1991-12-17

Family

ID=13947451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8860590A Pending JPH03286685A (ja) 1990-04-02 1990-04-02 テレビジョン画面表示装置

Country Status (1)

Country Link
JP (1) JPH03286685A (ja)

Similar Documents

Publication Publication Date Title
US5023603A (en) Display control device
US5623316A (en) On-screen display apparatus and on-screen display method
CA1220293A (en) Raster scan digital display system
KR880009518A (ko) 디지탈 화상 합성 장치
JPS592905B2 (ja) デイスプレイ装置
US5774189A (en) On screen display
JPS5948393B2 (ja) デイスプレイ装置
JP2579362B2 (ja) 画面表示装置
JP2896006B2 (ja) 画面表示装置の制御方式
JPS63169687A (ja) 表示装置
EP0400990B1 (en) Apparatus for superimposing character patterns in accordance with dot-matrix on video signals
JPH03286685A (ja) テレビジョン画面表示装置
JP3003734B2 (ja) 表示制御装置
JPS643273B2 (ja)
JP2712452B2 (ja) 情報出力装置
JP2764927B2 (ja) 階調表示制御装置
JP2781924B2 (ja) スーパーインポーズ装置
JPH06208362A (ja) 画面表示装置
JPH0736430A (ja) 色表示パレット制御回路
JPS63184791A (ja) ブリンク制御方式
JPS5936267B2 (ja) ディスプレイ装置におけるメモリ追加方式
JPH0628428B2 (ja) 映像処理回路
JPH05167922A (ja) 画面表示装置
JPH03105386A (ja) 表示器用コントローラ
JPH08123400A (ja) 表示制御装置および表示情報格納方式および表示装置