JPH03286639A - デイジタルデータ伝送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は「０」と「１」のビットシーケンスからなるデ
ィジタルデータを伝送するディジタルデータ伝送方式に
かいて、伝送するデータのビットシーケンスに限定が必
要な伝送路を用いる場合に、効率よくディジタルデータ
を伝送するためのディジタルデータ伝送装置□関するも
のである。

〔従来の技術〕

Ｐ（Ｍ伝送システムに釦いては、ディジタルデータビッ
トの論理「Ｏ」が連続して発生すると、　ＰＣＭ中継器
におけるタイミング信号の再生時にタイミング信号に位
相ジッタが発生し、これにより再生された符号に誤シが
生じるという不都合がある。

このため、従来の伝送システムに釦いては、論理「０」
パターンの発生を防止する零）くターン抑止回路を用い
て上記不都合に対処している。

これについて詳記すると、この抑止回路はＰＣＭ端局装
置への入力データピット列をワード単位で監視し、論理
「０」の連続するワードが検出されると、そのワード中
の重みの最も小さいビットを強制的に論理「１」に置換
している。しかし、このような抑止回路を帯域圧縮され
たディジタル画像信号のように冗長ビットが取や除かれ
た信号を対象とするフレーム間符号化装置に適用すると
、画質が劣化するという不都合がある。このため、この
装置にトいてはこのような不都合を除去するために、伝
送データ中に強制的に論理「１」パターンを一定周期で
挿入し論理「０」ノ〈ターンがある定められた値以上連
続して発生しないようにする強制挿入回路を使用してい
る。

〔発明が解決しようとする課題〕

上述した従来のディジタルデータ伝送装置に訃ける強制
挿入回路は、論理「１」パターン挿入が不用々部分にお
いても論理「１」パターンを強制的に挿入するため、デ
ータ伝送効率が低下するという課題があった。

〔課題を解決するための手段〕

本発明のディジタルデータ伝送装置は、「０」と「１」
のビットシーケンスからなるディジタルデータを伝送す
る装置であって「１」データの生起率が定められた伝送
路に接続されるディジタルデータ伝送装置にかいて、デ
ータ伝送フレームを構成するフレーム構成手段と、この
フレーム構成手段によって得られたデータ伝送フレーム
に同期しｎビット（ｆｉ：任意の自然数）からなるブロ
ックを構成し、各ブロックの第１ビットから第ｎ−１ビ
ットに第１のデータを多重化する第１の多重化手段と、
各ブロック単位に上記第１のデータがすべて「０」デー
タであることを検出するデータ検出手段と、このデータ
検出手段（おいてすべて「０」データが検出されたとき
そのブロックの第ｎビット目に「１」データを多重化し
、検出されないときそのブロックの第ｎビット目に第２
のデータを多重化する第２の多重化手段とを備えてなる
ものである。

筐た、本発明の別の発明によるディジタルデータ伝送装
置は、上記のディジタルデータ伝送装置により構成され
たディジタルデータを受信し、伝送路フレーム同期をと
る同期引き込み手段と、ｎビットから欧るブロック中の
第１ビットから第ｎ−１ビットを分離し第１のデータと
して出力する第１のデータ出力手段と、各ブロック単位
に上記第１のデータ中に「１」データが存在するときそ
のブロックの第ｎビット目のデータを第２のデータとし
て出力する第２のデータ出力手段とを備えてなるもので
ある。

〔作用〕

本発明に釦いては、各ブロック単位に「１」データの生
起の有無を検出し、「１」データが存在する場合に第２
のデータを挿入し、「１」データが存在しないときのみ
ダミーデータ「ｌ」を挿入する。

〔実施例〕

以下、図面に基づき本発明の実施例を詳細に説明する。

第１図は本発明の一実施例を示すブロック図である。

図に釦いて、１はディジタルデータを送信する送信装置
、２は伝送路、３は送信装置１からのディジタルデータ
を伝送路２を介して受信する受信装置である。

１０１はフレームパルスを出力する出力端子、１０２お
よび１０３はデータ（１）釦よびデータ（２）が入力さ
れる入力端子、１０４はデータ（２）要求信号を出力す
る出力端子、１０５は出力端子である。

１０６Ｈ７レーム構成回路で、このフレーム構成回路１
０６はデータ伝送フレームを構成するフレーム構成手段
を構成している。

１０７はパターン検出回路で、このパターン検出回路１
０７は各ブロック単位に第１のデータがすべて「０」デ
ータであることを検出するデータ検出手段を構成してい
る。１０Ｂは多重化回路で、この多重化回路１０８はデ
ータ伝送フレームに同期し、ｎビット（ｎ：任意の自然
数）からなるブロックを構成し、各ブロックの第１ビッ
トから第ｎ−１ビン十に第１のデータを多重化する多重
化手段を構成し、筐た、上記データ検出手段においてす
べて「０」データが検出されたときそのブロックの第ｎ
ビット目に「１」データを多重化し、検出されないとき
そのブロックの第ｎビット目に第２のデータを多重化す
る多重化手段を構成している。１０９はパターン検出回
路１０７からの選択信号１０７ｍとクロック（ＣＬＫ）
を入力とするアンドゲート、１１０はユニポーラ・バイ
ポーラ変換回路である。

３０１は多重化データ２ａが入力される入力端子、３０
２はフレームパルスを出力する出力端子、３０３会よび
３０４はデータ（１）カよびデータ（２）を出力する出
力端子、３０５はデータ（２）要求信号を出力する出力
端子、３０６はバイポーラ・ユニポーラ変換回路、３０
７　ｉｌｌニアし一ム同期回路で、このフレーム同期回
路３０７は伝送路フレーム同期をとる同期引き込み手段
を構成している。３０８　Ｆｉパターン検出回路、３０
９ばこのパターン検出回路３０８からの選択信号３０８
ａとクロック（ＣＬＫ　）を入力とするアンドゲート、
３１０および３１１はレジスタで、このレジスタ３１０
はｎビットからなるブロックの中の第１ビットから第ｎ
−１ビットを分離し第１のデータとして出力するデータ
出力手段を構成し、筐た、レジスタ３１１は各ブロック
単位に第１のデータ中にｒｌＪデータが存在するときそ
のブロックの第ｎビット目のデータを第２のデータとし
て出力するデータ出力手段を構成している。

つぎにこの第１図に示す実施例の動作を説明する。

この第１図において、送信装置ＩＦｉデータ（１）およ
びデータ（２）を多重化し、伝送路２へ送出する。

この伝送路２を介して伝送された多重化データ２ａは受
信装置３によりデータ（１）およびデータ（２）を分離
し出力する。

ｉず、送信装置１について説明する。

フレーム構成回路１０６で伝送フレームおよび多重化の
フレームを組みデータ（１）の入力タイミングの基準と
なるフレームパルスを出力端子１０１とパターン検出回
路１０７へ出力する。筐た、このパターン検出回路１０
７ヘパターン検出単位を示すブロック信号１０６＆を、
多重化回路１０８へデータ（１）およびフレーム同期デ
ータ１０６ｂを選択するための選択信号１０６ｅ＞よび
フレーム同期データ１０６ｂを送出する。

そして、パターン検出回路１０７はブロック信号１０６
ａを基準にし、入力端子１０２から入力する入力データ
（１）内にブロック毎に「１」データが存在するか否か
を検出し、存在する場合に入力端子１０３から入力する
データ（２）を選択する選択信号１０７ｍを出力すると
ともにアンドゲート１０９を介してデータ（２）要求信
号（パルス）を出力端子１０４に出力する。多重化回路
１０８は選択信号（１１１０６ｅおよび選択信号（２）
１０７ｍによ？）７ｖ−Ａ同期データ１０６ｂデータ（
１）、データ（２）およびダミーデータ「１」を多重化
し出力する。多重化された多重化データ１０８ａはユニ
ポーラ・バイポーラ変換回路１１Ｇにおいてバイポーラ
信号に変換され出力端子１０５へ出力される。

つぎに、受信装置３について説明する。

入力端子３０１に入力した多重化データ２ａはバイポー
ラ・ユニポーラ変換回路３０６によりュニボーラ信号に
変換され、フレーム同期回路３０７、パターン検出回路
３０Ｂおよびレジスタ３１０，３１１へ入力される。フ
レーム同期回路３０７ではフレーム同期データによりフ
レーム同期を確立し、データ（１１の出力タイミングを
示すフレームパルスを出力端子３０２に出力するととも
にレジスタ３１０ヘデータ（１）取や込みクロック３０
７ｂを、パターン検出回路３０８へパターン検出単位を
示すブロック信号３０７＊をそれぞれ出力する。

そして、パターン検出回路３０８はフレーム同期回路３
０７からのブロック信号３０７１Ｌをもとにブロック単
位にデータ（１）内に「１」データが存在するか否かを
検出し、存在する場合に選択信号（２）３０８ｍを出力
し、アンドゲート３０９を介してデータ（２）取ウ込み
クロックをレジスタ３１１と出力端子３０５へ出力する
。レジスタ３１０とレジスタ３１１はそれぞれ多重化デ
ータ３０６＆から各クロックによりデータ（１））よび
データ（２）を取シ込み出力端子３０３および出力端子
３０４へ出力する。

つぎに、第２図（ａ）〜（ｈ）に示すタイムチャートを
用いて説明する。

この第１図の動作説明に供する第２図のタイムチャート
はＰＣＭ　　１次群のフレームを例として釦シ、フレー
ムは１９３ビットのデータ列から構成され、８ビットを
１つのブロック（ｎ−８）　　とした例である。

図に示すように、選択信号（１）はフレーム同期デとし
、各ブロックに分割するタイミングを示す。

選択信号（２）は各ブロックのデータ（１）に「１」が
存在する場合およびフレーム同期データＦを多重化する
場合に「１」となる。

そして、多重化回路１０８は選択信号により下記表に示
すように各データを選択し、多重化データを構成する。

〔発明の効果〕

以上説明したように本発明は、各ブロック単位に「１」
データ生起の有無を検出し、「１」データが存在する場
合に第２のデータを挿入し、「１」データが存在しない
ときのみダミーデータ「１」を挿入することにより、効
率よく、「１」データの生起率カ限定された伝送路へデ
ィジタルデータを伝送することかできる効果がある。

−“−１

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図の動作説明に供するタイムチャートである。 １・・・・送信装置、２・・・・伝送路、３・・・・受
信装置、１０６・・・・フレーム構成回路、１０７・・
・・パターン検出回路、１０８・・・・多重化回路、１
０９・・・・アンドゲート、１１０・・・・ユニポーラ
・バイポーラ変換回路、３０６・・・・バイポーラ・ユ
ニポーラ変換回路、３０７・・・・フレーム同期回路、
３０８・・・・ノくターン検出回路、３０９・・・・ア
ンドゲート、３１０、３１１−・・・レジスタ。

Claims (2)

【特許請求の範囲】
1. （１）「０」と「１」のビットシーケンスからなるディ
   ジタルデータを伝送する装置であつて「１」データの生
   起率が定められた伝送路に接続されるディジタルデータ
   伝送装置において、データ伝送フレームを構成するフレ
   ーム構成手段と、このフレーム構成手段によつて得られ
   たデータ伝送フレームに同期しｎビット（ｎ：任意の自
   然数）からなるブロックを構成し、各ブロックの第１ビ
   ットから第ｎ−１ビットに第１のデータを多重化する第
   １の多重化手段と、各ブロック単位に前記第１のデータ
   がすべて「０」データであることを検出するデータ検出
   手段と、このデータ検出手段においてすべて「０」デー
   タが検出されたとき当該ブロックの第ｎビット目に「１
   」データを多重化し、検出されないとき当該ブロックの
   第ｎビット目に第２のデータを多重化する第２の多重化
   手段とを備えてなることを特徴とするディジタルデータ
   伝送装置。
2. （２）請求項１記載のディジタルデータ伝送装置により
   構成されたディジタルデータを受信し、伝送路フレーム
   同期をとる同期引き込み手段と、ｎビットからなるブロ
   ック中の第１ビットから第ｎ−１ビットを分離し第１の
   データとして出力する第１のデータ出力手段と、各ブロ
   ック単位に前記第１のデータ中に「１」データが存在す
   るとき当該ブロックの第ｎビット目のデータを第２のデ
   ータとして出力する第２のデータ出力手段とを備えてな
   ることを特徴とするディジタルデータ伝送装置。