JPH03286588A - 化合物半導体素子 - Google Patents
化合物半導体素子Info
- Publication number
- JPH03286588A JPH03286588A JP2089689A JP8968990A JPH03286588A JP H03286588 A JPH03286588 A JP H03286588A JP 2089689 A JP2089689 A JP 2089689A JP 8968990 A JP8968990 A JP 8968990A JP H03286588 A JPH03286588 A JP H03286588A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- heat sink
- semiconductor device
- thermal expansion
- chemical compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 150000001875 compounds Chemical class 0.000 title claims abstract description 20
- 230000017525 heat dissipation Effects 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 13
- 239000013078 crystal Substances 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 5
- 230000004927 fusion Effects 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 2
- 230000006835 compression Effects 0.000 abstract 2
- 238000007906 compression Methods 0.000 abstract 2
- 229910000679 solder Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000002844 melting Methods 0.000 description 3
- 238000005253 cladding Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Landscapes
- Led Device Packages (AREA)
- Recrystallisation Techniques (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体レーザや発光ダイオードなどの発熱量
の比較的大きい化合物半導体素子に関する。
の比較的大きい化合物半導体素子に関する。
（従来の技術）
半導体レーザ（Ｌ Ｄ）や発光ダイオード（ＬＥＤ）−
などの半導体素子（以下、単に「素子ｊともいう）は、
ＡｌＧａＡｓ／ＧａＡｓ、 ＩｎＧａＡｓＰ／ＩｎＰ、
などの化合物半導体素子で構成されており、素子動作中
は熱を発生する。そのため、第１図に示すように、素子
２をヒートシンク１にはんだ３によって融着し、発生す
る熱をヒートシンクｌを介して逃がすようにしている。
などの半導体素子（以下、単に「素子ｊともいう）は、
ＡｌＧａＡｓ／ＧａＡｓ、 ＩｎＧａＡｓＰ／ＩｎＰ、
などの化合物半導体素子で構成されており、素子動作中
は熱を発生する。そのため、第１図に示すように、素子
２をヒートシンク１にはんだ３によって融着し、発生す
る熱をヒートシンクｌを介して逃がすようにしている。
ヒートシンクに用いられる材料としては、ダイヤモンド
、Ｃｕｓ ５１１Ｍ０％ Ａ ｌ ％ Ａｕｓ ＢｅＯ
など多数あるが、■熱伝導率λが大きいこと、■熱膨張
係数αが素子のそれに近いこと、■価格が安いこと、な
どが要求される。
、Ｃｕｓ ５１１Ｍ０％ Ａ ｌ ％ Ａｕｓ ＢｅＯ
など多数あるが、■熱伝導率λが大きいこと、■熱膨張
係数αが素子のそれに近いこと、■価格が安いこと、な
どが要求される。
ダイヤモンドば■が非常にすぐれているが、■に適合し
ない。Ｃｕは■および■はよいが、■に問題がある。た
とえば、［；ａＡｓ素子の熱膨張係数αは６．６３ Ｘ
１０−’ｄｅｇ引であるのに対し、Ｃｕの熱膨張係数
αは１６．７ Ｘ １０−’ｄｅｇ−’と大きい。Ｓｉ
は■でＣｕより少し劣るが、■および■は比較的よい、
結局■〜■を勘案してヒートシンク材としてＣｕと５１
が用いられることが多い。
ない。Ｃｕは■および■はよいが、■に問題がある。た
とえば、［；ａＡｓ素子の熱膨張係数αは６．６３ Ｘ
１０−’ｄｅｇ引であるのに対し、Ｃｕの熱膨張係数
αは１６．７ Ｘ １０−’ｄｅｇ−’と大きい。Ｓｉ
は■でＣｕより少し劣るが、■および■は比較的よい、
結局■〜■を勘案してヒートシンク材としてＣｕと５１
が用いられることが多い。
ところで素子にヒートシンクを融着するとき、それらの
温度は、はんだの融点（Ａｕ−５ｎはんだで２８０°Ｃ
）まで昇温される。ところが素子とヒートシンクの熱膨
張係数αが異なるために室温に戻ったとき素子には大き
な応力が発生する。
温度は、はんだの融点（Ａｕ−５ｎはんだで２８０°Ｃ
）まで昇温される。ところが素子とヒートシンクの熱膨
張係数αが異なるために室温に戻ったとき素子には大き
な応力が発生する。
たとえば、ＧａＡｓのＬＤ素子をＣｕのヒートシンクに
Ａｕ −Ｓｎのはんだにより融着すると、下記式で算出
される圧縮応力が生しる。
Ａｕ −Ｓｎのはんだにより融着すると、下記式で算出
される圧縮応力が生しる。
（Ｃｕの熱膨張係数−ＧａＡｓの熱膨張係数）Ｘ（Ａｕ
−３ｎはんだの融点−室温）Ｘ（ＧａＡｓのヤング率）
ｗ＝（１６，７Ｘ１０−’ｄｅｇ−’−６．６Ｘ１０−
’ｄｅｇ−’） Ｘ （２８０″Ｃ−２０℃） Ｘ ８
．５５ Ｘ １０” ｄｙｎ／＋：ｗ” ＝ ２ Ｘ
１０’ｄｙｎ／ｃｍ”このような応力の加わった素子に
通電すると、素子結晶表面から転位が導入されてその寿
命が短くなる。そこでＣｕのような熱膨張係数の大きい
ヒートシンクを使用する場合には、低融点で軟らかいＩ
ｎはんだを用いて融着し、発生する応力をＩｎの塑性変
形によって吸収するようにしている。ところがＩｎが結
晶内部に浸透してその特性を低下するという問題が生じ
ている。
−３ｎはんだの融点−室温）Ｘ（ＧａＡｓのヤング率）
ｗ＝（１６，７Ｘ１０−’ｄｅｇ−’−６．６Ｘ１０−
’ｄｅｇ−’） Ｘ （２８０″Ｃ−２０℃） Ｘ ８
．５５ Ｘ １０” ｄｙｎ／＋：ｗ” ＝ ２ Ｘ
１０’ｄｙｎ／ｃｍ”このような応力の加わった素子に
通電すると、素子結晶表面から転位が導入されてその寿
命が短くなる。そこでＣｕのような熱膨張係数の大きい
ヒートシンクを使用する場合には、低融点で軟らかいＩ
ｎはんだを用いて融着し、発生する応力をＩｎの塑性変
形によって吸収するようにしている。ところがＩｎが結
晶内部に浸透してその特性を低下するという問題が生じ
ている。
（発明が解決しようとする課題）
本発明の目的は、ヒートシンクの融着時に発生する前記
の圧縮応力を吸収し、寿命の短縮の生じない素子を提供
することにある。
の圧縮応力を吸収し、寿命の短縮の生じない素子を提供
することにある。
（課題を解決するための手段）
本発明者は、半導体素子とヒートシンクを融着する際に
素子内部に発生する応力の吸収手段について検討を重ね
た結果、素子の融着面側に熱膨張係数が素子材料の値よ
り少し小さいＳｉ層を形威すれば素子動作層（活性層）
に引っ張り応力がはたらき、Ｃｕなどのヒートシンクの
融着時に発生する圧縮応力を打消してしまうという知見
を得た。
素子内部に発生する応力の吸収手段について検討を重ね
た結果、素子の融着面側に熱膨張係数が素子材料の値よ
り少し小さいＳｉ層を形威すれば素子動作層（活性層）
に引っ張り応力がはたらき、Ｃｕなどのヒートシンクの
融着時に発生する圧縮応力を打消してしまうという知見
を得た。
本発明は上記知見に基づいてなされたもので、その要旨
は「半導体の熱放散に用いるヒートシンクに融着される
化合物半導体素子であって、素子の融着面側に５４層を
形威した化合物半導体素子」にある。
は「半導体の熱放散に用いるヒートシンクに融着される
化合物半導体素子であって、素子の融着面側に５４層を
形威した化合物半導体素子」にある。
（作用）
上記のように本発明の化合物半導体素子は素子のヒート
シンクへの融着面側にＳｉ層を有することを特徴として
いる。
シンクへの融着面側にＳｉ層を有することを特徴として
いる。
半導体レーザ（ＬＤ）や発光ダイオード（Ｌ Ｅ Ｄ）
などの素子の作製にあたっては、基板（ＧａＡｓ、 Ｉ
ｎＰなど）上にエピタキシャル成長により多層の素子構
造（素子層）を形威する。前記のＳｉ層を形成するには
、この素子層２１側の最後の層に５４層を成長させれば
よく、有機金属気相成長法（Ｍ ＯＣＶ Ｄ法）や分子
線エピタキシャル法（ＭＢＥ法）を用いればこれが可能
である。
などの素子の作製にあたっては、基板（ＧａＡｓ、 Ｉ
ｎＰなど）上にエピタキシャル成長により多層の素子構
造（素子層）を形威する。前記のＳｉ層を形成するには
、この素子層２１側の最後の層に５４層を成長させれば
よく、有機金属気相成長法（Ｍ ＯＣＶ Ｄ法）や分子
線エピタキシャル法（ＭＢＥ法）を用いればこれが可能
である。
これらの層の形成温度は約７００〜８００°Ｃ前後であ
るため、素子使用時の温度（室温付近）になると化合物
半導体層の熱膨張係数（ＧａＡｓの場合約６．６×１０
−”／ｄｅｇ）とＳｔの熱膨張係数（２，５Ｘ１０−’
／ｄｅｇ）に差があるため、化合物半導体層とＳｉ層の
界面の化合物半導体層には実測によると１Ｘ１０’〜３
Ｘ１０’ｄｂ Ｓｉ層のない従来の素子をＣｕヒートシンクに融着した
場合、前記のように約２ Ｘ １０”ｄｙｎ／ｃｍ”の
圧縮応力が素子にかかるが、Ｓｉ層を有する素子の場合
は、５４層から化合物半導体層にかかる前記の引張り応
力とＣｕヒートシンク融着時に発生する圧縮応力が打ち
消し合い、圧縮応力は吸収される。
るため、素子使用時の温度（室温付近）になると化合物
半導体層の熱膨張係数（ＧａＡｓの場合約６．６×１０
−”／ｄｅｇ）とＳｔの熱膨張係数（２，５Ｘ１０−’
／ｄｅｇ）に差があるため、化合物半導体層とＳｉ層の
界面の化合物半導体層には実測によると１Ｘ１０’〜３
Ｘ１０’ｄｂ Ｓｉ層のない従来の素子をＣｕヒートシンクに融着した
場合、前記のように約２ Ｘ １０”ｄｙｎ／ｃｍ”の
圧縮応力が素子にかかるが、Ｓｉ層を有する素子の場合
は、５４層から化合物半導体層にかかる前記の引張り応
力とＣｕヒートシンク融着時に発生する圧縮応力が打ち
消し合い、圧縮応力は吸収される。
従って、ヒートシンクと接続された半導体素子に通電し
ても素子結晶に転位の導入がないから、その特性が低下
したり寿命が短くなるようなことがない。
ても素子結晶に転位の導入がないから、その特性が低下
したり寿命が短くなるようなことがない。
この５１層の厚さは、２μｍより薄いとＳｉ層による引
張り応力が化合物半導体層に十分に働かず、２０μ剛を
超えるとＣｕヒートシンクの融着時に発生する圧縮応力
が化合物半導体層に働かず５ｉｌｉによる引張り応力の
みが働いて応力の打ち消し合いが行われないので、２〜
２０μ−とするのが好ましい。
張り応力が化合物半導体層に十分に働かず、２０μ剛を
超えるとＣｕヒートシンクの融着時に発生する圧縮応力
が化合物半導体層に働かず５ｉｌｉによる引張り応力の
みが働いて応力の打ち消し合いが行われないので、２〜
２０μ−とするのが好ましい。
（実施例）
第２図は本発明の半導体素子で、ＧａＡｓ系半導体レー
ザの例である。この半導体素子はＰ形ＧａＡｓ基板２０
上に有機金属気相成長法（成長温度８００’Ｃ）により
素子層２１、すなわち、Ａ ｌ ｏ、 ５Ｇａｏ、 ７
ＡＳ下部クラッド層２２（厚さ約２μ１１）、ＧａＡｓ
活性（発光）層２３（厚さ約０．１ ａ ｍ）、＾１
ｏ、 ５Ｇａ６．７ＡＳ上部クラッド層２４（厚さ約２
μｍ＋）、ＧａＡｓキ＋７ブ層２５層厚５約０．５μ−
をそれぞれ形威した後、その上に厚さ約５μ−のＳｉ層
２６を形威したものである。更に、電流を流れやすくす
るためＧａＡｓ基板面にオーミック電極２Ｂ（ＡｕＺｎ
）を形威し、素子層２１側にも同様の目的でＳｉ用オー
ミック電極２７（ＡｕＳｂ）を形威し、長さ３００μＬ
幅２００μ和に素子分離を行って素子を作製した。
ザの例である。この半導体素子はＰ形ＧａＡｓ基板２０
上に有機金属気相成長法（成長温度８００’Ｃ）により
素子層２１、すなわち、Ａ ｌ ｏ、 ５Ｇａｏ、 ７
ＡＳ下部クラッド層２２（厚さ約２μ１１）、ＧａＡｓ
活性（発光）層２３（厚さ約０．１ ａ ｍ）、＾１
ｏ、 ５Ｇａ６．７ＡＳ上部クラッド層２４（厚さ約２
μｍ＋）、ＧａＡｓキ＋７ブ層２５層厚５約０．５μ−
をそれぞれ形威した後、その上に厚さ約５μ−のＳｉ層
２６を形威したものである。更に、電流を流れやすくす
るためＧａＡｓ基板面にオーミック電極２Ｂ（ＡｕＺｎ
）を形威し、素子層２１側にも同様の目的でＳｉ用オー
ミック電極２７（ＡｕＳｂ）を形威し、長さ３００μＬ
幅２００μ和に素子分離を行って素子を作製した。
この半導体素子において、５ｉＪｉとの界面のＧａＡｓ
層には前記のように約Ｉ Ｘ １０９〜３ Ｘ ｌｏ’
ｄｙｎ／ｃｍ”の引張り応力が生じている。
層には前記のように約Ｉ Ｘ １０９〜３ Ｘ ｌｏ’
ｄｙｎ／ｃｍ”の引張り応力が生じている。
次に、この半導体素子を第３図に示すように発熱の多い
素子層２１８（５４層２６側）を下にしてＡｕ−５ｎは
んだ３２を用いて約２８０°ＣでＣｕヒートシンク３０
に融着し、温度５０°Ｃ１出力５０ＩＩＩＷに保って通
電試験を行った。なお、Ｓｉ層を有しない従来の素子に
ついても同様にＣｕヒートシンクに融着し、同じ条件で
通電試験を行った。
素子層２１８（５４層２６側）を下にしてＡｕ−５ｎは
んだ３２を用いて約２８０°ＣでＣｕヒートシンク３０
に融着し、温度５０°Ｃ１出力５０ＩＩＩＷに保って通
電試験を行った。なお、Ｓｉ層を有しない従来の素子に
ついても同様にＣｕヒートシンクに融着し、同じ条件で
通電試験を行った。
その結果を第４図に示す０図中ａ線は本発明のＳｉ層を
有する半導体素子の場合であり、ｂ線は従来の素子の場
合である。この図から明らかなように、本発明の半導体
素子の場合は５０００時間以上経過しても動作電流はほ
とんど変化していない、すなわち素子には劣化が生じて
いない、これはＣｕヒートシンク融着時に発生した圧縮
応力が吸収されてしまって素子まで及んでいないことを
意味している。これに対して、従来の素子の場合は、素
子に応力が残存して結晶に転位が導入されたために数百
時間で動作電流が急激に上昇し、５００時間で動作が停
止した。
有する半導体素子の場合であり、ｂ線は従来の素子の場
合である。この図から明らかなように、本発明の半導体
素子の場合は５０００時間以上経過しても動作電流はほ
とんど変化していない、すなわち素子には劣化が生じて
いない、これはＣｕヒートシンク融着時に発生した圧縮
応力が吸収されてしまって素子まで及んでいないことを
意味している。これに対して、従来の素子の場合は、素
子に応力が残存して結晶に転位が導入されたために数百
時間で動作電流が急激に上昇し、５００時間で動作が停
止した。
（発明の効果）
素子融着面側にｓｉ層を形成した本発明の半導体素子は
素子とヒートシンクの融着時に発生する応力を吸収する
ことができる。従って、通電時の素子結晶への転位の導
入を防止でき、素子寿命を大幅に伸ばすことができる。
素子とヒートシンクの融着時に発生する応力を吸収する
ことができる。従って、通電時の素子結晶への転位の導
入を防止でき、素子寿命を大幅に伸ばすことができる。
第１図は、従来の化合物半導体素子をヒートシンクと融
着した状態を示す図である。 第２図は、本発明の化合物半導体素子の一例で、ＧａＡ
ｓ系半導体レーザの槽底を示す図である。 第３図は、本発明の化合物半導体素子をヒートシンクと
融着した状態を示す図である。 第４図は、本発明の化合物半導体素子と従来の化合物半
導体素子の動作を流の変化を示す図である。
着した状態を示す図である。 第２図は、本発明の化合物半導体素子の一例で、ＧａＡ
ｓ系半導体レーザの槽底を示す図である。 第３図は、本発明の化合物半導体素子をヒートシンクと
融着した状態を示す図である。 第４図は、本発明の化合物半導体素子と従来の化合物半
導体素子の動作を流の変化を示す図である。
Claims (1)
- 半導体の熱放散に用いるヒートシンクに融着される化
合物半導体素子であって、素子の融着面側にＳｉ層を形
成した化合物半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2089689A JPH03286588A (ja) | 1990-04-03 | 1990-04-03 | 化合物半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2089689A JPH03286588A (ja) | 1990-04-03 | 1990-04-03 | 化合物半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03286588A true JPH03286588A (ja) | 1991-12-17 |
Family
ID=13977733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2089689A Pending JPH03286588A (ja) | 1990-04-03 | 1990-04-03 | 化合物半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03286588A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009200531A (ja) * | 2001-04-10 | 2009-09-03 | Osram Opto Semiconductors Gmbh | 放射線を発する構成素子に用いられる導体フレームおよびハウジング、放射線を発する構成素子ならびに該構成素子を製造するための方法 |
-
1990
- 1990-04-03 JP JP2089689A patent/JPH03286588A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009200531A (ja) * | 2001-04-10 | 2009-09-03 | Osram Opto Semiconductors Gmbh | 放射線を発する構成素子に用いられる導体フレームおよびハウジング、放射線を発する構成素子ならびに該構成素子を製造するための方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6887770B2 (en) | Method for fabricating semiconductor device | |
| US7550776B2 (en) | Light generating semiconductor device and method of making the same | |
| US6528823B2 (en) | Semiconductor light-emitting element and method of manufacturing the same | |
| US6818531B1 (en) | Method for manufacturing vertical GaN light emitting diodes | |
| US7198671B2 (en) | Layered substrates for epitaxial processing, and device | |
| US7112456B2 (en) | Vertical GaN light emitting diode and method for manufacturing the same | |
| US7929587B2 (en) | Semiconductor laser diode element and method of manufacturing the same | |
| US20090140279A1 (en) | Substrate-free light emitting diode chip | |
| EP1624497A2 (en) | Nitride semiconductor light emitting device, and method of fabricating nitride semiconductor light emitting device | |
| JPH1140847A (ja) | 窒化ガリウム系半導体素子およびその製造方法 | |
| JP3500281B2 (ja) | 窒化ガリウム系半導体素子およびその製造方法 | |
| KR101960128B1 (ko) | 레이저 다이오드 디바이스 | |
| US20060289875A1 (en) | Light emitting diode and method making the same | |
| JPH03286588A (ja) | 化合物半導体素子 | |
| JP2005340762A (ja) | Ｉｉｉ族窒化物半導体発光素子 | |
| US20050062058A1 (en) | Semiconductor light emitting device and manufacturing method for the same | |
| JPH0851235A (ja) | 半導体発光素子の製法 | |
| JP2000174341A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JP2003264314A (ja) | 半導体装置及びその製造方法 | |
| JP2000174333A (ja) | 窒化ガリウム系化合物半導体発光素子及び製造方法 | |
| JPH11284224A (ja) | 半導体素子 | |
| JP2000101140A (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法 | |
| JP2008283064A (ja) | 半導体レーザ装置 | |
| JPH1051073A (ja) | 半導体発光装置 | |
| JPH09172197A (ja) | 半導体発光素子 |