JPH03286347A - メモリカード - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 カード属性情報を記憶したメモリカード、及びメモリカ
ード・システムに関し、 カード属性情報を記憶する専用メモリを不要とし、本体
メモリの有効利用を目的とし、メモリ部（Ｍ）と、外部
アドレス（ＡＤＩＴ）と所定値（ｍ）を演算して内部ア
ドレス（ＡＤＤＭ）を発生するアドレス演算回路（ＡＣ
）とを具備し、前記メモリ部の前記内部アドレスにより
アクセスされる領域にメモリカードの属性情報が記憶さ
れており、通常モードでは前記外部アドレス（ＡＤＤ）
により前記メモリ部（Ｍ）のアクセスが行われ、カード
属性読み出しモードでは前記内部アドレス（ＡＤＤＭ）
により前記メモリ部がアクセスされる様に構成する。

〔産業上の利用分野］ 本発明は、カード属性情報を記憶したメモリカード、及
びメモリカード・システムに関する。

メモリカードは、厚さ数−程度のクレージットカードサ
イズのケースに半導体メモリを搭載したものであり、可
搬性に優れ、アクセススピードが速く、ランダムアクセ
スできることから、新たな記憶媒体として期待されてい
る。尚、ここでいうメモリカードとは、クレジットカー
ドサイズの薄型に限らず、可搬型の小型ケースに半導体
メモリが搭載されたものを指し、メモリカセットとも呼
ばれるカセットテープサイズのものも含む。

メモリカードが装着される装置では複数種類のメモリカ
ードに対応する為、メモリカードからカード属性情報を
読み出して、これをもとに適切なアクセス制御を行う。

このカード属性情報は、例えばメモリカードの種類、ア
クセスタイム、メモリ容量等のカード属性情報等である
。

〔従来の技術〕

第３図は従来のメモリカードの構成図である。

図中、ＣＴは制御回路、Ｍはメモリ部、ＭＣはカード属
性記憶部である。

従来、メモリカード内には、メモリ部Ｍ（例えば、マス
クＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、ＲＡＭ等よりな
る）とは別に、カード属性情報を記憶する為に専用のカ
ード属性情報記憶ＭＣを設けていた。制御回路ＣＴは、
チアブイネーブル信号ＣＥ、出力イネーブル信号○Ｅ、
ライトイネーブル信号ＷＥ、入／出力データ１１０、カ
ード属性読み出し信号ＲＧを受け、通常モード（ＲＧ＝
“Ｏ”）では、メモリ部Ｍに対する内部チップイネーブ
ル信号ＣＥＭ、内部出力イネーブル信号ＯＥＭ、内部ラ
イトイネーブル信号ＷＥＭ、内部入／出力データ１１０
Ｍをメモリ部Ｍに与える。−方、カード属性読み出しモ
ードでは（ＲＧ−“１°゛）、カード属性情報記憶部Ｍ
Ｃに対してチンブイネーブル信号ＣＥＲ１出カイネーブ
ル信号○ＥＲ、ライトイネーブル信号ＷＥＲ１入／出力
データ１１０Ｒ、アドレス信号ＡＤＤＲが与えられてカ
ード属性情報が読み出される。

このカード属性情報記憶部ＭＣは数ハイトル数１００バ
イトの小容量のメモリであるが、従来はメモリ部Ｍとは
独立して設けられていた。その為カード属性情報記憶部
ＭＣを接続する為の専用制御信号をカード内で発生しな
ければならず、カード内の配線も複雑にならざるを得な
かった。

〔発明が解決しようとする課題〕

本発明は、専用のカード属性情報記憶部ＭＣ及びその為
の複数の制御信号を不要することを課題とする。更に本
発明は、メモリ部の空き領域を有効利用することを課題
とする。

〔課題を解決するための手段］ 上記の課題は、メモリ部（Ｍ）と、外部アドレス（ＡＤ
Ｄ）と所定値（ｍ）を演算して内部アドレス（ＡＤＤＭ
）を発生するアドレス演算回路（ＡＣ）とを具備し、前
記メモリ部の前記内部アドレスによりアクセスされる領
域にメモリカードの属性情報が記憶されており、通常モ
ードでは前記外部アドレス（ＡＤＤ）により前記メモリ
部（Ｍ）のアクセスが行われ、カード属性読み出しモー
ドでは前記内部アドレス（ＡＤＤＭ）により前記メモリ
部がアクセスされることを特徴とするメモリカードによ
って解決される。

更に上記の課題は、メモリ部（Ｍ）と、外部アドレス（
ＡＤＤ）と第１の値（ＫＯ）とを比較し、両者の一致に
応答して制御信号（ＲＧ）を発生するアドレス比較回路
（ＣＭＰ）と、前記制御信号（ＲＧ）に応答して外部ア
ドレス（ＡＤＤ）と第２の値（ｍＯ）とを演算して内部
アドレス（ＡＤＤＭ）を発生するアドレス演算回路（Ａ
Ｃ）とを具備し、前記メモリ部（Ｍ）の前記内部アドレ
ス（ＡＤＤＭ）によりアクセスされる領域にメモリカー
ドの属性情報が記憶されており、前記制御信号（ＲＧ）
の発生時以外は前記外部アドレス（ＡＤＤ）により前記
メモリ部（Ｍ）のアクセスが行われ、前記制御信号（Ｒ
Ｇ）の発生時には前記内部アドレス（ＡＤＤＭ）により
前記メモリ部（Ｍ）がアクセスされることを特徴とする
メモリカードによっても解決される。

〔作用〕

第１図は本発明の原理図である０図中、第３図と同一部
位は及び同一信号は同一符号で示す。本発明には於いて
は、メモリ部Ｍ内の一部の領域をカード属性情報記憶用
に割り当て、制御信号ＲＧによりカード属性情報の読み
出しが指示されたときに限って、外部からのアドレスＡ
ＤＤと所定値（ｍ）とを演算して、その結果の内部アド
レスＡＤＤＭによりカード属性情報のアクセスを行う。

〔実施例〕

メモリカード・メーカーは、顧客の要望に答える為に各
種の容量のメモリカードを用意している。

例えば、ＲＯＭカードであれば、１Ｍビット、２Ｍビッ
ト、４Ｍビットと容量が増えていく。本発明に於いては
、メモリカードの顧客がカードの顧客が記憶容量の全て
を使いきることは稀であること、カード属性情報記憶に
は小容量で充分であることに着目し、顧客のプログラム
や各種データを記憶させる本体のメモリ部Ｍにカード属
性情報を記憶させた。但し、３Ｍビットのプログラムを
収容した４Ｍビットのメモリカードが装着される装置が
４Ｍピント分のアドレスを発生するとは限らないので、
本発明に於いてはカード属性情報読み出し時に外部アド
レス（ＡＤＤ）と所定値を演算して得た内部アドレス（
ＡＤＤＭ）でメモリ部Ｍをアクセスする様に構成してい
る。

以下、第１図を参照して本発明の一実施例を説明する。

図中、第３図と同一部位及び同一信号は同一符号で示す
。

通常モードでは、制御信号ＲＧは“′０”であり、外部
アドレスＡＤＤは所定値（ｍ）とアドレス演算回路ＡＣ
により演算されることなくメモリ部Ｍへ与えられる。こ
こでは、演算の種類は加算とするが、別の算術演算又は
論理演算を行って良い。

一方、カード属性情報読出しモードでは制御信号ＲＧが
°“１”なり、アドレス演算回路ＡＣが活性化され、外
部アドレスＡＤＤと演算値記憶部ＡＭに記憶された値ｍ
とが加算されたアドレスＡＤＤＭによりメモリ部Ｍ内の
カード属性情報記憶領域がアクセスされる。このとき外
部アドレスＡＤＤを“°Ｏ゛としておけば、メモリ部Ｍ
のｍ番地が自動的にアクセスされる。従って、顧客のプ
ログラムは０番地からｍ−１番地に記憶しておき、カー
ド属性情報はｍ番地以上の領域に記憶しておく。

尚、本実施例では外部から制御信号ＲＧを入力している
が、後述する様に外部アドレスＡＤＤと特定のアドレス
とを比較し、両者が一致した時にメモリカード内で制御
信号ＲＧを発生する様に構成しても良い。

第２図は本発明の他の実施例を示す構成図である０図中
第１図と同一部位及び同一信号は同−将号で示す。第２
図は、メモリ部のカード属性情報を記憶させる為の空き
領域が第１図の様に連続しておらず、複数ある場合に有
効な構成である。第２図に於いて、第１図と異なるのは
、属性アドレス記憶部ＡＭＩ、演算値記憶部ＡＭ２、ア
ドレス比較回路ＣＭＰを設けた点である。

本実施例に於いては、属性アドレス記憶部ＡＭ１に記憶
された値（ＫＯ，Ｋｌ、に２）と外部アドレスＡＤＤと
がアドレス比較回路ＣＭＰにより比較され両者が不一致
のときは外部アドレスＡＤＤによりメモリ部Ｍがアクセ
スされる。一方、両者が一致したときにはアドレス比較
回路ＣＭＰから制御信号ＲＧが発生されアドレス演算回
路ＡＣＣ本実施例では加算を行うものとする）に於いて
演算値（ｍｏ〜ｍ３）と外部アドレスＡＤＤとが加算さ
れ、加算値によりメモリ部Ｍがアクセスされる。例えば
、外部アドレスＡＤＤがＫＯのときはメモリ部Ｍの（Ｋ
Ｏ＋ｍＯ）番地のカード属性情報がアクセスされ、外部
アドレスＡＤＤかに１のときはメモリ部Ｍの（Ｋ　１　
＋ｍ　１　）番地、Ｋ２のときはメモリ部Ｍの（Ｋ２＋
ｍ２）番地がアクセスされる。尚、アドレスの比較は必
ずしも外部アドレス全ビットについて行う必要はなく、
一部のビットについて行ってよいことは勿論である。

〔発明の効果〕

以上説明したとおり、本発明によれば、カード属性情報
記憶様の専用メモリが不要となり、本体のメモリ部の空
き領域を有効に利用することができる。また、カード属
性情報記憶様の専用メモリが不要となったことで、カー
ド属性情報アクセス用の各種制御信号が削減され、カー
ド内の配線も簡略化される。

【図面の簡単な説明】

第１図は本発明の原理図、第２図は本発明の他の実施例
の構成図、第３図は従来のメモリカードの構成図である
。 ＣＴ・・・・制御回路 Ｍ　・　・　・ ＡＣ・　・ ＣＭＰ　　・ ＡＭ　・　・ ＲＧ　　・　・ ＤＤＭ メモリ部 アドレス演算回路 アドレス比較回路 演算値記憶部 制御信号 内部アドレス 本発明の原理図 第１図

Claims (3)

【特許請求の範囲】
1. （１）メモリ部（Ｍ）と、 外部アドレス（ＡＤＤ）と所定値（ｍ）を演算して内部
   アドレス（ＡＤＤＭ）を発生するアドレス演算回路（Ａ
   Ｃ）とを具備し、 前記メモリ部の前記内部アドレスによりアクセスされる
   領域にメモリカードの属性情報が記憶されており、 通常モードでは前記外部アドレス（ＡＤＤ）により前記
   メモリ部（Ｍ）のアクセスが行われ、カード属性読み出
   しモードでは前記内部アドレス（ＡＤＤＭ）により前記
   メモリ部がアクセスされることを特徴とするメモリカー
   ド。
2. （２）メモリ部（Ｍ）と、 外部アドレス（ＡＤＤ）と第１の値（Ｋ０）とを比較し
   、両者の一致に応答して制御信号（ＲＧ）を発生するア
   ドレス比較回路（ＣＭＰ）と、前記制御信号（ＲＧ）に
   応答して外部アドレス（ＡＤＤ）と第２の値（ｍ０）と
   を演算して内部アドレス（ＡＤＤＭ）を発生するアドレ
   ス演算回路（ＡＣ）とを具備し、 前記メモリ部（Ｍ）の前記内部アドレス（ＡＤＤＭ）に
   よりアクセスされる領域にメモリカードの属性情報が記
   憶されており、 前記制御信号（ＲＧ）の発生時以外は前記外部アドレス
   （ＡＤＤ）により前記メモリ部（Ｍ）のアクセスが行わ
   れ、前記制御信号（ＲＧ）の発生時には前記内部アドレ
   ス（ＡＤＤＭ）により前記メモリ部（Ｍ）がアクセスさ
   れることを特徴とするメモリカード。
3. （３）請求項（２）に於いて、前記アドレス比較回路（
   ＣＭＰ）は前記外部アドレス（ＡＤＤ）と複数の異なる
   値とを比較し、各値と前記外部アドレス（ＡＤＤ）との
   一致毎に前記制御信号（ＲＧ）を発生し、 前記アドレス演算回路（ＡＣ）は、前記制御信号（ＲＧ
   ）の発生毎に前記外部アドレス（ＡＤＤ）と一致した値
   に対応付けられた値と前記外部アドレス（ＡＤＤ）とを
   演算して内部アドレス（ＡＤＤＭ）を発生することを特
   徴とするメモリカード。