JPH03282273A - Tester - Google Patents
TesterInfo
- Publication number
- JPH03282273A JPH03282273A JP2086114A JP8611490A JPH03282273A JP H03282273 A JPH03282273 A JP H03282273A JP 2086114 A JP2086114 A JP 2086114A JP 8611490 A JP8611490 A JP 8611490A JP H03282273 A JPH03282273 A JP H03282273A
- Authority
- JP
- Japan
- Prior art keywords
- pin electronics
- test
- card
- pin
- cards
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 101100514842 Xenopus laevis mtus1 gene Proteins 0.000 description 6
- 229920002554 vinyl polymer Polymers 0.000 description 6
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、複数個のICを同時にテストするテスト装
置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a test device that simultaneously tests a plurality of ICs.
従来、複数個のICを同時にテストする場合、各ICの
ピンに対応する数のピンエレクトロニクスカードを設け
、各ICのピンと各ピンエレクトロニクスカードとを1
対1に対応して接続し、信号出力用のピンエレクトロニ
クスカードから各ICに予めプログラムされた所定のテ
スト信号を出力し、各ICからの信号を信号入力用のピ
ンエレクトロニクスカードに入力し、これらのピンエレ
クトロニクスカードによって入力信号と予め設定された
設定信号とを比較し比較結果に基づき、ICの良否の判
定を行っている。Conventionally, when testing multiple ICs at the same time, a number of pin electronics cards corresponding to the pins of each IC are provided, and the pins of each IC and each pin electronics card are connected to one another.
The pin electronics card for signal output outputs a pre-programmed test signal to each IC, and the signal from each IC is input to the pin electronics card for signal input. The input signal is compared with a preset setting signal using the pin electronics card, and based on the comparison result, the quality of the IC is determined.
しかし、この場合、多数のピンエレクトロニクスカード
か必要になり、1台のテスト装置に設けられるピンエレ
クトロニクスカードの数が限られているときには、複数
のICの同時テストを行う際に、使用されないピンエレ
クトロニクスカードが生じ、ピンエレクトロニクスカー
ドの利用効率が悪くなり、しかも同時テストか可能なI
Cの個数も制限されてしまう。However, in this case, a large number of pin electronics cards are required, and when the number of pin electronics cards installed in one test device is limited, unused pin electronics cards can be used when testing multiple ICs simultaneously. card, the utilization efficiency of the pin electronics card is poor, and simultaneous testing is possible.
The number of C's is also limited.
そこで、第2図に示すように、共通するピンエレクトロ
ニクスカードを共用し、ピンエレクトロニクスカードの
利用効率を向上してこれらの有効利用を図ることが考え
られている。Therefore, as shown in FIG. 2, it has been considered to share a common pin electronics card to improve the utilization efficiency of the pin electronics cards and to utilize them effectively.
即ち、第2図に示すように、テスト対象である第1及び
第2のICI、2を同時にテストする場合、第1のIC
Iの各ピン18〜ICが、(フオーマンスポード3の第
1のD U T (Device Under Te5
t)用の接続端子3a〜3dのうちの接続端子38〜3
Cにそれぞれリード線4a〜4Cにより接続されるとと
もに、第2のIC2の各ピン2a〜2Cが、パフォーマ
ンスボード3の第2のDUT用の接続端子3e〜3hの
うちの接続端子3e3f、3hにそれぞれリード線5a
〜5Cにより接続されている。That is, as shown in FIG. 2, when testing the first and second ICIs 2 to be tested simultaneously,
Each pin 18 to IC of (Device Under Te5
Connection terminals 38 to 3 of the connection terminals 3a to 3d for t)
The pins 2a to 2C of the second IC 2 are connected to the connection terminals 3e3f and 3h of the connection terminals 3e to 3h for the second DUT of the performance board 3. Each lead wire 5a
~5C.
つぎに、4個のピンエレクトロニクスカード(以下ピン
ニレカードと称する) 6a、6b、6c 6dが設
けられ、これらのピンニレカード6a〜6dのうち2個
のビンニレカード6a、6bは予めプログラムされた所
定のテスト信号をそれぞれ出力する信号出力用であり、
残りの2個のピンニレカーF5c、6dはICからの信
号と予め設定された設定信号とを比較して図外の判定手
段に出力する信号人力用であり、信号出力用のビンニレ
カード6a、6bがそれぞれ両ICI、2に共通するた
め、これらのビンニレカード6a、6bが共用されてい
る。Next, four pin electronics cards (hereinafter referred to as pin elm cards) 6a, 6b, 6c and 6d are provided, and among these pin elm cards 6a to 6d, two pin elm cards 6a and 6b transmit predetermined test signals programmed in advance. These are for signal output, respectively.
The remaining two pin elm cards F5c and 6d are for manual signal use to compare the signal from the IC with a preset setting signal and output it to a judgment means (not shown), and the pin elm cards 6a and 6b for signal output are respectively These bottle elm cards 6a and 6b are shared because they are common to both ICIs 2.
さらに、ビンニレカード6aがリード線7aにより接続
端子3a及び3eに接続され、ビンニレカード6bがリ
ート線7bにより接続端子3b及び3fに接続され、ビ
ンニレカード6Cがリード線7cにより接続端子3C及
び3gに接続されるとともに、ビンニレカード6dかリ
ード線7dにより接続端子3d及び3hに接続されてい
る。Further, the vinyl elm card 6a is connected to the connection terminals 3a and 3e by the lead wire 7a, the vinyl elm card 6b is connected to the connection terminals 3b and 3f by the lead wire 7b, and the vinyl elm card 6C is connected to the connection terminals 3C and 3g by the lead wire 7c. At the same time, the bottle elm card 6d is connected to the connection terminals 3d and 3h by lead wires 7d.
そして、ビンニレカード6aから両ICI、2に所定の
テスト信号か出力されるとともに、ビンニレカード6b
から両ICI、2にピンニレカド6aとは異なる所定の
テスト信号か出力され、ICIからの信号か接続端子3
Cを介してピンニレカート6Cに入力されるとともに、
IC2からの信号が接続端子3hを介してビンニレカー
ド6dに入力され、ビンニレカード6c、6dにより、
それぞれ予め設定された設定信号とICI、2からの入
力信号とが比較され、これらの比較結果に基づき、判定
手段によりICI、2の良否の判定が行われる。Then, a predetermined test signal is output from the bottle elm card 6a to both ICIs, 2, and a predetermined test signal is output from the bottle elm card 6b.
A predetermined test signal different from the pinnire card 6a is output to both ICIs and 2, and a signal from the ICI is output to the connection terminal 3.
It is input to the pinnire cart 6C via C, and
The signal from IC2 is input to the bottle elm card 6d via the connection terminal 3h, and the bottle elm card 6c, 6d causes
Each preset setting signal and the input signal from the ICI, 2 are compared, and based on the results of these comparisons, the determining means determines whether the ICI, 2 is good or bad.
このように、ビンニレカード6a、6bを共用すること
によって、従来と同じ数のICを同時にテスシする場合
に、より少ないビンニレカードで済み、一方ピンエレカ
ードの総数が限られている場合には、使用されないビン
ニレカードの数を低減することができ、同時テストが可
能なICの数の増加を図ることか可能になる。In this way, by sharing the pin card 6a and 6b, fewer pin card cards are needed when the same number of ICs as before are tested at the same time, and on the other hand, if the total number of pin card cards is limited, they are not used. The number of vinyl cards can be reduced, and the number of ICs that can be tested simultaneously can be increased.
従来の場合、共用するビンニレカード6aとIC1,2
のピンla、2aとの接続、及びビンニレカード6bと
ICI、2のピンlb、2bとの接続関係が固定される
ため、特殊なテスト項目に関してICごとにテストする
必要か生しても、ICごとのテストを行うことかできな
いという問題点かあった。In the conventional case, the shared bottle elm card 6a and IC1, 2
Since the connections between pins la and 2a of the vinyl card 6b and pins lb and 2b of ICI and 2 are fixed, even if it is necessary to test each IC for special test items, There was a problem that it was not possible to carry out tests.
この発明は、上記のような問題点を解決するためになさ
れたもので、共通するピンエレクトロニクスカードを共
用した状態において、必要に応じ、ICごとにテストす
ることができるようにすることを目的とする。This invention was made to solve the above-mentioned problems, and its purpose is to make it possible to test each IC as necessary while sharing a common pin electronics card. do.
この発明に係るテスト装置は、テストすべき複数個のI
Cの各ピンにそれぞれ接続される複数個の接続端子を有
するパフォーマンスボードと、所定のテスト信号を出力
し或いは前記ICからの入力信号と設定信号とを比較す
る複数個のピンエレクトロニクスカードとを備え、所定
の前記ピンエレクトロニクスカードを数個の前記接続端
子に接続し、前記ICに対して前記所定のピンエレクト
ロニクスカードを共用し、残りの前記ピンエレクトロニ
クスカードと該ピンエレクトロニクスカードに対応する
前記接続端子とをそれぞれ接続したテスト装置において
、前記各接続端子と前記各ピンエレクトロニクスカード
との間にそれぞれ開閉手段を設けたことを特徴としてい
る。The test device according to the present invention has a plurality of I
A performance board having a plurality of connection terminals connected to each pin of the IC, and a plurality of pin electronics cards that output a predetermined test signal or compare an input signal from the IC with a setting signal. , a predetermined pin electronics card is connected to several of the connection terminals, the predetermined pin electronics card is shared with the IC, and the remaining pin electronics cards and the connection terminals corresponding to the pin electronics cards are connected to the predetermined pin electronics card. The test device is characterized in that an opening/closing means is provided between each of the connection terminals and each of the pin electronics cards.
この発明においては、所定のピンエレクトロニクスカー
ドを共用し、パフォーマンスボードの各接続端子と各ピ
ンエレクトロニクスカードとの間゛にそれぞれ開閉手段
を設けたため、各開閉手段を閉状態に制御することによ
って、各ICの同時テストが行われ、各開閉手段のうち
各ICそれぞれに対応するものを閉状態に制御すること
によって、各ICごとのテストが行われる。In this invention, a predetermined pin electronics card is shared, and opening/closing means are provided between each connection terminal of the performance board and each pin electronics card, so that each opening/closing means is controlled to be in a closed state. A simultaneous test of the ICs is performed, and a test for each IC is performed by controlling the opening/closing means corresponding to each IC to be in a closed state.
第1図はこの発明のテスト装置の一実施例の結線図を示
す。FIG. 1 shows a wiring diagram of an embodiment of the test device of the present invention.
第1図において、第2図と相違するのは、パフォーマン
スボード3の各接続端子3a〜3hと各ピンニレカード
6a〜6dとの間に、開閉手段としてのリレー接点8a
〜8hを設けたことである。What is different in FIG. 1 from FIG. 2 is that relay contacts 8a as opening/closing means are provided between each connection terminal 3a to 3h of the performance board 3 and each pin elm card 6a to 6d.
-8h was provided.
このとき、リレー接点8a〜8dが第1のDUT用に相
当し、リレー接点8e〜8hが第2のDUT用に相当し
、各リレー接点8a〜8hが図外の制御手段によって制
御される。At this time, relay contacts 8a to 8d correspond to the first DUT, relay contacts 8e to 8h correspond to the second DUT, and each relay contact 8a to 8h is controlled by a control means not shown.
そして、両ICI、2の同時テストを行う場合、制御手
段によって各リレー接点8a〜8hが閉状態に制御され
、前述した第2図の場合と同様の動作によって、両IC
I、2の同時テストが行われる。When testing both ICIs 2 at the same time, the control means controls each relay contact 8a to 8h to the closed state, and by the same operation as in the case of FIG. 2 described above, both ICs
Simultaneous tests of I and 2 are performed.
一方、ICごとにテストする場合、まず例えば第1のI
CIのテストを行う場合には、制御手段により、第1の
DUT用のリレー接点8a〜8dが閉状態に制御される
とともに、第2のDUT用のリレー接点8e〜8hが開
状態に制御され、第1のICIのテストが行われ、その
後制御手段により、第1のDUT用のリレー接点8a〜
8dが開状態に制御されるとともに、第2のDUT用の
リレー接点8e〜8hが閉状態に制御され、第2のIC
2のテストか行われる。On the other hand, when testing each IC, first, for example, the first
When performing a CI test, the control means controls the relay contacts 8a to 8d for the first DUT to be in the closed state, and controls the relay contacts 8e to 8h for the second DUT to be in the open state. , the first ICI is tested, and then the control means causes the relay contacts 8a to 8 for the first DUT to be tested.
8d is controlled to be open, and the relay contacts 8e to 8h for the second DUT are controlled to be closed, and the second IC
2 tests will be conducted.
従って、各リレー接点8a〜8hの制御により、両IC
I、2の同時テスト及びICごとのテストを行うことか
できる。Therefore, by controlling each relay contact 8a to 8h, both ICs
Simultaneous testing of I and 2 and testing of each IC can be performed.
なお、上記実施例では、2個のICI 2をテストす
る場合について説明したか、3個以上のICをテストす
る場合であっても、この発明を同様に実施することかで
きる。In the above embodiment, the case where two ICIs 2 are tested has been described, but the present invention can be implemented in the same way even when three or more ICs are tested.
また、開閉手段は、前述したリレー接点に限るものでは
ない。Furthermore, the opening/closing means is not limited to the relay contacts described above.
〔発明の効果〕
以上のように、この発明によれば、所定のピンエレクト
ロニクスカードを共用し、パフォーマンスボードの各接
続端子と各ピンエレクトロニクスカードとの間にそれぞ
れ開閉手段を設けたため、各開閉手段を制御することに
よって、各ICの同時テスト及び各ICごとのテストを
行うことができる。[Effects of the Invention] As described above, according to the present invention, a predetermined pin electronics card is shared and an opening/closing means is provided between each connection terminal of the performance board and each pin electronics card, so that each opening/closing means By controlling the above, simultaneous testing of each IC and testing of each IC can be performed.
第1図はこの発明のテスト装置の一実施例の結線図、第
2図は従来のテスト装置の結線図である。
図において、1.2は第1.第2のICl3はパフォー
マンスボード、38〜3hは接続端子、6a〜6dはビ
ンニレカート、8a〜8hはリレー接点である。
なお、各図中同一符号は同一または相当部分を示す。FIG. 1 is a wiring diagram of an embodiment of the test device of the present invention, and FIG. 2 is a wiring diagram of a conventional test device. In the figure, 1.2 is the first. The second ICl3 is a performance board, 38 to 3h are connection terminals, 6a to 6d are vinyl carts, and 8a to 8h are relay contacts. Note that the same reference numerals in each figure indicate the same or corresponding parts.
Claims (1)
続される複数個の接続端子を有するパフォーマンスボー
ドと、所定のテスト信号を出力し或いは前記ICからの
入力信号と設定信号とを比較する複数個のピンエレクト
ロニクスカードとを備え、所定の前記ピンエレクトロニ
クスカードを数個の前記接続端子に接続し、前記各IC
に対して前記所定のピンエレクトロニクスカードを共用
し、残りの前記ピンエレクトロニクスカードと該ピンエ
レクトロニクスカードに対応する前記接続端子とをそれ
ぞれ接続したテスト装置において、前記各接続端子と前
記各ピンエレクトロニクスカードとの間にそれぞれ開閉
手段を設けたことを特徴とするテスト装置。(1) A performance board that has a plurality of connection terminals each connected to each pin of a plurality of ICs to be tested and outputs a predetermined test signal or compares an input signal from the IC with a setting signal. a plurality of pin electronics cards, a predetermined pin electronics card is connected to several of the connection terminals, and each of the IC
In a test device in which the predetermined pin electronics card is shared with the respective pin electronics cards, and the remaining pin electronics cards and the connection terminals corresponding to the pin electronics cards are respectively connected, each of the connection terminals and each of the pin electronics cards are connected to each other. A test device characterized in that opening/closing means are provided between the respective opening/closing means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2086114A JPH03282273A (en) | 1990-03-29 | 1990-03-29 | Tester |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2086114A JPH03282273A (en) | 1990-03-29 | 1990-03-29 | Tester |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03282273A true JPH03282273A (en) | 1991-12-12 |
Family
ID=13877672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2086114A Pending JPH03282273A (en) | 1990-03-29 | 1990-03-29 | Tester |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03282273A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100835466B1 (en) * | 2006-12-08 | 2008-06-04 | 동부일렉트로닉스 주식회사 | Structure for increasing the functions of pin electronics |
-
1990
- 1990-03-29 JP JP2086114A patent/JPH03282273A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100835466B1 (en) * | 2006-12-08 | 2008-06-04 | 동부일렉트로닉스 주식회사 | Structure for increasing the functions of pin electronics |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0691140B2 (en) | Semiconductor integrated circuit | |
JPH03282273A (en) | Tester | |
US7111216B2 (en) | Scan controller and integrated circuit including such a controller | |
US6842031B2 (en) | Method of electrically testing semiconductor devices | |
JP3918344B2 (en) | Semiconductor test equipment | |
JP2000280999A (en) | Interface checker | |
JP2633692B2 (en) | Semiconductor test method | |
JPS6329277A (en) | Testing device for logic integrated circuit | |
JPH04128666A (en) | Semiconductor integrated circuit | |
JPH02189477A (en) | Preparation of measurement specification for electronic circuit | |
JP2996989B2 (en) | Pin current measuring circuit of IC tester and its substrate | |
JP3210236B2 (en) | Pattern generator for IC test equipment | |
JPH08102199A (en) | Number of simultaneous test pieces increase circuit of memory integrated circuit device and its test method | |
KR200146658Y1 (en) | Test apparatus for semiconductor device | |
JPS6378695A (en) | Line connecting device | |
JPH05322979A (en) | Test device | |
JPH1026655A (en) | Testing apparatus for lsi | |
JPH01293650A (en) | Integrated circuit | |
JP2000097994A (en) | Semiconductor tester | |
JPH03252574A (en) | Semiconductor integrated circuit | |
JPH07117575B2 (en) | Semiconductor integrated circuit | |
JPS58182567A (en) | Testing device for circuit board | |
JPH07117573B2 (en) | Semiconductor integrated circuit tester | |
JPH1019972A (en) | Ic tester | |
JPH03267779A (en) | Integrated circuit testing device |