JPH0328152B2 - - Google Patents
Info
- Publication number
- JPH0328152B2 JPH0328152B2 JP4609682A JP4609682A JPH0328152B2 JP H0328152 B2 JPH0328152 B2 JP H0328152B2 JP 4609682 A JP4609682 A JP 4609682A JP 4609682 A JP4609682 A JP 4609682A JP H0328152 B2 JPH0328152 B2 JP H0328152B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- output
- resistor
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 claims 1
- 230000035945 sensitivity Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
本発明は、電池を用いて２電源を得るようにし
た電源回路に適用して好適な、直流電圧の極性変
換回路に関し、電池より入力電圧を供給して、こ
の入力電圧と極性を異にし、その絶対値が入力電
圧と高精度を以つて等しくなる出力電圧を得るこ
とのできるものを提案せんとするものである。
た電源回路に適用して好適な、直流電圧の極性変
換回路に関し、電池より入力電圧を供給して、こ
の入力電圧と極性を異にし、その絶対値が入力電
圧と高精度を以つて等しくなる出力電圧を得るこ
とのできるものを提案せんとするものである。
本発明による直流電圧の極性変換回路は、第１
の電極が接地された電池の第２の電極より入力電
圧が供給され、入力電圧と極性を異にする出力電
圧を得るDC−DCコンバータと、このDC−DCコ
ンバータのエネルギー伝送量を制御する制御手段
と、DC−DCコンバータの入力電圧及び出力電圧
を加算する加算手段と、この加算手段よりの出力
電圧と接地電圧とを比較する比較器と、比較器の
出力により制御手段を制御するようにしたもので
ある。
の電極が接地された電池の第２の電極より入力電
圧が供給され、入力電圧と極性を異にする出力電
圧を得るDC−DCコンバータと、このDC−DCコ
ンバータのエネルギー伝送量を制御する制御手段
と、DC−DCコンバータの入力電圧及び出力電圧
を加算する加算手段と、この加算手段よりの出力
電圧と接地電圧とを比較する比較器と、比較器の
出力により制御手段を制御するようにしたもので
ある。
以下に第１図を参照して、本発明を、電池を用
いて２電源を得るようにした電源回路に適用した
場合について詳細に説明する。１はパワーアン
プ、２は電源回路、３は直流電圧の極性変換回路
である。先ず、直流電圧の極性変換回路３を含む
電源回路２について説明する。Ｅは電池で１次又
は２次電池が可能である。その第１の電極（本例
では負極であるが正極でも良い）が接地され、第
２の電極（従つて正極、但し第１の電極が正極で
ある場合は負極となる）が電源回路２の第１の出
力端子T1に接続される。電池Ｅの正極はDC−
DCコンバータ４の入力端子に接続される。DC−
DCコンバータ４の出力端子は、電源回路２の第
２の出力端子T2に接続される。５はDC−DCコ
ンバータ４のエネルギー伝送量を制御する制御手
段としてのパルス幅変調信号発生器である。７は
DC−DCコンバータの入力電圧及び出力電圧を加
算する加算手段である。６は加算手段７よりの出
力電圧と接地電圧とを比較する比較器である。そ
して、この比較器６の出力によりパルス幅変調信
号発生器５の出力パルスのデユーテイフアクタを
制御するようにしている。
いて２電源を得るようにした電源回路に適用した
場合について詳細に説明する。１はパワーアン
プ、２は電源回路、３は直流電圧の極性変換回路
である。先ず、直流電圧の極性変換回路３を含む
電源回路２について説明する。Ｅは電池で１次又
は２次電池が可能である。その第１の電極（本例
では負極であるが正極でも良い）が接地され、第
２の電極（従つて正極、但し第１の電極が正極で
ある場合は負極となる）が電源回路２の第１の出
力端子T1に接続される。電池Ｅの正極はDC−
DCコンバータ４の入力端子に接続される。DC−
DCコンバータ４の出力端子は、電源回路２の第
２の出力端子T2に接続される。５はDC−DCコ
ンバータ４のエネルギー伝送量を制御する制御手
段としてのパルス幅変調信号発生器である。７は
DC−DCコンバータの入力電圧及び出力電圧を加
算する加算手段である。６は加算手段７よりの出
力電圧と接地電圧とを比較する比較器である。そ
して、この比較器６の出力によりパルス幅変調信
号発生器５の出力パルスのデユーテイフアクタを
制御するようにしている。
次に、このDC−DCコンバータ４の構成を説明
する。DC−DCコンバータ４の入力端子はコンデ
ンサ８を通じて接地されると共に、例えばNPN
型のスイツチング用トランジスタ９のコレクタに
接続される。トランジスタ９のエミツタはエネル
ギー蓄積手段としてのコイル１０を通じて接地さ
れる。トランジスタ９のエミツタは整流手段とし
てのダイオード１１のカソードに接続される。ダ
イオード１１のアノードは平滑手段としてのコン
デンサ１２を通じて接地される。そして、ダイオ
ード１１及びコンデンサ１２の接続中点がDC−
DCコンバータ４の出力端子となり、これは第２
の出力端子T2に接続される。
する。DC−DCコンバータ４の入力端子はコンデ
ンサ８を通じて接地されると共に、例えばNPN
型のスイツチング用トランジスタ９のコレクタに
接続される。トランジスタ９のエミツタはエネル
ギー蓄積手段としてのコイル１０を通じて接地さ
れる。トランジスタ９のエミツタは整流手段とし
てのダイオード１１のカソードに接続される。ダ
イオード１１のアノードは平滑手段としてのコン
デンサ１２を通じて接地される。そして、ダイオ
ード１１及びコンデンサ１２の接続中点がDC−
DCコンバータ４の出力端子となり、これは第２
の出力端子T2に接続される。
加算手段７は、第１及び第２のインピーダンス
素子、即ちここでは抵抗器１３及び１４から構成
されている。比較器６の一方の入力端子は抵抗器
１３を介してDC−DCコンバータ４の入力端子、
即ち第１の出力端子T1に接続されると共に、抵
抗器１４を通じてDC−DCコンバータ４の出力端
子、即ち第２の出力端子T2に接続されている。
又、比較器６の他方の入力端子は接地されてい
る。又、パルス幅変調信号発生器５よりのパルス
幅変調信号がスイツチング用トランジスタ９のベ
ースに供給される。この電源回路２の動作を説明
する。第１の出力端子T1には電池Ｅの正極の電
圧がそのまま出力される。その電圧を＋V01とす
る。又、DC−DCコンバータ４の入力端子には電
池Ｅの正極の電圧が供給され、DC−DCコンバー
タ４の出力端子、即ち第２の出力端子T2に、入
力電圧と極性の異なり絶対値の等しい出力電圧、
即ちこの場合は負の電圧−V02が得られるように
DC−DCコンバータ４のスイツチング用トランジ
スタ９が制御される。即ち加算手段７よりの電圧
＋V01及び−V02の和V01−V02と、接地電圧とが
比較器６によつて比較され、その比較出力に基づ
いてパルス幅変調信号発生器５よりのパルス幅変
調信号のデユーテイフアクタが制御される。
素子、即ちここでは抵抗器１３及び１４から構成
されている。比較器６の一方の入力端子は抵抗器
１３を介してDC−DCコンバータ４の入力端子、
即ち第１の出力端子T1に接続されると共に、抵
抗器１４を通じてDC−DCコンバータ４の出力端
子、即ち第２の出力端子T2に接続されている。
又、比較器６の他方の入力端子は接地されてい
る。又、パルス幅変調信号発生器５よりのパルス
幅変調信号がスイツチング用トランジスタ９のベ
ースに供給される。この電源回路２の動作を説明
する。第１の出力端子T1には電池Ｅの正極の電
圧がそのまま出力される。その電圧を＋V01とす
る。又、DC−DCコンバータ４の入力端子には電
池Ｅの正極の電圧が供給され、DC−DCコンバー
タ４の出力端子、即ち第２の出力端子T2に、入
力電圧と極性の異なり絶対値の等しい出力電圧、
即ちこの場合は負の電圧−V02が得られるように
DC−DCコンバータ４のスイツチング用トランジ
スタ９が制御される。即ち加算手段７よりの電圧
＋V01及び−V02の和V01−V02と、接地電圧とが
比較器６によつて比較され、その比較出力に基づ
いてパルス幅変調信号発生器５よりのパルス幅変
調信号のデユーテイフアクタが制御される。
次に、パワーアンプ１について説明する。１８
は信号源で、その一端が接地され、その他端が
NPN型のトランジスタQa及びPNP型のトランジ
スタQbの各ベースに接続される。トランジスタ
Qa及びQbの各エミツタの接続中点はスピーカSP
を通じて共通端子T0に接続される。共通端子T0
は接地されている。トランジスタQa及びQbの各
コレクタは夫々上述の第１及び第２の出力端子
T1及びT2に接続されている。
は信号源で、その一端が接地され、その他端が
NPN型のトランジスタQa及びPNP型のトランジ
スタQbの各ベースに接続される。トランジスタ
Qa及びQbの各エミツタの接続中点はスピーカSP
を通じて共通端子T0に接続される。共通端子T0
は接地されている。トランジスタQa及びQbの各
コレクタは夫々上述の第１及び第２の出力端子
T1及びT2に接続されている。
次に、比較器６の一具体例を第２図を参照して
説明する。２１及び２２は差動増幅器２０を構成
するＮチヤンネル型の電界効果トランジスタであ
る。トランジスタ２１，２２の各ソースは定電流
用のNPN型トランジスタ２３のコレクタに接続
され、そのエミツタは接地される。２６はトラン
ジスタ２３と共働してカレントミラーを構成する
ダイオード接続のNPN型トランジスタであつて、
トランジスタ２３及び２６の各ベースが互いに接
続され、トランジスタ２６のエミツタが接地さ
れ、そのコレクタが抵抗器２７を通じて第１の出
力端子T1に接続される。２４，２５はカレント
ミラーを構成するPNP型のトランジスタであつ
て、２５はダイオード構成とされている。トラン
ジスタ２１のドレインはトランジスタ２４のコレ
クタに接続され、トランジスタ２４のエミツタは
第１の出力端子T1に接続される。トランジスタ
２２のドレインはトランジスタ２５のコレクタに
接続され、そのエミツタは第１の出力端子T1に
接続される。トランジスタ２２のゲートは抵抗器
２８を通じて第１の出力端子T1に接続されると
共に、抵抗器２９を通じて接地される。トランジ
スタ２１のゲートは抵抗器１３を通じて第１の出
力端子T1に接続されると共に、抵抗器１４を通
じて第２の出力端子T2に接続される。これ等抵
抗器１３及び１４にて加算手段７が構成される。
そして、トランジスタ２１のドレインよりの出力
がパルス幅変調信号発生器５に供給される。
説明する。２１及び２２は差動増幅器２０を構成
するＮチヤンネル型の電界効果トランジスタであ
る。トランジスタ２１，２２の各ソースは定電流
用のNPN型トランジスタ２３のコレクタに接続
され、そのエミツタは接地される。２６はトラン
ジスタ２３と共働してカレントミラーを構成する
ダイオード接続のNPN型トランジスタであつて、
トランジスタ２３及び２６の各ベースが互いに接
続され、トランジスタ２６のエミツタが接地さ
れ、そのコレクタが抵抗器２７を通じて第１の出
力端子T1に接続される。２４，２５はカレント
ミラーを構成するPNP型のトランジスタであつ
て、２５はダイオード構成とされている。トラン
ジスタ２１のドレインはトランジスタ２４のコレ
クタに接続され、トランジスタ２４のエミツタは
第１の出力端子T1に接続される。トランジスタ
２２のドレインはトランジスタ２５のコレクタに
接続され、そのエミツタは第１の出力端子T1に
接続される。トランジスタ２２のゲートは抵抗器
２８を通じて第１の出力端子T1に接続されると
共に、抵抗器２９を通じて接地される。トランジ
スタ２１のゲートは抵抗器１３を通じて第１の出
力端子T1に接続されると共に、抵抗器１４を通
じて第２の出力端子T2に接続される。これ等抵
抗器１３及び１４にて加算手段７が構成される。
そして、トランジスタ２１のドレインよりの出力
がパルス幅変調信号発生器５に供給される。
次に、この第２図の比較器の動作を説明する。
抵抗器１３及び２８の抵抗値をR1、抵抗器２９
の抵抗値をR2、抵抗器１４の抵抗値をR3（＝R1＋
2R2）、抵抗器２７の抵抗値をR4とする。又、ト
ランジスタ２１及び２２のゲート電圧を夫々e1，
e2とする。例えば、第１の出力端子T1に得られ
る電圧＋V01の値を＋12Vとする。そして、トラ
ンジスタ２３のエミツタ電流を２ｍＡとする。
又、第２の出力端子T2に得られる出力電圧−V02
を−12Vとする。かくすると電圧e1は次式のよう
に表わされる。
抵抗器１３及び２８の抵抗値をR1、抵抗器２９
の抵抗値をR2、抵抗器１４の抵抗値をR3（＝R1＋
2R2）、抵抗器２７の抵抗値をR4とする。又、ト
ランジスタ２１及び２２のゲート電圧を夫々e1，
e2とする。例えば、第１の出力端子T1に得られ
る電圧＋V01の値を＋12Vとする。そして、トラ
ンジスタ２３のエミツタ電流を２ｍＡとする。
又、第２の出力端子T2に得られる出力電圧−V02
を−12Vとする。かくすると電圧e1は次式のよう
に表わされる。
e1＝１／２｛（R1＋2R2）V01−R1V02／R1＋R2｝
又、電圧e2は次式のように表わされる。
e2＝（R2／R1＋R2）・V01
かくすると感度Δe（＝e2−e1）は次式のように
表わされる。
表わされる。
Δe＝e2−e1＝１／２（R1／R1＋R2）（V01−V02）
この場合、抵抗値R2を０にすることにより最
大感度が得られる。その最大感度をΔenaxとする
と、これは次式のように表わされる。
大感度が得られる。その最大感度をΔenaxとする
と、これは次式のように表わされる。
Δenax＝１／２（V01−V02）
尚、このレベル比較回路６では、実質的には出
力電圧V01及び−V02の和と、接地電位とを比較
しているけれども、差動増幅器２０の各トランジ
スタ２１及び２２の各ゲートに供給される電圧
e1，e2は夫夫所定レベルだけ持ち上げられてい
る。
力電圧V01及び−V02の和と、接地電位とを比較
しているけれども、差動増幅器２０の各トランジ
スタ２１及び２２の各ゲートに供給される電圧
e1，e2は夫夫所定レベルだけ持ち上げられてい
る。
この第２図のレベル比較器では電界効果トラン
ジスタ２１，２２に入力電流が殆ど流れないので
オフセツトが生ずることがなく、従つてレベル比
較精度が高く、又低雑音であり、電源電圧変動の
影響を受けない。又、回路構成も簡単である。更
に周波数応答速度が速く、広帯域に亘つて対称性
が良い。尚、第２図に於いて、抵抗器２８，２９
を省略して、トランジスタ２２のゲートを直接接
地しても良い。その場合はR3＝R1となる。
ジスタ２１，２２に入力電流が殆ど流れないので
オフセツトが生ずることがなく、従つてレベル比
較精度が高く、又低雑音であり、電源電圧変動の
影響を受けない。又、回路構成も簡単である。更
に周波数応答速度が速く、広帯域に亘つて対称性
が良い。尚、第２図に於いて、抵抗器２８，２９
を省略して、トランジスタ２２のゲートを直接接
地しても良い。その場合はR3＝R1となる。
次に、第３図を参照して比較器６の他の具体例
を説明する。３１及び３２は差動増幅器３０を構
成するNPN型のトランジスタであつて、その各
エミツタが定電流用のNPN型トランジスタ３３
のコレクタに接続され、そのエミツタは接地され
る。３８はトランジスタ３３と共働してカレント
ミラーを構成するダイオード接続のNPN型トラ
ンジスタで、そのベースがトランジスタ３３のベ
ースに接続され、そのエミツタが接地され、その
コレクタが抵抗器４１を通じて第１の出力端子
T1に接続される。トランジスタ３４及び３５は
カレントミラーを構成するPNP型トランジスタ
であつて、トランジスタ３５はダイオード接続と
されている。トランジスタ３１のコレクタはトラ
ンジスタ３４のコレクタに接続され、トランジス
タ３４のエミツタが第１の出力端子T1に接続さ
れる。トランジスタ３２のコレクタがトランジス
タ３５のコレクタに接続され、トランジスタ３５
のエミツタが第１の出力端子T1に接続される。
トランジスタ３６はトランジスタ３２と共働して
カレントミラーを構成するダイオード接続の
NPN型トランジスタであつて、そのエミツタが
抵抗器４０を通じて接地されると共にそのコレク
タが抵抗器３９を通じて第１の出力端子T1に接
続される。トランジスタ３７はトランジスタ３１
と共働してカレントミラーを構成するダイオード
接続のNPN型トランジスタであつて、そのコレ
クタが抵抗器１３を通じて第１の出力端子T1に
接続され、そのエミツタが抵抗器１４を通じて第
２の出力端子T2に接続される。これ等比較器１
３及び１４にて加算手段７が構成される。
を説明する。３１及び３２は差動増幅器３０を構
成するNPN型のトランジスタであつて、その各
エミツタが定電流用のNPN型トランジスタ３３
のコレクタに接続され、そのエミツタは接地され
る。３８はトランジスタ３３と共働してカレント
ミラーを構成するダイオード接続のNPN型トラ
ンジスタで、そのベースがトランジスタ３３のベ
ースに接続され、そのエミツタが接地され、その
コレクタが抵抗器４１を通じて第１の出力端子
T1に接続される。トランジスタ３４及び３５は
カレントミラーを構成するPNP型トランジスタ
であつて、トランジスタ３５はダイオード接続と
されている。トランジスタ３１のコレクタはトラ
ンジスタ３４のコレクタに接続され、トランジス
タ３４のエミツタが第１の出力端子T1に接続さ
れる。トランジスタ３２のコレクタがトランジス
タ３５のコレクタに接続され、トランジスタ３５
のエミツタが第１の出力端子T1に接続される。
トランジスタ３６はトランジスタ３２と共働して
カレントミラーを構成するダイオード接続の
NPN型トランジスタであつて、そのエミツタが
抵抗器４０を通じて接地されると共にそのコレク
タが抵抗器３９を通じて第１の出力端子T1に接
続される。トランジスタ３７はトランジスタ３１
と共働してカレントミラーを構成するダイオード
接続のNPN型トランジスタであつて、そのコレ
クタが抵抗器１３を通じて第１の出力端子T1に
接続され、そのエミツタが抵抗器１４を通じて第
２の出力端子T2に接続される。これ等比較器１
３及び１４にて加算手段７が構成される。
次に、この第３図の比較器６の動作を説明す
る。ここでは抵抗器１３，３９の抵抗値をR1（＝
10kΩ）とする。抵抗器４０の抵抗値をR′2（＝
1.5kΩ）とする。又これに関連した抵抗値R2を
1.75kΩとする。抵抗器１４の抵抗値をR3＝R1＋
2R2＝13.5kΩ、抵抗器４１の抵抗値をR4＝（11k
Ω）とする。かくすると、感度Δeは次式の如く
表わされる。
る。ここでは抵抗器１３，３９の抵抗値をR1（＝
10kΩ）とする。抵抗器４０の抵抗値をR′2（＝
1.5kΩ）とする。又これに関連した抵抗値R2を
1.75kΩとする。抵抗器１４の抵抗値をR3＝R1＋
2R2＝13.5kΩ、抵抗器４１の抵抗値をR4＝（11k
Ω）とする。かくすると、感度Δeは次式の如く
表わされる。
Δe＝ｋ／２（V01−V02）
ｋ≒R1／R1＋R2＝10／10＋1.5≒0.87
かくして上述の感度Δeは次式の如く表わされ
る。
る。
Δe＝0.43（V01−V02）
この第３図の比較器６では、トランジスタ３６
及び３７を設けたことにより、ｋが0.87となる
が、これが無いとｋが0.83と低下する。従つてト
ランジスタ３７及び３８を設けたことにより温度
補償が行われると共に感度の向上を図ることがで
きる。
及び３７を設けたことにより、ｋが0.87となる
が、これが無いとｋが0.83と低下する。従つてト
ランジスタ３７及び３８を設けたことにより温度
補償が行われると共に感度の向上を図ることがで
きる。
次に、第４図を参照して比較器６の更に他の具
体例を説明する。５１，５２は差動増幅器５０を
構成するNPN型のトランジスタであつて、その
各エミツタが定電流用のNPN型トランジスタ５
３のコレクタに接続され、そのエミツタが接地さ
れる。５５はトランジスタ５３と共働してカレン
トミラーを構成するダイオード接続のNPN型ト
ランジスタであつて、トランジスタ５５のベース
がトランジスタ５３のベースに接続され、そのコ
レクタが抵抗器６０を通じて第１の接続端子T1
に接続され、そのエミツタが接地される。更に
PNP型トランジスタ５６が設けられ、そのコレ
クタが接地され、そのコレクタがトランジスタ５
２のベースに接続されると共に、抵抗器６１を通
じて第１の接続端子T1に接続される。PNP型ト
ランジスタ５４が設けられ、そのコレクタがトラ
ンジスタ５１のベースに接続されると共に、抵抗
器５７を通じて第１の出力端子T1に接続され、
そのコレクタが接地される。トランジスタ５１の
コレクタは抵抗器５８を通じて第１の出力端子
T1に接続され、トランジスタ５２のコレクタは
抵抗器５９を通じて第１の出力端子T1に接続さ
れる。トランジスタ５１のコレクタよりの出力が
パルス幅変調信号発生器５に供給されるが、トラ
ンジスタ５２のコレクタより出力を得ても良い。
トランジスタ５４のベースが互いに逆方向に並列
接続されたダイオード６３を通じて接地される。
以上の回路部分はIC６ａにて構成されている。
体例を説明する。５１，５２は差動増幅器５０を
構成するNPN型のトランジスタであつて、その
各エミツタが定電流用のNPN型トランジスタ５
３のコレクタに接続され、そのエミツタが接地さ
れる。５５はトランジスタ５３と共働してカレン
トミラーを構成するダイオード接続のNPN型ト
ランジスタであつて、トランジスタ５５のベース
がトランジスタ５３のベースに接続され、そのコ
レクタが抵抗器６０を通じて第１の接続端子T1
に接続され、そのエミツタが接地される。更に
PNP型トランジスタ５６が設けられ、そのコレ
クタが接地され、そのコレクタがトランジスタ５
２のベースに接続されると共に、抵抗器６１を通
じて第１の接続端子T1に接続される。PNP型ト
ランジスタ５４が設けられ、そのコレクタがトラ
ンジスタ５１のベースに接続されると共に、抵抗
器５７を通じて第１の出力端子T1に接続され、
そのコレクタが接地される。トランジスタ５１の
コレクタは抵抗器５８を通じて第１の出力端子
T1に接続され、トランジスタ５２のコレクタは
抵抗器５９を通じて第１の出力端子T1に接続さ
れる。トランジスタ５１のコレクタよりの出力が
パルス幅変調信号発生器５に供給されるが、トラ
ンジスタ５２のコレクタより出力を得ても良い。
トランジスタ５４のベースが互いに逆方向に並列
接続されたダイオード６３を通じて接地される。
以上の回路部分はIC６ａにて構成されている。
そして外付け回路としてトランジスタ５６のベ
ースが抵抗器６４及びコンデンサ６５の並列回路
を通じて接地されると共に、トランジスタ５４の
ベースが抵抗器１３を通じて第１の出力端子T1
に接続されると共に、抵抗器１４を通じて第２の
出力端子T2に接続される。これ等抵抗器１３及
び１４にて加算手段７が構成される。この場合、
抵抗器１３，１４及び６４の抵抗値は等しくされ
る。この場合、トランジスタ５４及び５６の各ベ
ースからIC６ａの外側を見た抵抗値の条件を上
述の如く等しくすることによつて、温度特性は完
全に一致する。又抵抗器６４及びコンデンサ６５
の接地場所は、回路系の最も雑音の小さい所に選
ぶ。
ースが抵抗器６４及びコンデンサ６５の並列回路
を通じて接地されると共に、トランジスタ５４の
ベースが抵抗器１３を通じて第１の出力端子T1
に接続されると共に、抵抗器１４を通じて第２の
出力端子T2に接続される。これ等抵抗器１３及
び１４にて加算手段７が構成される。この場合、
抵抗器１３，１４及び６４の抵抗値は等しくされ
る。この場合、トランジスタ５４及び５６の各ベ
ースからIC６ａの外側を見た抵抗値の条件を上
述の如く等しくすることによつて、温度特性は完
全に一致する。又抵抗器６４及びコンデンサ６５
の接地場所は、回路系の最も雑音の小さい所に選
ぶ。
上述せる本発明によれば電池よりの入力電圧が
供給されることにより、その出力側には極性を異
にし、絶対値が高精度を以つて一致する出力電圧
の得られる直流電圧の極性変換回路を得ることが
できる。従つて、かかる本発明による極性変換回
路を電池を用いた２電源を得る電源回路に適用す
るときは、極性を異にし、絶対値の等しい２つの
直流電圧を得ることのできる電源回路を容易に構
成することができる。かかる電源回路では、電源
回路の負荷としてパワーアンプが接続された場
合、その無歪出力を１電源の場合に比し４倍に増
大させることができる。又、雑音も少なくなる。
従つてパワーアンプの音質を向上させることがで
きる。
供給されることにより、その出力側には極性を異
にし、絶対値が高精度を以つて一致する出力電圧
の得られる直流電圧の極性変換回路を得ることが
できる。従つて、かかる本発明による極性変換回
路を電池を用いた２電源を得る電源回路に適用す
るときは、極性を異にし、絶対値の等しい２つの
直流電圧を得ることのできる電源回路を容易に構
成することができる。かかる電源回路では、電源
回路の負荷としてパワーアンプが接続された場
合、その無歪出力を１電源の場合に比し４倍に増
大させることができる。又、雑音も少なくなる。
従つてパワーアンプの音質を向上させることがで
きる。
第１図は本発明の一実施例を示す回路図、第２
図、第３図及び第４図は第１図の比較器の具体例
を示す回路図である。 １はパワーアンプ、２は電源回路、３は直流電
圧の極性変換回路、４はDC−DCコンバータ、５
はエネルギー伝送量を制御する制御手段としての
パルス幅変調信号発生器、６は比較器、７は加算
手段である。
図、第３図及び第４図は第１図の比較器の具体例
を示す回路図である。 １はパワーアンプ、２は電源回路、３は直流電
圧の極性変換回路、４はDC−DCコンバータ、５
はエネルギー伝送量を制御する制御手段としての
パルス幅変調信号発生器、６は比較器、７は加算
手段である。
Claims (1)
- １ 第１の電極が接地された電池の第２の電極よ
り入力電圧が供給され、該入力電圧と極性を異に
する出力電圧を得るDC−DCコンバータと、該
DC−DCコンバータのエネルギー伝送量を制御す
る制御手段と、上記DC−DCコンバータの上記入
力電圧及び出力電圧を加算する加算手段と、該加
算手段よりの出力電圧と接地電圧とを比較する比
較器と、該比較器の出力により上記制御手段を制
御するようにしたことを特徴とする直流電圧の極
性変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4609682A JPS58163267A (ja) | 1982-03-23 | 1982-03-23 | 直流電圧の極性変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4609682A JPS58163267A (ja) | 1982-03-23 | 1982-03-23 | 直流電圧の極性変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58163267A JPS58163267A (ja) | 1983-09-28 |
| JPH0328152B2 true JPH0328152B2 (ja) | 1991-04-18 |
Family
ID=12737453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4609682A Granted JPS58163267A (ja) | 1982-03-23 | 1982-03-23 | 直流電圧の極性変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58163267A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990015544A1 (en) * | 1989-06-22 | 1990-12-27 | Fmc Corporation | Thickened and gelled systems based on starch and glucomannan |
-
1982
- 1982-03-23 JP JP4609682A patent/JPS58163267A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58163267A (ja) | 1983-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4628275A (en) | Efficient power amplifier for high capacitive devices | |
| US5404053A (en) | Circuit for controlling the maximum current in a MOS power transistor used for driving a load connected to earth | |
| US4560918A (en) | High-efficiency, low-voltage-drop series regulator using as its pass element an enhancement-mode FET with boosted gate voltage | |
| JPS5936147Y2 (ja) | コンデンサ充電装置 | |
| JPH0328152B2 (ja) | ||
| US4987384A (en) | High frequency amplifier | |
| JPS59103571A (ja) | スイツチングレギユレ−タ回路 | |
| US4347481A (en) | Pulse width modulated signal amplifier | |
| JP2991330B2 (ja) | 絶縁型スイッチング電源 | |
| JPS6031424Y2 (ja) | コンデンサ充電装置 | |
| JPH0522988Y2 (ja) | ||
| JPH0328153B2 (ja) | ||
| JPH0326435B2 (ja) | ||
| JPH04407B2 (ja) | ||
| JPH01147907A (ja) | 電力増幅回路 | |
| JP2586551B2 (ja) | 鋸波の振幅制御回路 | |
| JPS5918862Y2 (ja) | スイッチング電源 | |
| JPH019270Y2 (ja) | ||
| JPH0112547Y2 (ja) | ||
| JPS628147Y2 (ja) | ||
| JPH0452053B2 (ja) | ||
| JPS5914822Y2 (ja) | スイツチング回路 | |
| JPH041524B2 (ja) | ||
| JP2707444B2 (ja) | 電源装置 | |
| JPH0449345B2 (ja) |