JPH03278477A - 薄膜半導体装置及びこの薄膜半導体装置を用いた光電変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、デイスプレー、イメージスキャナなどに用い
られる薄膜半導体装置、特に薄膜トランジスタ及び薄膜
トランジスタ型光センサの大面積化に伴う電気特性の均
−化及び高信頼性に関する。

［従来の技術］ 第１図ｆＡｌ　は、従来の薄膜トランジスタ（ＴＦＴ）
の断面図である。図において、１はゲート電極、２はゲ
ート電極１の上に堆積形成されたゲート絶縁膜、３はチ
ャネル部となる薄膜半導体であり、水素化アモルファス
シリコン（ａ−３ｉ：Ｈ）等で形成されてあり、４及び
５はそれぞれソース及びドレインの金属電極、６は金属
電極４．５に対して、電子に対してはオーミック性、正
孔に対してはブロッキング性となるｎ４層、７はチャネ
ル部上面の薄膜半導体表面である。

上記構成によりｎ−チャネルトランジスタとして動作す
る。

第１図（Ｂｌ　は、第１図ｆＡｌ　に示した構造を持つ
薄膜トランジスタで５チヤネル長を増加し、又プロセス
上の問題点を解決するためにくし歯型の電極構造を持つ
ものの上面図である。

第２図は、第１図に示した薄膜トランジスタの作成工程
を説明するための図である（例えば、特開昭６３−９１
５７１゜第２図ｆＡｌは薄膜トランジスタを構成する各
部分が層状に形成された状態を示す図である０図におい
て、Ｇはガラス基板、１はゲート電極となるＣｒである
。図に示すように各層は次のように形成される。まず、
基板Ｇ上にゲート電極１を選択形成する。次に、プラズ
マＣＶＤ法等でゲート絶縁膜となるシリコン窒化膜を３
０００人、薄膜半導体層３となるａ−Ｓｉ：Ｈを５００
０人、ｎ　４層６を１５００人それぞれ連続的に堆積形
成する。更に、ソース電極４及びドレイン電極５となる
Ａ１をスパッタ法等で堆積する。感光性樹脂８を全面に
塗布した後、露光、バターニングする。図（Ｂ）は図（
Ａ）に示した工程の後、ソース及びドレイン電極である
Ａ１をバターニングした後の状態を示す図である。図に
おいて、この状態ではそれぞれの電極の上面には感光性
樹脂層８が残っている。この感光性樹脂層をマスクにし
てｎ０層を所望の深さ（例えば、１８００人）にＲＩＥ
等の方法によりエツチングし、その後この感光性樹脂を
剥離する。さらに、素子間分離を行い、第１図ｆＡ）の
薄膜トランジスタが作成される。

［発明が解決しようとする課題］ しかし、前記第２図で示されるような工程で形成された
薄膜トランジスタ及び薄膜トランジスタ型光センサ（以
下光センサという）大面積基板内で均一な特性を有する
ためには、次のような問題点がある。例えば、ｎ′″層
３のエツチング工程で、ＲＩＥを用いた場合、入射イオ
ン等によりｎ４層３の表面が損傷を受けて電気的特性の
劣化を生じ、更に入射イオンの分布により電気的特性の
均一性が損われる。例えば、閾値電圧は基板内で数Ｖに
わたる分布を起し、これは特にアクティブマトリクス型
の表示装置においては画像にむらが生じる原因となる。

また、光センサでは、その基本特性である光電流及び暗
電流に工範囲の分布を起し、読み取り画像の大きな劣化
の原因となる。

以上のような欠点を解決するために、薄膜半導体層３の
表面上に有機材料又は無機材料の保護膜を形成すること
が考えられている。ところがこの保護膜を有機材料によ
り形成した場合は、耐湿性等で環境安定性が期待できな
い。一方、保護膜を無機材料により形成した場合は、そ
の形成工程及び形成された保護膜組成に応じて、前述し
たと同様の特性の分布、あるいは望ましくない特性が現
れるようになると考えられる。例えば、手中等は薄膜ト
ランジスタにおいてゲート絶縁膜（ＳｉＮ。

：Ｈ）と薄膜半導体層３　（ａ−３ｉ　：Ｈ）のゲート
界面問題として、ゲート絶縁膜２の組成が薄膜半導体３
のバンド状態を大きく左右することを示唆している（Ｊ
、Ａｐｐｌ、ｐｈｙｓ、６２（５）、ｐ２１２９〜（１
９ｇ？＞及び、Ｊ。

Ａｐｐｌ、ｐｈｙｓ、６０（１２）、Ｐ４２４９〜（１
９８６））。

本発明は、上記問題点を解決するため、環境安定性を有
し、かつ大面積基板内において均一な特性を有すること
のできる光センサ及びこの光センサを使用した光電変換
装置を提供することを目的とする。

［課題を解決するための手段］ 上記欠点を解決するために、本発明の光センサは、ソー
ス及びドレイン及びゲートを具備し、チャネル部半導体
領域を受光領域とし、この半導体領域をＰ型の半導体膜
で保護し、この光センサを具備した光電変換装置は、そ
の光センサのゲートに電圧を印加することにより光電流
の温度特性を改善し、均一化する。

［作用］ 受光部であるチャネル部半導体領域をＰ型の半導体膜で
保護し、ゲートに電圧を印加することにより、基板内で
環境安定性及び電気的特性及び光電流の温度特性を改善
及び均一化する。

［実施例１］ 本発明を実施例に基づき図面を参照して説明する。

第３図ｆＡｌ　、　ｆＢｌ　、　（Ｃ１、ｔｏ）及び（
Ｅｌは本発明の光センサの作成工程を示す図である。

以下に、図に従い順を追ってその作成法について説明す
る。

図ｆＡ＋　において、まず、絶縁性基板（ガラス基板）
Ｇにゲート電極１をＣｒで選択形成する。次に、ゲート
絶縁膜２となる水素化アモルファスシリコン窒化Ｍｌ！
　（ａ−ＳｉＮｇ：Ｈ）を３０００人、薄膜半導体３と
なる水素化アモルファス５ｉ（ａ−３ｉ：Ｈ）を５００
０人、薄膜半導体層３の表面層となる２層９をドーピン
グ材をＢＨ，とじてライトドープし、フェルミレベルが
約０．２ｅＶ変位するようにして３００〜５００人、ｎ
３層６をプラズマＣＶＤ法により順次堆積する。

図（Ｂ）おいて、ソース電極４及びドレイン電極５とな
るＡ１をスパッタ法で１μ堆積後、電極バターニング用
の感光性レジスト８を塗布する。

図（Ｃ）において、感光性レジスト８を所望の形状にバ
ターニングした後これをマスクとしてソース、ドレイン
電極をウェットエツチングにより形成する。

図（Ｄ）において、感光性レジスト８をマスクとしてＲ
ＩＥによりｎ′″層６及び２層９を深さ１７００人エツ
チングする。この状態において、薄膜半導体層３のギャ
ップ表面にはＰ層が厚さ１００〜３００人だけ残る。

図（Ｅ）において、所望の形状に感光性レジスト８でバ
ターニングした後、素子間分離なＲＩＥで行う。

以上の工程により、本発明の光センサが作成された。

また、本発明光センサの有効性を明らかにするために、
それぞれ大面積（３００ｍｍ”）のガラス基板上に約２
０＋ｍピッチで本発明の光センサ及び第２図に示した構
造の従来の光センサを作成した。

第４図は、基板上に作成した光センサの配置状態を示す
図であり、図において＋は光センサの位置を示し、又Ｏ
は基板中央を、Ａｏ及びＡｎｌｔＡ−Ａ′縁線上基板端
の光センサの位置を示す。

光センサの電気的特性は、暗電流１ｄ、閾値電圧Ｖｔｈ
、光電流及び光電流の温度特性で代表される。

第５図は、第４図のＡ−Ａ′縁線上以下Ａ−Ａ′線上と
いう）の光センサの動作点における暗電流Ｉｄ及び閾値
電圧Ｖ　ｔｒ＋の分布を本発明の光センサ（鎖線ｆＡｌ
で示す）及び従来の光センサ（実線（Ｂｌで示す）につ
いてそれぞれ示した図である。

尚、動作点はゲート電圧０■とする。

図に示すように、本発明の光センサでは、従来の光セン
サと比較して、暗電流Ｉｄがやや小さくなり、又分布も
小さくなり改善されていることがわかる。又、暗電流Ｉ
ｄの閾値電圧Ｌｈも分布が小さくなり改善されているこ
とがわかる。

第６図は、Ａ−Ａ′縁線上光センサの動作点（Ｖｇ・０
）における常温での光電流及び光電流の温度特性（６０
℃と２０℃での光電流比）の分布を本発明の光センサ（
鎖線（Ａｌで示す）及び従来の光センサ（実線ＦＢ＋で
示す）についてそれぞれ示した図である。

図より明らかな様に、本発明の光センサでは、従来の光
センサより光電流及び温度特性の分布は共に小さくなり
、均一性が太き（改善されていることがわかる。尚、従
来の光センサでは、図に示す温度特性は、Ａ−Ａ′縁線
上０．２〜０，９前後の大きな分布を有し、光電流は常
温で１０〜３０％前後の分布を有している。

第７図ＦＡ）は本発明の光センサの閾値電圧近傍での薄
膜半導体層３の基板中央の０点と基板端のＡｏ（又はＡ
ｎ）点でのエネルギーバンド状態を示す図であり、第７
図ＣＢ＋は従来の光センサの同様のエネルギーバンド状
態を示す図である。

両図より明らかなように、従来の光センサでは、バンド
は表面付近で空乏化が著しく、分布が大きくなっている
が、本発明の光センサでは、表面付近の空乏化は表面層
として残された１００〜３００人のＰ層のため小さ（、
従ってその分布が小さくなっていることがわかる。

第８図は、Ａ−Ａ’縞線上０点及びＡｏ（又はＡｎ）点
での動作点の暗電流Ｉｄの高温高温（例えば、温度６０
℃湿度９０％）ｙＡ環境下の放置試験の結果を、本発明
の光センサ（鎖線ｆＡｉで示す）及び従来の光センサ（
実線ｆＢｌ　で示す）について示した図である。

図より明らかなように、耐湿性は（Ｂｌ−Ａｎ点、ｆＡ
ｌ−Ａｏ　（又はＡｎｊ点、（Ａｌ−０点、（Ｂ）　−
０点の順に良（なっているが、全体として、特に均一性
においては本発明の光センサの方が優れていることがわ
かる。

第９図ｆＡｌは、第８図の試験により想定される放置時
間の経過に伴うＡｏ（又はＡｎ１点でのエネルギーバン
ドの変化を放置初期（実線で示す）及び放置後（破線で
示す）について、本発明の光センサについて示した図で
あり、第９図（Ｂｌは、従来の光センサの０点での同様
のエネルギーバンドの変化を示す図である。図から明ら
かなように、従来の光センサではバンドは暗電流Ｉｄが
大きく変化する電子蓄積側に変化しているが、本発明の
光センサでは放置後も表面層は空乏性を維持しているこ
とがわかる。

以上のことから耐湿性は、薄膜半導体層３の表面付近の
バンド状態に依存し放置初期のバンド状態のように表面
付近で空乏化していれば放置後も保たれることがわかる
。尚、実施例では表面層をボロン等でライトドープした
例を示したが、ドーピング種を例えばハロゲン化ドーピ
ング種ＢＰ、等に変え、又ドーピング量、及び層の厚さ
を変えることにより更に耐質性を改善できることはいう
までもない。

本発明では、Ｐ層は予めｎ′″層６及び薄膜半導体層間
３に設置したが０１層６、薄膜半導体層を連続堆積後、
所定の工程を行い、その後薄膜半導体層３表面にボロン
等を注入してもよい。

一方、光電流の温度特性は、光センサのＳ／Ｎ比を決め
る上で重要であるが、第６図で示すように、Ｐ層を設け
ることにより基板上で均一化するだけでは十分とはいえ
ない。本発明では、本発明者等が鋭意検当した結果見い
畠した光電流の温度特性のゲートバイアス依存性を応用
して所望の光電流の温度特性を得ることができた。

第１０図は、光電流の温度特性のゲートバイアス（ゲー
ト電圧）依存性を示す図である。

図より明らかなように、光電流の温度特性はゲートバイ
アスＶｇが負から正に変化するとき小から大に太き（変
化し、更に正が大きくなると１００％を超え飽和化傾向
の状態となる。従って、動作点を適当な正の値（一般に
０く動作点く■を駒にすることにより温度特性が改善さ
れることがわかる。例えば、動作点をＶｇ＝　ＯＶ　（
Ｖｄ＝　１０Ｖ）　カラＶｇ＝　Ｉ　Ｖ　（Ｖｄ＝１０
Ｖ）にすることにより光電流の温度特性が３０〜４０％
から６０〜７０％に改善される。尚、Ｖｇを極端に正側
にすると第５図（Ａ）より明らかなように、暗電流Ｉｄ
も増加し、Ｓ／Ｎ比が低下するため、Ｖｇをあまり大き
な正の値にすることはできない。

以上述べた様に耐湿性を表面層にＰ層を設置することで
改善し、又、ＴＦＴ型センサーの動作点を所望の特性持
に光電流の温特をゲート電位で補正し大面積基板でほぼ
均一な特性を得るのが本発明の主流である。

［実施例２］ 第１１図は１本発明の光センサ及び本発明の光センサと
同じ工程で作成された薄膜トランジスタからなる駆動回
路を用いて構成された光電変換装置である１次元完全コ
ンタクト型光センサアレイの回路図である。

図において、Ｅ１〜Ｅ２は本発明の光センサ、Ｃ１〜Ｃ
９は光センサＥ１〜Ｅ９から出力に対応する電荷を蓄積
する電荷蓄積コンデンサ、Ｔ１〜Ｔ９は電荷蓄積コンデ
ンサ０１〜Ｃ９からの電荷出力転送用スイッチングトラ
ンジスタ、Ｇｌ〜Ｇ９は光センサＥｌ−Ｅ９の温度特性
調整用のバイアス印加用ゲート電極である。また、ＳＴ
Ｉ〜ＳＴ９は電荷蓄積コンデンサＣ１−Ｃ９の放電用ス
イッチングトランジスタである。光センサＥ１〜Ｅ９は
、３個で１ブロツクを構成し、３ブロツクで光センサア
レイを構成している。光センサＥ１〜Ｅ９に各々対応し
ているコンデンサ０１〜Ｃ９、転送用スイッチングトラ
ンジスタＴ１〜Ｔ９、放電用スイッチングトランジスタ
ＳＴＩ〜ＳＴ９も同様である。

また光センサＥ１〜Ｅ９の各ブロック内で同一順番を有
する個別電極は、各々転送用スイッチングトランジスタ
Ｔ１〜Ｔ９を介して共通線の１０２〜１０４の一つに接
続されている。

詳細にいえば、各ブロックの第１のスイッチングトラン
ジスタＴＩ、Ｔ４．Ｔ７が共通線１０２に、各ブロック
の第２のスイッチングトランジスタＴ２．Ｔ５．Ｔ８が
共通線１０３４．ｍ、そして各ブロックの第３のスイッ
チングトランジスタＴ３．Ｔ６．Ｔ９が共通線１０４に
、それぞれ接続されている。共通線１０２〜１０４は、
各々スイッチングトランジスタＴｌ０−７１２を介して
、アンプ１０５に接続されている。

転送用スイッチングトランジスタＴ１〜Ｔ９のゲート電
極と放電用スイッチングトランジスタＳＴＩ〜ＳＴ９の
ゲート電極はブロック毎に共通接続されそれぞれシフト
レジスタ２０１及び１０６の並列出力端子に接続されて
いる。したがってシフトレジスタ２０１及び１０６のそ
れぞれのシフトタイミングにより電荷蓄積コンデンサ０
１〜Ｃ９から出力転送、放電が行われ共通線１０２〜１
０４に順次信号が出力されてゆく。また、共通線１０２
〜１０４は、それぞれコンデンサ０１０〜Ｃ１２を介し
て設置され、且つスイッチングトランジスタＣＴＩ〜Ｃ
Ｔ３を介して接地されている。

コンデンサＣＩＯ〜Ｃ１２の容量はコンデンサ０１〜Ｃ
９のそれよりも十分大きく取っておく。

スイッチングトランジスタＣＴＩ〜ＣＴ３の各ゲート電
極は共通に接続され、端子１０８に接続されている。す
なわち、端子１０８にハイレベルが印加されることで、
スイッチングトランジスタＣＴＩ〜ＣＴ３は同時にオン
状態となり共通線１０２〜１０４が接地されるリセット
されることになる。

第１２図ｆａｌは第１１図に示した回路図に対応する基
板上の一次元完全コンタクトセンサの部分平面図である
。

図において、２０はマトリクスに形成された配線部、２
１は本発明による光センサ部、２２は電荷蓄積コンデン
サ、２３ａは本発明による薄膜トランジスタを用いた電
荷蓄積コンデンサ２２からの出力転送用スイッチングト
ランジスタ、２３ｂは電荷蓄積部２２の電荷をリセット
する放電用スイッチングトランジスタ、２５は転送用ス
イッチングトランジスタ２３ａの信号出力を信号処理Ｉ
Ｃに接続する引き出し線、２４は転送用スイッチングト
ランジスタ２３ａによって転送される電荷を蓄積し、読
み出すための負荷コンデンサである。本実施例では光セ
ンサ部２１、転送用スイッチングトランジスタ２３ａ及
び放電用スイッチングトランジスタ２３ｂを構成する光
導電性半導体層としてａ−Ｓｉ：Ｈ膜が用いられ、絶縁
層としてプラズマＣＶＤによる窒化シリコン膜が用いら
れている。

尚、第１２図においては、煩雑さを避けるために、上下
２層の電極配線のみ示し、上記光導電性半導体層及び絶
縁層は図示していない。さらに上層電極配線と光導電性
半導体層との界面には０１層が形成され、オーミック接
合が取られている。

第１２図ｔｂｌは光センサ部２１の縦断面図である。図
において、３１はゲート電極たる下層電極配線、３２は
ゲート絶縁層をなす絶縁層、３３は光導電性半導体層、
３４はドレイン電極たる上層電極配線、３５はソース電
極たる上層電極配線、４０はポリアミド樹脂からなる保
護層、４１は光導電性半導体層表面に設置したＰ層であ
る。

第１２図（ｃ）は転送用スイッチ２３ａ及び放電用スイ
ッチ２３ｂの縦断面図である。図において、３２はゲー
ト絶縁層をなす絶縁層、３３は光導電性薄膜半導体層、
ソース電極たる上層電極配線、３７はゲート電極たる下
層電極配線である。

放電用スイッチングトランジスタ２３ｂのゲート絶縁層
及び光導電性半導体層は前記絶縁層３２及び光導電性薄
膜半導体層３３と同一層であり、ソース電極は前記下層
電極配線３５．ゲート電極は下層電極配線３７、ドレイ
ン電極は上層電極配線３６である。更に転送用スイッチ
ングトランジスタ２３ａ及び放電用スイッチングトラン
ジスタ２３ｂはポリアミド樹脂の層４０で覆われている
。前述した様に、光センサ部、転送用スイッチングトラ
ンジスタ及び放電用スイッチングトランジスタの、上層
電極配線３４，３５．３６と光導電性薄膜半導体層３３
との界面には、オーミックコンタクト層が形成されてい
る。

又、保護膜４０として、ポリイミド樹脂等を使用したが
、水素化アモルファス窒化膜等を用いてもその組成依存
性の影響は少なかった。

本発明ではソース電極３５、ドレイン電極３４間実施例
１で述べたようにＰ層を設置し光導電性半導体層３３の
表面を空乏化し、かつ光センサー部２１に対しては、実
施例１に示した光電流の温特のゲート電極３１の電位依
存を応用し、光電流の温特が６０−７０％となる様に動
作点を補正する。一方間様の条件でスイッチングトラン
ジスタＴ１〜Ｔ９．ＳＴ１〜ＳＴ９も作成されるが、実
用的問題はない。

第１３図は、本実施例の光電変換装置である一次元完全
コンタクトセンサの基板内での光電流のＡ−Ａ’縁線上
温度特性の分布を本発明による光センサを用いた場合（
破線（ａ）で示す）及び従来の光センサを用いた場合（
鎖線ｆｂ）で示す）及び本発明の光センサにおいてゲー
ト電圧により補正した場合（実線ｆｃｌ　で示す）につ
いて示した図である。

図に示すように、本発明による光センサを用いた場合は
、従来の光センサを用いた場合に比べて光電流の温度特
性の分布は改善されているが温度特性は悪化している。

しかし、ゲート電圧により補正した場合は、温度特性自
体も改善され、その均一性も保たれることがわかる。

更に、本発明の光センサを使用した一次元完全コンタク
トセンサアレイは、第１４図に示すように光センサの上
部に耐摩耗層１１を形成してセンサの裏面から光源１３
により照明し、原稿１６を読み取るレンズレスの完全コ
ンタクトセンサアレイにも使用できる。また、第１５図
に示すような等倍結像レンズ１２（たとえば、日本板硝
子のセルフォックレンズなど）を用いた完全コンタクト
センサアレイにも使用可能である。

［発明の効果］ 以上述べたように、本発明では、薄膜トランジスター型
光センサーのチャネル部上部の表面に、Ｐ層を設置する
ことで、表面層にほぼ均一に空乏化を起すことにより、
耐湿性及び光電流の温度特性が向上し、更に基板内の光
センサの電気特性の分布、特に暗電流、光電流及びその
温度特性に対応してそれぞれの光センサのゲート電圧を
補正することで、光電流の温特分布が、大幅に改善する
という効果がある。

従って大面積基板で製造する工程上の問題点及び信頼性
上の問題点が解決される。また、耐湿性確保のための保
護膜形成工程及び保護膜の組成による影響も低減される
。この結果、保護膜選択の自由度も上がるという効果が
ある。

【図面の簡単な説明】

第１図（Ａｌは従来の薄膜トランジスタの断面図、ｆＢ
ｌは図ｆＡｌ　に示した薄膜トランジスタ上面図である
。 第２図は第１図に示した従来の薄膜トランジスタの作成
工程を説明するための図、 第３図ｆＡ）　、　ｆＢｌ　、　（Ｃ）　、　（Ｄｉ及
びｆＥｌは本発明光センサの作成工程を示す図である。 第４図は基板上に作成した光センサの配置状態を示す図
である。 第５図は第４図のＡ−Ａ′綿線上光センサの動作点にお
ける暗電流Ｉｄの分布及び閾値電圧ｖｔｈの分布を本発
明の光センサ（鎖線（Ａ））及び従来の光センサ（実線
（Ｂ））について示した図である。 第６図はＡ−Ａ’縁線上光センサの動作点における常温
での光電流の分布及び光電流の温度特性（６０℃と２０
℃での光電流比）の分布を本発明の光センサ（鎖線（Ａ
））及び従来の光センサ（実線（Ｂ））について示した
図である。 第７図＋Ａ＋　は本発明の光センサの閾値電圧近傍での
薄膜半導体層３の基板中央の０点と基板端のＡｏ（又は
Ａｎ１点でのエネルギーバンド状態を示す図でありＣＢ
）は従来の光センサの同様のエネルギーバンド状態を示
す図である。 第８図はＡ−Ａ′綿線上０点及びＡｏ　（又はＡｎ１点
での動作点の暗電流Ｉｄの高温高温（例えば６０℃９０
％）！境下での放置試験の結果を本発明の光センサ（鎖
線（Ａ））及び従来の光センサ（実線（Ｂ））について
示した図である。 第９図ｆＡ］　は第８図の試験により想定される放置時
間の経過に伴うＡｏ　（又はＡｎ１点でのエネルギーバ
ンドの変化を放置初期（実線）及び放置後（破線）につ
いて、本発明の光センサについて示した図であり、（Ｂ
）は従来の光センサの０点での同様のエネルギーバンド
の変化を示す図である。 第１０図は光センサの温度特性のゲートバイアス依存性
を示す図である。 第１１図は本発明の光センサ及び本発明の光センサと同
じ工程で作成された薄膜トランジスタからなる駆動回路
を用いて構成された光電変換装置である１次元完全コン
タクト型光センサアレイの回路図である。 第１２図（Ａ）は第１１図に示した回路図に対応する基
板上の一次元完全コンタクトセンサの部分平面図である
。 第１３図は、本実施例の光電変換装置である一次元完全
コンタクトセンサの基板内での光電流のＡ−Ａ’縁線上
温度特性分布を本発明による光センサを用いた場合（鎖
線（Ａ））及び従来の光センサを用いた場合（破線（Ｂ
））及び本発明の光センサにおいてゲート電圧により補
正した場合（実線（Ｃ））について示した図である。 第１４図は本発明のレンズレス完全コンタクトセンサの
一例を示す図である。 第１５図は本発明のレンズ付き完全コンタクトセンサの
一例を示す図である。 図において、 Ｇ、３０・・・ガラス基板、１，３１．３７・・・ゲー
ト電極、２，３２・・・ゲート絶縁膜、３，３３・・・
光導電性半導体膜、６・・・ｎ′″層（オーミックコン
タクト層）、４，５，３４，３５．３６・・・上部電極
層、７・・・　半導体表面、８・・・レジスト、９゜４
１・・・Ｐ層、１０．４０・・・保護層、１１・・・耐
摩耗層、１２・・・等倍結像レンズ、１３・・・光源、
１４・・・センサアレイ基板、１５・・・筐体、１６・
・・原稿、２０・・・マトリックス形成された配線部、
２１・・・光センサ部、２２・・・電荷蓄積部、２３ａ
・・・転送用スイッチ、２３ｂ・・・放電用スイッチ、
２４・・・負荷コンデンサ、２５・・・信号出力の引き
出し線、Ｅ１〜Ｅ９・・・光センサ、Ｃ１−Ｃ９・・・
コンデンサ、Ｃ１０〜ＣＩ２・・・コンデンサ、ＳＴＩ
〜ＳＴ９・・・放電用スイッチングトランジスタ、Ｔ１
〜Ｔ９・・・転送用スイッチングトランジスタ、ＣＴＩ
〜ＣＴ３・・・スイッチングトランジスタ、Ｔ１０〜Ｔ
１２・・・スイッチングトランジスタ、１０１・・・バ
イアス電源、１０５・・・アンプ、１０２〜１０４・・
・共通線、１０８・・・端子、１０６，１０７，２０１
・・・シフトレジスタである。

Claims (2)

【特許請求の範囲】
1. （１）ソース及びドレイン及びゲートを具備し、チャネ
   ル部半導体領域を受光領域とし、この半導体領域をＰ型
   の半導体膜で保護することを特徴とする薄膜半導体装置
   。
2. （２）請求項１記載の薄膜半導体装置を具備し、その薄
   膜半導体装置のゲートに電圧を印加することにより光電
   流の温度特性を改善及び均一化することを特徴とする光
   電変換装置。