JPH0327057B2

JPH0327057B2 -

Info

Publication number: JPH0327057B2
Application number: JP22366683A
Authority: JP
Inventors: Ichiro Maki; Tsuneo Hikokubo; Shinichiro Tanaka
Original assignee: Toyota Motor Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Toyota Motor Corp; Panasonic Holdings Corp
Priority date: 1983-11-28
Filing date: 1983-11-28
Publication date: 1991-04-12
Also published as: JPS60114737A

Description

【発明の詳細な説明】産業上の利用分野本発明は、内燃機関のノツキングを回避するた
めのノツキング制御装置に使用するノツキング検
出装置に関するものである。

従来の技術自動車等のエンジンがノツキングを起すと、ノ
ツキング特有の振動が発生する。このエンジンの
振動をノツキングセンサで検出し、ノツキングセ
ンサの出力信号を観測することによりエンジンの
ノツキングを検知できる。ノツキング制御装置
は、ノツキングの有無、程度を検知し、点火のタ
イミングを変えてノツキングを回避するための装
置である。

ノツキングは、一定のクランク角範囲（以下ノ
ツクゲートと称する）で発生し、このノツクゲー
トで得たノツクセンサ信号レベル（Vk）と、ノ
ツキングが発生しにくい一定のクランク角範囲
（以下ノイズゲートと称する）で得た信号を基に
して得たノツク判定レベル（Vth）とを比較し、 VkVth ………(1) であれば、ノツキングであると判定できる。

第１図は従来のノツキング制御装置の構成を示
している。第１図において、１はエンジンブロツ
ク等に取付けられたノツキングセンサであり、こ
のノツキングセンサ１はエンジンの振動を電気信
号に変換する。第３図ｂの実線B₁はノツキング
センサ１の出力信号を示している。２は帯域フイ
ルタであり、この帯域フイルタ２はノツキングセ
ンサ１の出力信号中より雑音成分を除去し、ノツ
キングの特徴周波数近傍の周波数成分を抽出す
る。３は帯域フイルタ２の出力を整流する整流
器、４は整流器３の出力を積分する積分器であ
り、帯域フイルタ２の出力は上記整流器３、積分
器４を介して整流・積分されて平均化される。第
３図ｂの破線B₂は積分器４より出力される平均
化出力を示している。５はアナログスイツチ５
Ａ，５Ｂからなるアナログスイツチ回路であり、
アナログスイツチ５Ａ，５Ｂはマイクロコンピユ
ータ９より出力されるノツクゲート信号、ノイズ
ゲート信号によりオン、オフ制御される。６は比
較器、７はデイジタル・アナログ（Ｄ／Ａ）変換
器であり、Ｄ／Ａ変換器７はマイクロコンピユー
タ９より出力されるデイジタル信号をアナログ信
号に変換して比較器６の一方の入力端子に印加す
る。比較器６の他方の入力端子にはアナログスイ
ツチ５Ａを介して帯域フイルタ２の出力、又はア
ナログスイツチ５Ｂを介して積分器４の出力が印
加され、Ｄ／Ａ変換器７の出力と比較される。比
較器６からは、第３図ｅに示すように、ノツクゲ
ート期間（第３図ｃにおける“Ｈ”の期間）にお
いて、帯域フイルタ２の出力（第３図ｂのB₁）
がＤ／Ａ変換器７より出力されるノツク判定レベ
ルより大きくなる毎にノツクパルスを発生する。
８はカウタであり、このカウタ８は点火から次の
点火までの期間における比較器７の出力パルス数
を計数する。カウンタ８で計数された計数値はマ
イクロコンピユータ９に入力され、この計数値に
基づいてノツキングの有無、程度が判定される。
また比較器６の出力もマイクロコンピユータ９に
入力され、ノツキング判定レベルが算出される。
上記マイクロコンピユータ９は入出力ポート１
０、中央処理装置（CPU）１１、ランダムアク
セスメモリ（RAM）１２、リードオンリーメモ
リ（ROM）１３等から構成されている。

１４はデイストリビユータ内に設けられたピツ
クアツプコイルであり、このピツクアツプコイル
１４からは、エンジンの各気筒の特定クランク角
に対応した信号が出力される。１５はピツクアツ
プコイル１４の出力を波形整形して第３図ａに示
す矩形状の点火タイミング信号を出力する波形整
形回路である。なお第３図ａにおける矢印は点火
タイミングを示す。１６はノツキングの有無、程
度に応じて点火タイミング信号を遅角した信号を
増幅する増幅器、１７はイグナイタである。

第２図は第１図におけるマイクロコンピユータ
９の機能をブロツクで示している。

第２図において、１８はノツキング判定手段で
あり、このノツキング判定手段１８はカウンタ８
で計数された一点火中のノツクパルス数に基づい
て、ノツキングの有無、程度が判定される。１９
はノツキング判定レベル算出手段であり、このノ
ツキング判定レベル算出手段１９は、ノイズゲー
ト信号（第２図ｄ）の“Ｈ”の期間における積分
器４の出力を、例えば遂次比較法によりＡ／Ｄ変
換器し、このＡ／Ｄ変換された値Vadを、例えば
次式によりなまし計算することによつて平均化し
て平均レベルVmを求める。

Vmi＝Vm(i-1)＋(Vad-Vm(i-1))／Ｗ
………(2) ここで、Vmiは今回の演算結果、Vm（ｉ−１）
は前回の演算結果、Ｗはなまし係数である。さら
に、ノツキング判定レベル算出手段１９では、演
算結果Vmiを用いて、次式によりノツキング判
定レベルVthを算出する。

Vth＝Vmi×Ｋ＋OS ………(3) ここで、Ｋ、OSはそれぞれ定数である。この
ノツキング判定レベル算出手段１９で求められた
ノツキング判定レベルがＤ／Ａ変換器７でアナロ
グ信号に変換され、比較器６に入力されるもので
ある。

なお、ノイズゲート期間におけるノイズレベル
は、逐次比較法により以下のように算出される。
ノイズゲート信号がアナログスイツチ５Ｂに印加
されると、このアナログスイツチ５Ｂがオンし、
積分器４の出力が比較器６の一方の入力端子に印
加される。比較器６の他方の入力端子には、ノツ
キング判定レベル算出手段１９から出力されるデ
イジタル信号D₁をＤ／Ａ変換器７でアナログ信
号に変換された信号が印加される。Ｄ／Ａ変換さ
れたアナログ信号のレベルA₁と積分器４の出力
との大小比較が比較器６で行なわれ、その比較結
果がノツキング判定レベル算出手段１９に伝えら
れる。この大小比較結果に応じて、ノツキング判
定レベル算出手段１９からD₁と異なるデイジタ
ル値D₂が出力され、このD₂をＤ／Ａ変換器７で
アナログ信号に変換し、このアナログ信号レベル
A₂と積分器４の出力を大小比較を比較器６で行
い、その大小比較結果に応じて、ノツキング判定
レベル算出手段１９より、上記D₁，D₂と異なる
D₃を出力し、同様にＤ／Ａ変換し、比較器６で
積分器４の出力との大小比較を行う…以下同様の
動作を繰り返すことにより、積分器４の出力レベ
ル（アナログ値）がデイジタル値に変換されるこ
とになり、この値が前記(2)式におけるV_adとして
使用されるものである。

２０は周期演算手段であり、この周期演算手段
２０は、波形整形回路１５の出力信号（点火タイ
ミング信号）に基づいて、点火から次の点火まで
の周期が算出される。この周期演算手段２０は、
クロツクパルス発生器と点火タイミング信号の立
上りタイミングでリセツトされるカウンタとから
構成され、点火から次の点火までの間にクロツク
パルス発生器から出力されるクロツクパルス数を
カウンタで計数するものである。２１は周期演算
手段２０で求められた周期を基にして単位クラン
ク角度（例えば1゜CA）当りの時間を算出する単
位クランク角度時間演算手算である。

２２，２３はそれぞれノツクゲート信号発生手
段、ノイズゲート信号発生手段であり、ノツクゲ
ート信号発生手段２２からは、点火タイミングよ
り予め設定された開始クランク角度（例えば
10゜CA）に相当する時間経過後に立上り、点火タ
イミングより予め設定された終了クランク角度
（例えば70゜CA）に相当する時間経過後に立下る
ノツクゲート信号（第３図ｃ）を発生する。この
ノツクゲート信号はアナログスイツチ５Ａの制御
端子に印加される。一方、ノイズゲート信号発生
手段２３からは、点火タイミングより予め設定さ
れた開始クランク角度（例えば90゜CA）に相当す
る時間経過後に立上り、点火タイミングより予め
設定された終了クランク角度（例えば150゜CA）
に相当する時間経過後に立下るノイズゲート信号
（第３図ｄ）を発生する。このノイズゲート信号
はアナログスイツチ５Ｂの制御端子に印加され
る。

２４は遅角制御手段であり、この遅角制御手段
２４はノツキング判定手段１８の判定結果に応じ
たクランク角度だけ点火タイミング信号（第３図
ａ）を遅角する。

このように、上記従来例ではカウンタ８の計数
値に基づき、ノツキングの有無、程度を判定し、
この判定結果に基づいて点火タイミング信号を遅
角してノツキングを回避するものである。

しかしながら、上記従来例においては、ノツク
パルスを計数するカウンタ８をマイクロコンピユ
ータ９の外部に設けるため、コストアツプになる
欠点があつた。

第４図は第２の従来例を示し、また第５図は第
２の従来例のマイクロコンピユータ９の機能をブ
ロツクで示している。

第２の従来例は第１図、第２図に示す第１の従
来例に対してカウンタ８を除去した構成である。
第２の従来例では、比較器６より出力されるノツ
クパルスを、マイクロコンピユータ９の割込端子
２５に印加し、ノツクパルスが印加される毎にメ
インルーチンから割込みサブルーチンに移行し、
この割込みサブルーチンにおいてRAM１２の所
定領域に「１」を加算して第１の従来例における
カウンタ８の機能を達成している。

第６図はマイクロコンピユータ９の処理フロー
の概略を示している。第６図ａはメインルーチ
ン、第６図ｂは割込みサブルーチンを示してい
る。

第６図において、601はRAM１２をクリアす
るステツプ、602はRAM１２に初期値を設定す
るステツプ、603は回転数演算ステツプ、604は点
火時期演算ステツプ、605は割込許可ステツプで
あり、ここで比較器６よりノツクパルスが発生し
ていると、第６図ｂに示す割込みサブルーチンに
移行する。割込みサブルーチンでは、各種レジス
タの内容をRAM１２に退避させ（ステツプ
606）、RAM１２の所定領域の内容に「１」を加
算し（ステツプ607）、レジスタを復帰させ（ステ
ツプ608）、リターンステツプ609を経てメインル
ーチンに戻る。610は割込禁止ステツプ、611はノ
ツク判定ステツプである。

発明が解決しようとする課題しかしなら、上記第２の従来例では、バツクパ
ルスが発生する毎に割込みサブルーチンに移行す
るため、マイクロコンピユータのメインプログラ
ムの進行が円滑に行われない問題があつた。

すなわち、一般に、ノツクパルスの周波数は６
〜8KHzであり、ノツキングが発生している時、
比較器６より125〜170μsecの周期でノツクパルス
が出力される。一方マイクロコンピユータの一命
令処理時間は一般に２〜4μsecであり、ノツクパ
ルスの周期125〜170μsecは決して長くない。した
がつて、上記第２の従来例のように、ノツクパル
ス発生毎に割込みサブルーチンを実行すると、マ
イクロコンピユータ９のメインプログラムの進行
が円滑に行われなくなるものである。

本発明は、上記第１の従来例のようにマイクロ
コンピユータの外部にノツクパルスを計数するカ
ウンタを設ける必要がなく、回路構成が簡単にな
り、かつ上記第２の従来例に比較して割込みサブ
ルーチンの発生頻度が少なく、メインルーチンの
進行を円滑に行うことができるノツキング検出装
置を提供することを目的とするものである。

課題を解決するための手段本発明は、上記目的を達成するために、ノツキ
ングセンサの出力とノツキング判定レベルとを比
較し、ノツキングセンサ出力がノツキング判定レ
ベルより大きい場合にノツクパルスを発生する比
較器と、上記ノツクパルスによつてシフトされる
マイクロコンピユータ内蔵のシフトレジスタと、
このシフトレジスタより出力されるオーバーフロ
ー信号による上記マイクロコンピユータの内部割
込みにより計数動作を行い上記オーバーフロー信
号を計数する計数手段と、この計数手段により計
数値と上記シフトレジスタに保持された数とに基
づきノツキングの有無、程度を判定するノツキン
グ判定手段とを具備備し、上記ノツキング判定手
段による判定処理を上記マイクロコンピユータの
メインルーチンで行うことを特徴とするものであ
る。

作用本発明は、上記のような構成であり、マイクロ
コンピユータ内蔵のシフトレジスタを使用し、比
較器から出力されるノツクパルスで上記シフトレ
ジスタをシフトさせ、このシフトレジスタより出
力されるオーバーフロー信号による上記マイクロ
コンピユータの内部割込みで上記計数手段による
上記オーバーフロー信号の計数動作を行い、上記
計数手段による計数値と上記シフトレジスタに保
持された数とに基づきマイクロコンピユータのメ
インルーチンでノツキング判定処理を行うもので
あり、マイクロコンピユータの外部にノツクパル
ス計数用のカウンタを設ける必要がないため、回
路構成が簡単になり、またノツクパルスが複数個
発生する毎にマイクロコンピユータの内部割込み
処理を行うため、内部割込み発生頻度が少なくな
り、マイクロコンピユータのメインルーチンが円
滑に行うことができるものである。

実施例以下に本発明の一実施例について第７図、第８
図とともに説明する。

第７図において、９はマイクロコンピユータ
（松下電子工業株式会社製、品番MN−1544）、２
６はマイクロコンピユータ９に内蔵された８ビツ
トのシフトレジスタであり、このシフトレジスタ
２６には、比較器６より出力されるノツクパルス
が印加され、このノツクパルスにより順次シフト
されるものである。

第８図は第７図のマイクロコンピユータの機能
をブロツクで示している。第８図において、２７
は計数手段であり、この計数手段２７はシフトレ
ジスタ２６より出力されるオーバーフロー信号を
計数する。すなわち、ノツクパルスがシフトレジ
スタ２６に８個入力される毎にシフトレジスタ２
７よりオーバーフロー信号が出力される。このオ
ーバーフロー信号により割込みが発生し、割込み
サブルーチンに移行する。２８は計数手段２７の
計数値を８倍する乗算手段、２９は乗算手段２８
の乗算結果と、シフトレジスタ２６の保持値とを
加算する加算手段であり、この加算手段２９によ
る加算結果は、点火から次の点火までの期間にお
いて比較器６より出力されたノツクパルス数とな
る。加算手段２９の加算結果がノツキング判定手
段２２に入力されてノツキングの有無、程度が判
定される。

第９図ａ，ｂは上記実施例におけるマイクロコ
ンピユータ９の処理フローの概略を示している。
なお、第９図ａはメインルーチン、第９図ｂは割
込みサブルーチンを示している。

第９図において、901はRAMクリアステツプ
902は初期値設定ステツプ、９０３は回転数演算
ステツプ、904は点火時期演算ステツプ、905はシ
フトレジスタ２６をリセツトするステツプ、906
は割込許可ステツプであり、このステツプ906よ
り割込みサブルーチンに移行する。すなわち、本
実施例では、ノツクゲート期間（第３図ｃの
“Ｈ”期間）において、シフトレジスタ２６にノ
ツクパルスが８個入力される毎にオーバーフロー
信号が発生し、このオーバーフロー信号により第
９図ｂに示す割込みサブルーチンに移行する。割
込みサブルーチンにおいて、まずレジスタ退避ス
テツプ907が実行され、マイクロコンピユータ内
の各種レジスタに保持されたデータがRAMのス
タツク領域に退避される。次にステツプ908で計
数手段２７の前回計数値に「１」を加算する。次
にレジスタ復帰ステツプ909に移行し、RAMの
スタツク領域に退避されていたデータを元のレジ
スタに戻し、リターンステツプ910を経由してメ
インルーチンに戻る。なお、第９図ｂに示す割込
みサブルーチンは、ノツクゲート期間が終了し割
込み禁止ステツプ911に移行するまでの間、シフ
トレジスタ２６よりオーバーフロー信号が出力さ
れる毎に実行される。従つて、上記計数手段２７
は、ノツクゲート期間におけるシフトレジスタ２
６のオーバーフロー信号の数を計数することにな
る。911はシフトレジスタ２６の動作を禁止する
ステツプ、912はシフトレジスタ２６の内容を
RAM１２の所定領域に記憶するステツプ、913
は計数手段２７の計数値を８倍し、さらにシフト
レジスタ２６の保持値を加算するステツプ、914
はノツキング判定ステツプである。加算手段２９
の加算結果がノツキング判定手段１８に入力さ
れ、加算結果に応じてノツキングの有無、程度が
判定される。

以上のように本実施例では、マイクロコンピユ
ータ内蔵のシフトレジスタを利用し、ノツクパル
スが８個入力されて初めて割込みサブルーチンに
移行するものであり、上記第２の従来例に比較し
て割込みサブルーチンに移行する頻度が少なくな
り、メインルーチンが円滑に行なわれる利点があ
る。また、本実施例ではマイクロコンピユータ外
にカウンタを必要としないため、回路構成が簡単
になる。

発明の効果 (a) マイクロコンピユータ内蔵のシフトレジスタ
を利用してノツクパルスの計数を行うため、マ
イクロコンピユータの外部にカウンタを設ける
必要がなく、回路構成が簡単になる。

(b) マイクロコンピユータ内蔵のシフトレジスタ
から出力されるオーバーフロー信号でマイクロ
コンピユータの内部割込みを発生させるため、
内部割込み頻度が少なくなり、マイクロコンピ
ユータのメインプログラムの進行が円滑に行え
る。

【図面の簡単な説明】

第１図は従来のノツキング制御装置のブロツク
図、第２図は第１図におけるマイクロコンピユー
タを機能ブロツクで示す図、第３図は同装置の動
作説明図、第４図は従来の他のノツキング制御装
置のブロツク図、第５図は第４図におけるマイク
ロコンピユータを機能ブロツクで示す図、第６図
ａ，ｂは同装置の処理フローの概略を示す図、第
７図は本発明の一実施例におけるノツキング検出
装置を使用したノツキング制御装置のブロツク
図、第８図は第７図におけるマイクロコンピユー
タを機能ブロツクで示す図、第９図ａ，ｂは同装
置の処理フローの概略を示す図である。１……ノツキングセンサ、２……帯域フイル
タ、３……整流器、４……積分器、５……アナロ
グスイツチ回路、６……比較器、７……デイジタ
ルアナログ変換器、９……マイクロコンピユー
タ、１０……入出力ポート、１１……中央処理装
置（CPU）、１２……ランダムアクセスメモリ
（RAM）、１３……リードオンリーメモリ
（ROM）、１４……ピツクアツプコイル、１５…
…波形整形回路、１６……増幅器、１７……イグ
ナイタ、１８……ノツキング判定手段、１９……
ノツキング判定レベル算出手段、２０……周期演
算手段、２１……単位クランク角度時間演算手
段、２２……ノツクゲート信号発生手段、２３…
…ノイズゲート信号発生手段、２４……遅角制御
手段、２６……シフトレジスタ、２７……計数手
段、２８……乗算手段、２９……加算手段。

Claims

【特許請求の範囲】

１ノツキングセンサの出力とノツキング判定レ
ベルとを比較し、ノツキングセンサ出力がノツキ
ング判定レベルより大きい場合にノツクパルスを
発生する比較器と、上記ノツクパルスによつてシ
フトされるマイクロコンピユータ内蔵のシフトレ
ジスタと、このシフトレジスタより出力されるオ
ーバーフロー信号による上記マイクロコンピユー
タの内部割込みにより計数動作を行い上記オーバ
ーフロー信号を計数する計数手段と、この計数手
段による計数値と上記シフトレジスタに保持され
た数とに基づきノツキングの有無、程度を判定す
るノツキング判定手段とを具備し、上記ノツキン
グ判定手段による判定処理を上記マイクロコンピ
ユータのメインルーチンで行うことを特徴とする
ノツキング検出装置。