JPH03270135A - 半導体集積回路装置用電極配線の製造方法 - Google Patents

半導体集積回路装置用電極配線の製造方法

Info

Publication number
JPH03270135A
JPH03270135A JP6833490A JP6833490A JPH03270135A JP H03270135 A JPH03270135 A JP H03270135A JP 6833490 A JP6833490 A JP 6833490A JP 6833490 A JP6833490 A JP 6833490A JP H03270135 A JPH03270135 A JP H03270135A
Authority
JP
Japan
Prior art keywords
film
wiring
layer
alloy
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6833490A
Other languages
English (en)
Inventor
Shoji Madokoro
間所 昭次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP6833490A priority Critical patent/JPH03270135A/ja
Publication of JPH03270135A publication Critical patent/JPH03270135A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体集積回路装置用電極配線の製造方法に
係り、特に超LSIにおける電極配線の製造方法に関す
るものである。
(従来の技術) 従来、このような分野の技術としては、例えば以下に示
すようなものがあった。
第3図はかかる従来の半導体集積回路装置用電極配線の
製造工程断面図である。
第3図(a)に示すように、シリコン基板l上にトラン
ジスタやキャパシタ等の素子(図示なし)を形成した後
、絶縁膜2の所定の領域にコンタクト3を開孔する。次
いで、スパック装置により、Mo5ixJI94を20
00Å、更に、Al  Si  Cu膜5を1.0 μ
m堆禎させる。
次いで、第3図(b)に示すように、通常のフォトリソ
グラフィー及びRIE法により、配線層4′及び5′よ
り収る配線パターンを形成する。更に、その上にパンシ
ヘーション膜としてPSG賎6及びSiN膜7を各々C
VD法、プラズマCVD法で堆積さ−1,前処理工程が
完了する。ここで、上記積層配線は信頼性を向上させる
もので、A15i−Cu層5′がエレクトロマイグレー
ションにより断線しても、高融点材料であるMoSix
 @は断線しないので、通電が継続される結果、Al−
配線の温度が下がり、再び、配線としてつながるスイッ
チ現体のため、寿命が伸びる効果がある。また、ストレ
スマイグレーション耐性については、■絶縁膜2とAl
−!−55−Cu層5の熱膨張係数の差に起因する熱応
力をバッファ層として緩和する効果、■エレクトロマイ
グレーションの場合と同様にAf −5iCu層5が断
線した時、バイパス通電により断線防止効果があり、寿
命は改善される。
(発明が解決しようとする!!!!jl)しかしながら
、上記従来の配線では設計ルール1μm以上の比較的集
積度の低い、デバイスもしくは一部A2配線デバイスに
は有効であるが、サブミクロンの高速、高集積デバイス
への適用は困難である。何故ならば、微細化、平坦化が
進み、0.5μmデバイスでは、配線膜厚が0.5μm
以下、幅もサブミクロンが要求される。高速化のために
はAnを最大限厚くしたいが、下敷のMoSixは抵抗
が高いため、薄くしすぎるとAl断線時のバイパス1i
流により、ジュール熱が発生し、瞬時溶断を起こしてし
まうので、最低1000入必要である。
従って、Al  5i−Cu膜5の膜厚が0.4μmと
なるが、第4図に示すように、パッシベーション膜(S
iN/PSG)の応力により、前処理完了時点で、既に
一部の配線が断線してしまい、MoS iに層のみに電
流が初期から流れるので、瞬時溶断はしなくても速度が
低下し、スイッチ現象がないので寿命も短くなり、問題
となる。なお、第4図において、配線幅は1.0μm、
配線材料は、Al−1%S10.5%Cuである。
本発明は、以上述べた初期的なパッシベーション応力に
よるA1配線の断線を防くために、Al膜の強化を図る
と共に、下敷のMo5txの抵抗が大きいことによる過
大なジュール熱の発生と、配線のトータル抵抗の増大を
除去するために、より低抵抗の材料を用いた半導体集積
回路装置用電極配線の製造方法を提供することを目的と
する。
(課題を解決するための手段) 本発明は、上記目的を達成するために、半導体集積回路
装置用電極配線の製造方法において、シリコン基板上の
拡散層へのコンタクト及び絶縁膜上にハフニウムシリサ
イド層を形成する工程と、その上にAf −5i −C
u−Hf−Bの5元素Al合金層を形成する工程とを施
すようにしたものである。
(作用) 本発明によれば、上記のように、Al−!、合金層とし
て、Al−3i −Cu−HE−8の5元素合金を用い
るようにしたので、耐ヒロック性、耐マイグレーション
性等において、従来材料と比べて大幅に改善することが
できる。
また、比較的低抵抗のHfSixを下敷に用いることに
より、配線抵抗の減少やAl断線時のジュール熱の抑制
を行うことができると共に、HfSix liよりA1
層への拡散効果も加わって、−JiF強度の大きなA1
合金層に改質することができる。
(実施例) 以下、本発明の実施例について図面を参照しながら詳細
に説明する。
第1図は本発明の実施例を示す半導体集積回路装置用電
極配線の製造工程断面図である。
従来のシリコンプロセスと同様の方法で、素子の形成及
びコンタクト開孔を行い、第1図(a)に示すように、
シリコン基板1上の拡散層へのコンタクト3及び絶縁膜
2上にtlfslg、vを&lI威とするターゲットを
用いて、スパッタ法でIt f S i x III 
10を1000人堆積する。次いで、A1−1%Si 
−0,5%Cu −0,02%Hf−0,04%Bから
なるターゲットを用いてスパッタ法によりAf合金MI
lを0.4μm堆積する。
以後の工程は従来法と同様に、第1図(b)に示すよう
に、フォトリソ後、塩素系ガスを用いた反応性イオンエ
ンチング(RIB)により、^1合金膜11及び11f
Six膜10をエツチングして配線パターン10’ 、
 II’を形成する。その後、450”C,30分のシ
ンターを行った後、パッシベーション膜+2及び13を
堆積する。
このように構成することにより、Aj! −3i −C
uII r −8合金膜11の膜厚を0.4μmと薄く
してしも粒界析出物(II f B !と推定される)
の効果により、機械的性質は著しく向上させることがで
きる。
第2図は各種のAl配線のパッシベーション膜応力に対
する配線断線率の一例を示す図である。
ここではAl−!合金材料による差が明確になるように
^e合金配線の膜厚を0.3μmとして、配線断線率の
配線幅依存性を見たものである。また、バ・ノシヘーシ
ョン膜としてはSiN/PSG構造を有している。
この図から明らかなように、従来のAn −3iAl 
−5i−Cu配線では、1.09m幅になると、全ての
配線が断線してしまうが、本発明のAf −5iCu−
Hf−B配線では、断線率が低い。
更に、A l −5i −Cu−Hf−B配線同志の比
較では、1lffi度が高い方が断線率が低い。但し、
11fBのAlへの固溶限は非常に小さい。例えば、H
fは0. Iwt%程度が限界である。
一方、HfSix層は比抵抗が従来のMoSix (1
00μΩ−C曹)と比べて約半分(45〜50μΩ−C
重)と低いので、配線トータル抵抗も低(することがで
きるし、バイパス電流によるジュール熱発生も低く抑え
ることができる。
更に、HfSix中のHfは、その後の熱処理工程、例
えばシンター処理によりA1合金膜中へ拡散することが
、他のシリサイド(MoSix、 WSix)の結果か
ら判断して十分予想できるので、前処理完了時点でのA
e合金中の11 f f74度はクーゲラ1−Al1戒
より大きくなる。従って、より強度の大きいA1合金層
に改質できるので、配線のより薄膜化、線幅のより微細
化に対応することができる。
なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するもので“はない (発明の効果) 以上、詳細に説明したように、本発明によれば、A1合
金層として、Aj! −5i−Cu−Hr−8の5元素
合金を用いたので、耐ヒロック性、耐マイグレション性
等において、従来材料と比べて大幅に改善することがで
きる。
また、比較的低抵抗の11fsixを下敷に用いること
により、配線抵抗の減少やAn断線時のジュール熱の抑
制を行うことができると共に、旧Six層よりA1層へ
の拡散効果も加わって、−層強度の大きなA1合金層に
改質できる利点がある。
【図面の簡単な説明】
第1図は本発明の実施例を示す半導体集積回路装置用電
極配線の製造工程断面図、第2図は各種のAN配線のパ
ッシヘーション膜応力に対する配線断線率の一例を示す
図、第3図は従来の半導体集積回路装置用電極配線の製
造工程断面図、第4図は従来の^i配線の断線率の配線
膜厚依存性を示す図である。 1・・・シリコン基板、2・・・絶縁膜、3・・・コン
タクト、10・・・11 f S i x膜、11・・
・A1合金III (^e  5iCu−Hf  B 
) 、12.13−パッシヘーション膜。 第3図

Claims (1)

  1. 【特許請求の範囲】 (a)シリコン基板上の拡散層へのコンタクト及び絶縁
    膜上にハフニウムシリサイド層を形成する工程と、 (b)その上にAl−Si−Cu−Hf−Bの5元素A
    l合金層を形成する工程とを有することを特徴とする半
    導体集積回路装置用電極配線の製造方法。
JP6833490A 1990-03-20 1990-03-20 半導体集積回路装置用電極配線の製造方法 Pending JPH03270135A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6833490A JPH03270135A (ja) 1990-03-20 1990-03-20 半導体集積回路装置用電極配線の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6833490A JPH03270135A (ja) 1990-03-20 1990-03-20 半導体集積回路装置用電極配線の製造方法

Publications (1)

Publication Number Publication Date
JPH03270135A true JPH03270135A (ja) 1991-12-02

Family

ID=13370841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6833490A Pending JPH03270135A (ja) 1990-03-20 1990-03-20 半導体集積回路装置用電極配線の製造方法

Country Status (1)

Country Link
JP (1) JPH03270135A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030066451A (ko) * 2002-02-04 2003-08-09 엔이씨 일렉트로닉스 코포레이션 오염물질 제거 방법 및 반도체 디바이스의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030066451A (ko) * 2002-02-04 2003-08-09 엔이씨 일렉트로닉스 코포레이션 오염물질 제거 방법 및 반도체 디바이스의 제조 방법

Similar Documents

Publication Publication Date Title
KR910002455B1 (ko) 반도체장치 제조방법
US5719447A (en) Metal alloy interconnections for integrated circuits
US6016010A (en) Voidless metallization on titanium aluminide in an interconnect
US6130157A (en) Method to form an encapsulation layer over copper interconnects
KR0175030B1 (ko) 반도체 소자의 고내열 금속 배선 구조 및 그 형성 방법
US5494860A (en) Two step annealing process for decreasing contact resistance
JPH04290437A (ja) 多層相互接続体用のアルミニウム積層型コンタクト/ビアの製造方法
JPH088347B2 (ja) 室温で生成しうる銅−半導体複合体及びその形成方法
KR19980070753A (ko) 반도체 소자 및 그 제조 공정
JPH05211147A (ja) アルミニウム配線およびその形成方法
KR100595330B1 (ko) 반도체 소자의 금속배선 형성방법
JPH03270135A (ja) 半導体集積回路装置用電極配線の製造方法
JPH10209156A (ja) 半導体装置及びその形成方法
KR100399066B1 (ko) 반도체소자의 알루미늄 합금 박막 제조 방법
JPH04350937A (ja) 銅配線の処理方法
JPH05102156A (ja) 半導体装置
US6960306B2 (en) Low Cu percentages for reducing shorts in AlCu lines
KR100259098B1 (ko) 반도체 소자의 금속배선 형성방법
JPS62165328A (ja) 酸化後の金属合金化方法
KR0157876B1 (ko) 반도체 소자의 배선 제조방법
KR100252915B1 (ko) 반도체소자의 배선구조 및 형성방법
KR100316030B1 (ko) 반도체장치의알루미늄배선형성방법
KR100210853B1 (ko) 반도체 소자의 전도선 및 그 제조방법
JP3510943B2 (ja) 半導体装置の製造方法
KR930002662B1 (ko) 반도체 제조에서 미세 금속 배선의 형성 방법