JPH03263185A - Lsi with any-time writable interface circuit - Google Patents
Lsi with any-time writable interface circuitInfo
- Publication number
- JPH03263185A JPH03263185A JP2061016A JP6101690A JPH03263185A JP H03263185 A JPH03263185 A JP H03263185A JP 2061016 A JP2061016 A JP 2061016A JP 6101690 A JP6101690 A JP 6101690A JP H03263185 A JPH03263185 A JP H03263185A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- circuit
- interface circuit
- interface
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 230000001419 dependent effect Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Microcomputers (AREA)
- Information Transfer Systems (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はLSI応用システムにおけるシステム間インタ
フェース回路をLSI内部に包含しかつ。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention includes an inter-system interface circuit in an LSI application system inside an LSI.
これをプログラマブルな論理回路とするものに関する。This relates to a programmable logic circuit.
一般にマイコンを周辺LSI(含むメモリ)を結ぶイン
タフェース回路はグルーロジック(T T L等)で形
成され、LSI内部に取込んだ例はあまりないが、筆者
の知る限りでは、Hl 6やi80186MPUに搭載
されているチップセレクト回路程度である。本発明はチ
ップセレクト回路のみならず各種MPUや周辺LSIに
対応可能なようにインタフェース部全体をプログラマブ
ル化するものである。Generally, the interface circuit that connects the microcontroller to the peripheral LSI (including memory) is formed using glue logic (TTL, etc.), and there are not many examples of it being incorporated into the LSI, but as far as I know, it is installed in the HL 6 and i80186 MPU. It is about the same as the chip select circuit that is used. The present invention makes the entire interface section programmable so as to be compatible with not only the chip select circuit but also various MPUs and peripheral LSIs.
■ 本発明は各種LSIやシステム間のインタフェース
回路をLSI内部にとり込むことにより外付は論理回路
を削減すること。- The present invention reduces the number of external logic circuits by incorporating interface circuits between various LSIs and systems into the LSI.
■ そのインタフェース回路相当部をプログラマブルな
論理回路(PROM、 EPROM、 E[EPROM
、 G/A。■ The corresponding part of the interface circuit is a programmable logic circuit (PROM, EPROM, E [EPROM
, G/A.
PAL等)とすることにより、複数のターゲラ1ヘシス
テムに対し一種類のハードウェアでインタフェースを取
ることができる。PAL, etc.), it is possible to interface multiple Targetera 1 systems with one type of hardware.
■ 上記により、LSI自体にとってみれば多数のイン
タフェース回路をすべてもつ必要がなくなり、LSIサ
イズを縮少化できる。(2) As a result of the above, the LSI itself does not need to have a large number of interface circuits, and the LSI size can be reduced.
上記目的を達成するために、ある機能を有するLSI上
に外付は回路に相当する部分をLSI化し、さらにこれ
をプログラマブルな論理回路とする。In order to achieve the above object, a portion corresponding to an external circuit is integrated into an LSI having a certain function, and this is further made into a programmable logic circuit.
後日ユーザなリメーカなりが必要な所定の論理をLSI
完成後に作り込める。A predetermined logic that will be required by the user or remanufacturer at a later date will be integrated into the LSI.
It can be built after completion.
以下、本発明の詳細な説明する。 The present invention will be explained in detail below.
本発明の実施例として、第1図には通常の一般的なLS
I構成要素であるMPU、ランダムロジック、メモリ等
の一つまたはこれらの組合せから構成される論理回路と
、この論理回路を外部回路と論理的、電気的に接続する
ためのインタフェース回路、外部入出力回路とインタフ
ェースのとれるインタフェース回路またそのLSI内部
の論理回路量同志をも接続できるイ・ンタフェース回路
から構成されるLSIを示す。本例ではこれらインタフ
ェース回路に相当する部づ)をFROM、 EFROM
。As an embodiment of the present invention, FIG.
A logic circuit consisting of one or a combination of I components such as MPU, random logic, memory, etc., an interface circuit for logically and electrically connecting this logic circuit with external circuits, and external input/output. This figure shows an LSI that is composed of an interface circuit that can interface with circuits and an interface circuit that can also connect logic circuits inside the LSI. In this example, the parts corresponding to these interface circuits are FROM and EFROM.
.
ヒEPROM、 G/A、 PAL @書込み可能なメ
モリ要素とレジスタにより構成し、これを用途に応した
論理を書込み可能とすることによって所望の回路機能を
得ることができる。EPROM, G/A, PAL @ Constructed of writable memory elements and registers, and by making it possible to write logic appropriate for the purpose, a desired circuit function can be obtained.
第2図には通常LSIを使用して構成されるシステムの
一般形を示す。マイクロコンピュータMPUのもとに、
アドレス、データ、制御信号を通じるバスを介してメモ
リ回路や周辺回路が配され、更にこれらの回路間の論理
的、電気的にインタフェースを合わせるためのインタフ
ェース回路が置かれる。本発明を応用した例として、M
PU回路ほかの基本回路にインタフェース回路を取り込
んでいる例を第3図〜第5図に示す。FIG. 2 shows a general form of a system normally constructed using LSI. Under the microcomputer MPU,
Memory circuits and peripheral circuits are arranged via a bus for passing address, data, and control signals, and an interface circuit is also arranged to logically and electrically interface these circuits. As an example of applying the present invention, M
Examples of incorporating an interface circuit into a basic circuit such as a PU circuit are shown in FIGS. 3 to 5.
本例によればインタフェース回路を外付けする必要がな
くシステムが簡略化できる。According to this example, there is no need to externally attach an interface circuit, and the system can be simplified.
第6図には、システム側だけでなくシステム外部の人、
出力回路とのインタフェースをとるための入出力インタ
フェース回路を構成した例を示す。Figure 6 shows not only people on the system side but also people outside the system.
An example of configuring an input/output interface circuit for interfacing with an output circuit is shown.
本例によれば外付けの入出力インタフェース回路が不要
であり同じくシステムが簡略化できる。According to this example, an external input/output interface circuit is not required, and the system can also be simplified.
第7図には、メモリ回路にプログラマブルインタフェー
ス回路を設けた例を示す。本例によれば同一メモリを異
なるMPUシステムにインタフェース回路をプログラマ
ブルに合わせることによって適合させることができる。FIG. 7 shows an example in which a programmable interface circuit is provided in a memory circuit. According to this example, the same memory can be adapted to different MPU systems by programmably matching the interface circuit.
使用例1 外部インタフェースに対するプログラマブル
回路を有する場合。Usage example 1: When having a programmable circuit for an external interface.
第7図に示すメモリ回路とプログラマブルインタフェー
ス回路を合せもつ例においては、(1)対応するホスト
側MPUI、2.3のうち一つを選択する(例えばMP
UIとする)。In the example shown in FIG. 7 that has both a memory circuit and a programmable interface circuit, one of (1) the corresponding host-side MPUI, 2.3 is selected (for example, the MPUI
UI).
(2)選択したMPUに対応するインタフェースソフト
を書き込む(プログラマブル回路の作り方によってはこ
れが書き込むではなく焼き切るとかPROM、G/A、
PLDそれぞれの方法により表現が異なる)。(2) Write the interface software that corresponds to the selected MPU (depending on how the programmable circuit is made, this may be burnout rather than writing, PROM, G/A,
(The expression differs depending on each PLD method.)
(3)上記により書き込まれたICはMPUIの専用イ
ンタフェース回路をもったメモリとなる。(3) The IC written in the above manner becomes a memory having a dedicated MPUI interface circuit.
後は実際にMPUIのシステムの1部品とじてシステム
に組込むのみ。All that remains is to actually incorporate it into the system as a component of the MPUI system.
プログラマブルインタフェース回路はプログラミング用
入出力ピンをもつ場合ともたない場合がある。入出力ピ
ンをもつ場合は一般のプログラミング(書込み、焼切)
による場合でありもたない場合はG/Aのような場合で
ある。Programmable interface circuits may or may not have programming input/output pins. General programming (writing, burnout) if it has input/output pins
A case like G/A is a case where there is no difference between the two cases.
使用例2 内部インタフェースに対するプログラマブル
回路を有する場合
第8図に複数のCPU回路、メモリ回路、I10回路及
びプログラマブルインタフェース回路をもつ例を示す。Usage Example 2 In the case of having a programmable circuit for internal interfaces FIG. 8 shows an example of having a plurality of CPU circuits, memory circuits, I10 circuits, and programmable interface circuits.
本例では、内部のプログラマブルインタフェース回路に
プログラミングする内容に従い、CPU2.メモリ2.
■102の組み合オ〕せを設定する。In this example, CPU2. Memory 2.
■Set 102 combinations.
本発明によれば、いろいろなインタフェース回路を任意
に設定できる。更にこのために複数のインタフェース回
路を有するLSIに比ベチップサイズを縮小化できる。According to the present invention, various interface circuits can be set arbitrarily. Furthermore, the chip size can be reduced compared to an LSI having a plurality of interface circuits.
また各インタフェースに対応したLSIを作る必要がな
くLSIの種類を削減できる。Furthermore, there is no need to create an LSI corresponding to each interface, and the number of LSI types can be reduced.
第1図はプログラマブルインタフェース内蔵形LSIを
示す図、第2図は通常LSIを使用して構成されるシス
テムの一般形を示す図、第3図から第5図はMPU回路
ほかの基本回路にインタフェース回路を取り込んでいる
例を示す図、第6図はシステム外部の入出力回路とのイ
ンタフェースをとるための入出力インタフェース回路を
構成した例を示す図、第7図はメモリ回路にプログラマ
ブルインタフェース回路を設けた例を示す図、第8図は
複合回路をもつ1チツプLSIを示す図である。
第 2
図
第 3
図
第5 区Figure 1 shows an LSI with a built-in programmable interface, Figure 2 shows a general system constructed using a normal LSI, and Figures 3 to 5 show interfaces to MPU circuits and other basic circuits. Figure 6 shows an example of an input/output interface circuit configured to interface with an input/output circuit external to the system, and Figure 7 shows an example of incorporating a programmable interface circuit into a memory circuit. FIG. 8 is a diagram illustrating a one-chip LSI having a composite circuit. Figure 2 Figure 3 Figure 5 District
Claims (1)
動的論理動作を行なうシステムやこれらに従属して付帯
動作を行なう周辺LSIを適宜組み合わせたシステムに
おいて、使用されるシステムやLSI間同志の論理的、
電気的インタフェース回路を包含し、かつそのインタフ
ェース回路をプログラマブルな論理回路にて構成するこ
とを特徴とする随時書込可能なインタフェース回路付き
のLSI。1) In a system that appropriately combines microcomputers, similar systems that perform passive and active logical operations, and peripheral LSIs that perform incidental operations dependent on these, the system used and the logical relationship between LSIs,
1. An LSI with an interface circuit that can be written at any time, characterized in that the interface circuit includes an electrical interface circuit, and the interface circuit is formed of a programmable logic circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2061016A JPH03263185A (en) | 1990-03-14 | 1990-03-14 | Lsi with any-time writable interface circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2061016A JPH03263185A (en) | 1990-03-14 | 1990-03-14 | Lsi with any-time writable interface circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03263185A true JPH03263185A (en) | 1991-11-22 |
Family
ID=13159104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2061016A Pending JPH03263185A (en) | 1990-03-14 | 1990-03-14 | Lsi with any-time writable interface circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03263185A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010282284A (en) * | 2009-06-02 | 2010-12-16 | Renesas Electronics Corp | Microcomputer |
-
1990
- 1990-03-14 JP JP2061016A patent/JPH03263185A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010282284A (en) * | 2009-06-02 | 2010-12-16 | Renesas Electronics Corp | Microcomputer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6198303B1 (en) | Configuration eprom with programmable logic | |
US6314550B1 (en) | Cascaded programming with multiple-purpose pins | |
US7340596B1 (en) | Embedded processor with watchdog timer for programmable logic | |
US7285980B2 (en) | Method and apparatus for multiplexing an integrated circuit pin | |
USRE37195E1 (en) | Programmable switch for FPGA input/output signals | |
JP2614169B2 (en) | Programmable array logic and programmable logic | |
US7020764B2 (en) | Semiconductor processing device | |
US7634596B2 (en) | Dynamic peripheral function remapping to external input-output connections of an integrated circuit device | |
US9946667B2 (en) | Microcontroller with configurable logic array | |
JPH03263185A (en) | Lsi with any-time writable interface circuit | |
US5087953A (en) | Flexible gate array system for combinatorial logic | |
US5551050A (en) | System and method using synchronized processors to perform real time internal monitoring of a data processing device | |
US5087839A (en) | Method of providing flexibility and alterability in VLSI gate array chips | |
JP4165499B2 (en) | Computer system, fault tolerant system using the same, and operation control method thereof | |
JP3215344B2 (en) | Processor and its bug avoidance method | |
US7724029B1 (en) | Power management for integrated circuits such as programmable logic devices | |
JP2007036223A (en) | Method and device for designing module | |
JPS6041140A (en) | Debugging device of read-only memory built in semiconductor integrated circuit | |
JPH0290256A (en) | Memory bus switching system | |
JPH01293414A (en) | Initializing system for register | |
JPH06150024A (en) | Microcomputer | |
JPH11120024A (en) | Chip for software development | |
JPS6072318A (en) | Logical lsi | |
KR19990008906U (en) | Watchdog timer output control | |
JPH0784835A (en) | Microcomputer system |