JPH03261162A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH03261162A
JPH03261162A JP2060595A JP6059590A JPH03261162A JP H03261162 A JPH03261162 A JP H03261162A JP 2060595 A JP2060595 A JP 2060595A JP 6059590 A JP6059590 A JP 6059590A JP H03261162 A JPH03261162 A JP H03261162A
Authority
JP
Japan
Prior art keywords
wafer
static electricity
tray
chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2060595A
Other languages
Japanese (ja)
Inventor
Yutaka Yamada
豊 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2060595A priority Critical patent/JPH03261162A/en
Publication of JPH03261162A publication Critical patent/JPH03261162A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dicing (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

PURPOSE:To eliminate influence due to static electricity by forming cooling pure water of a dicing step into pure water having 0.2MOMEGAcm or less of specific resistance, and forming a tray in a picking-up step to a conductive tray. CONSTITUTION:In a dicing step of cutting a wafer while cooling it with cooling pure water, the pure water is formed to pure water having 0.2MOMEGAcm or less of specific resistance, and a tray is formed to a conductive tray in a picking-up step for picking up a chip from a wafer through cleaning and drying steps and aligning on the tray. Thus, static electricity generated at the wafer or chip at the time of treating the chip can be eliminated to prevent influence of static electricity of the wafer, etc.

Description

【発明の詳細な説明】 [概要] 半導体装置の製造方法のチップ処理工程に関し、チップ
処理工程時において、ウェーハ又はチップに発生した静
電気を除電し、静電気による影響を受けないようにした
半導体装置の製造方法を提供することを目的とし、 冷却用純水で冷却しなからウェーハを切断するダイシン
グ工程と、前記ダイシング工程でチップごとに切断され
た前記ウェーハを洗浄乾燥する洗浄乾燥工程と、前記ウ
ェーハからチップをピックアップしてトレイに並べるピ
ックアップ工程とを有する半導体装置の製造方法におい
て、前記ダイシング工程の前記冷却用純水を比抵抗0.
2MΩcm以下の純水にし、前記ピックアップ工程の前
記トレイを導電性トレイにしたように槽底する。
[Detailed Description of the Invention] [Summary] Regarding the chip processing step of a method for manufacturing a semiconductor device, static electricity generated on a wafer or chip during the chip processing step is eliminated, and the semiconductor device is made unaffected by static electricity. The purpose of the present invention is to provide a manufacturing method, which includes: a dicing step in which the wafer is cut after being cooled with cooling pure water; a cleaning and drying step in which the wafer cut into chips in the dicing step is washed and dried; and a pick-up step of picking up chips and arranging them on a tray, the cooling pure water used in the dicing step has a specific resistance of 0.
The water is purified to a purity of 2 MΩcm or less, and the bottom of the tank is prepared so that the tray in the pickup step is made into a conductive tray.

[産業上の利用分野〕 本発明は半導体装置の製造方法のチップ処理工程に関す
る。
[Industrial Field of Application] The present invention relates to a chip processing step in a method of manufacturing a semiconductor device.

近年のMOSトランジスタのゲート酸化膜の厚さは、3
00人程大枚薄さになってきている。ゲート酸化膜の厚
さが薄いと、チップ処理工程において静電気の発生によ
り素子が破壊される場合がある。
The thickness of the gate oxide film of recent MOS transistors is 3.
The number of people is getting thinner by about 00 people. If the gate oxide film is thin, the device may be destroyed due to static electricity generated during the chip processing process.

[従来の技術] 従来の半導体装置の製造方法のチップ処理工程について
説明する。
[Prior Art] A chip processing step of a conventional semiconductor device manufacturing method will be described.

まず、ウェーハをダイシング装置で切断する。First, the wafer is cut with a dicing device.

このとき、ウェーハ及びブレードを冷却するためにウェ
ーハ上面に純水を流しながらダイシングを行う。
At this time, dicing is performed while flowing pure water over the top surface of the wafer in order to cool the wafer and blade.

この冷却用純水は、比抵抗が12MΩcm〜18MΩc
m程度のものが用いられている。
This pure water for cooling has a specific resistance of 12MΩcm to 18MΩc.
A size of about m is used.

次に、ダイシング工程でチップごとに切断されたウェー
ハをスピンナー洗浄乾燥する。
Next, the wafer cut into chips in the dicing process is washed and dried using a spinner.

洗浄乾燥後、エアピンセット等を用いてウェーハからチ
ップをピックアップし、ABS樹脂製の非導電性のチッ
プトレイに入れる。
After cleaning and drying, chips are picked up from the wafer using air tweezers or the like and placed in a non-conductive chip tray made of ABS resin.

[発明が解決しようとする課題] ところが、厚さが300Å以下の薄いゲート酸化膜を有
するMOSトランジスタの場合、上記従来方法ではウェ
ーハのダイシング時及びチップをトレイに並べる時に、
ウェーハ又はチップに静電気が発生し、MOSトランジ
スタの閾値■ア8の変動、ゲートリーク電流■。の発生
という問題があった。
[Problems to be Solved by the Invention] However, in the case of a MOS transistor having a thin gate oxide film with a thickness of 300 Å or less, the conventional method described above requires
Static electricity is generated on the wafer or chip, causing fluctuations in the threshold value of the MOS transistor ■A8, and gate leakage current ■. There was a problem with the occurrence of

本発明の目的は、チ・ツブ処理工程時において、ウェー
ハ又はチップに発生した静電気を除電し、静電気による
影響を受けないようにした半導体装置の製造方法を提供
することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a semiconductor device that eliminates static electricity generated on a wafer or chip during a chip processing step and prevents the semiconductor device from being affected by static electricity.

[課題を解決するための手段] 上記目的は、冷却用純水で冷却しなからウェーハを切断
するダイシング工程と、前記ダイシング工程でチップご
とに切断された前記ウェーハを洗浄乾燥する洗浄乾燥工
程と、前記ウェーハからチップをピックアップしてトレ
イに並べるピックアップ工程とを有する半導体装置の製
造方法において、前記ダイシング工程の前記冷却用純水
を比抵抗0.2MΩCm以下の純水にし、前記ピックア
ップ工程の前記トレイを導電性トレイにしたことを特徴
とする半導体装置の製造方法によって遠戚される。
[Means for Solving the Problems] The above object includes a dicing step in which the wafer is cut before being cooled with cooling pure water, and a cleaning and drying step in which the wafer cut into chips in the dicing step is washed and dried. and a pick-up step of picking up chips from the wafer and arranging them on a tray, wherein the cooling pure water in the dicing step is purified water with a specific resistance of 0.2 MΩCm or less, It is distantly related to a method of manufacturing a semiconductor device characterized in that the tray is a conductive tray.

[作用] 本発明によれば、チップ処理工程時のウェーハ又はチッ
プに発生した静電気を除電し、ウェーハ等の静電気によ
る影響を防止できる。
[Function] According to the present invention, static electricity generated on the wafer or chip during the chip processing process can be eliminated, and the influence of static electricity on the wafer or the like can be prevented.

[実施例コ 本発明の一実旌例による半導体装置の製造方法を第1図
乃至第6図を用いて説明する。
[Embodiment] A method of manufacturing a semiconductor device according to an embodiment of the present invention will be described with reference to FIGS. 1 to 6.

ダイシング工程を第1図及び第2図を用いて説明する。The dicing process will be explained using FIGS. 1 and 2.

第1図はダイシング装置の断面図である。FIG. 1 is a sectional view of the dicing device.

第2図はダイシング装置の説明図である。同図(a)は
ダイシング装置の要部の正面図、同図(b)はダイシン
グ装置の要部の側面図である。
FIG. 2 is an explanatory diagram of the dicing device. FIG. 5A is a front view of the main parts of the dicing apparatus, and FIG. 1B is a side view of the main parts of the dicing apparatus.

フレーム4に粘着テープ6が張られており、粘着テープ
6上にウェーハ2が粘着チーブ6の粘着剤によって貼付
されている。フレーム4の粘着テープ6は、ダイシング
装置のチャックテーブル8に真空吸着され、ウェーハ2
をダイシング装置上に固定する。
An adhesive tape 6 is placed on the frame 4, and the wafer 2 is stuck onto the adhesive tape 6 with the adhesive of the adhesive tube 6. The adhesive tape 6 of the frame 4 is vacuum-adsorbed onto the chuck table 8 of the dicing device, and the wafer 2
Fix it on the dicing device.

ウェーハ2を切断するダイヤモンドカッターの付いたブ
レード10の上部はフランジカバー12により保護され
ている。フランジカバー12を介して、ウェーハに冷却
水を散水するノズル14が、ブレード10下部の両側面
に配置されている。
The upper part of a blade 10 equipped with a diamond cutter for cutting the wafer 2 is protected by a flange cover 12. Nozzles 14 for spraying cooling water onto the wafer through the flange cover 12 are arranged on both sides of the lower part of the blade 10.

ウェーハ2の切断は、約30000rpmで高速回転す
るブレード10をウェーハ2のダイシングラインに沿っ
て移動させながら、所定の切り込み量で行う。
The wafer 2 is cut by a predetermined depth while moving the blade 10, which rotates at a high speed of about 30,000 rpm, along the dicing line of the wafer 2.

切り込み量は、ハーフカットの場合とフルカットの場合
とで興なる。
The depth of cut varies depending on whether it is a half cut or a full cut.

ハーフカットは、ダイシングライン上をウェーハの厚さ
に対して約2/3程度の深さまで切り込む方法である。
Half-cutting is a method of cutting on a dicing line to a depth of approximately 2/3 of the thickness of the wafer.

フルカットは、粘着テープの粘着剤の部分に切り込みが
入るまで切り込んでウェーハを完全に切断する方法であ
る。
Full cut is a method in which the wafer is completely cut by cutting into the adhesive part of the adhesive tape until the incision is made.

ノズル14から散布される純水は、ウェーハ2切断時に
発生する熟を吸収し、ウェーハ2の品質を保持するため
に用いられる。通常20〜25℃程度の温度の純水をウ
ェーハ2上に散布する。
The pure water sprayed from the nozzle 14 is used to absorb spoilage generated during cutting of the wafer 2 and maintain the quality of the wafer 2. Pure water at a temperature of usually about 20 to 25° C. is sprayed onto the wafer 2 .

従来は、この冷却用純水の比抵抗が12MΩCm〜18
MΩcm程度のものが用いられていた。
Conventionally, the specific resistance of this cooling pure water was 12 MΩCm to 18
A material of about MΩcm was used.

このためウェーハ2に発生した静電気を放電できなかっ
た。
Therefore, the static electricity generated on the wafer 2 could not be discharged.

本実施例においては、C02バブラー(図示せず)を用
いて冷却用純水にCO2ガスを混入することにより、冷
却用水の比抵抗を0.2MΩcm〜0.05MΩCm程
度に低下させたものを用いる。
In this example, the specific resistance of cooling water is reduced to about 0.2 MΩcm to 0.05 MΩcm by mixing CO2 gas into pure cooling water using a CO2 bubbler (not shown). .

こうすることにより、MOSトランジスタの閾値VT、
の変動、ゲートリーク電流I。の発生を押さえることが
できる。
By doing this, the threshold value VT of the MOS transistor,
variation in gate leakage current I. can prevent the occurrence of

なお、冷却用水の比抵抗を0.2MΩcm以下にすると
ダイシング時に発生したSL粉が、静電気によりチップ
のパッドに付着することを防止する効果もある。また、
冷却用水の比抵抗が低すぎると冷却用水の酸性度が高く
なり、ブレード10が腐蝕される。そこで冷却用水の比
抵抗は0.05MΩcm以上にすることが望ましい。
Note that setting the specific resistance of the cooling water to 0.2 MΩcm or less also has the effect of preventing the SL powder generated during dicing from adhering to the pads of the chip due to static electricity. Also,
If the specific resistance of the cooling water is too low, the acidity of the cooling water will be high and the blade 10 will be corroded. Therefore, it is desirable that the specific resistance of the cooling water be 0.05 MΩcm or more.

ダイシング工程後、洗浄乾燥工程に移る。洗浄乾燥工程
を第3図を用いて説明する。
After the dicing process, the process moves to a cleaning and drying process. The washing and drying process will be explained using FIG. 3.

第3図はスピンナー洗浄乾燥機である。同図(a)はス
ピンナー洗浄乾燥機の平面図、同図<b)はスピンナー
洗浄乾燥機にウェーハを乗せた状態の平面図、同図(C
)はスピンナー洗浄乾燥機にウェーハを乗せた状態の側
面図である。
FIG. 3 shows a spinner washer/dryer. Figure (a) is a plan view of the spinner washer/dryer, figure <b) is a plan view of the state in which wafers are placed on the spinner washer/drier, and figure (C) is a plan view of the spinner washer/dryer.
) is a side view of a state in which a wafer is placed on a spinner washer/dryer.

スピンナーテーブル20は、多数のチップ30に分離さ
れたウェーハ2を固定し洗浄乾燥時に回転する。
The spinner table 20 fixes the wafer 2 separated into a large number of chips 30 and rotates during cleaning and drying.

スピンナ−テーブル20上面に、ウェーハ2を吸引固定
するバキューム溝22が設けられている。
A vacuum groove 22 for sucking and fixing the wafer 2 is provided on the upper surface of the spinner table 20.

スピンナーテーブル20の測面に、回転するウェーハ2
が回転により脱落しないように飛び跳ね防止ビン24が
設けられている。
A rotating wafer 2 is placed on the surface of the spinner table 20.
A splash prevention bottle 24 is provided to prevent the bottle from falling off due to rotation.

スピンナ−テーブル20上部に、ウェーハ2の洗浄用の
水を放出する洗浄用ノズル26と乾燥用のN2ガスを放
出する乾燥用ノズル28が設けられている。
A cleaning nozzle 26 for discharging water for cleaning the wafer 2 and a drying nozzle 28 for discharging N2 gas for drying are provided above the spinner table 20.

ダイシング工程後、ウェーハ2はフレーム4の粘着テー
プ6と共にダイシング装置のチャックテーブル8から外
され、スピンナー洗浄乾燥機のスピンナーテーブル20
に固定される。
After the dicing process, the wafer 2 is removed from the chuck table 8 of the dicing machine together with the adhesive tape 6 of the frame 4, and then transferred to the spinner table 20 of the spinner washer/dryer.
Fixed.

スピンナーテーブル20を回転数約800rpmで回転
させながら、洗浄用ノズル26から水圧2〜3kg、/
cm2で、CO□ガスを混入した比抵抗0.2MΩcm
以下の洗浄用水を20〜30秒間スピンナーテーブル2
0上のウェーハ2上面に放出し、ウェーハ2の洗浄を行
う、洗浄用水の水圧が高圧であると静電気が発生しやす
いので、本実施例では洗浄用水の水圧を2〜3kg/c
m2とした。
While rotating the spinner table 20 at a rotation speed of about 800 rpm, a water pressure of 2 to 3 kg// is applied from the cleaning nozzle 26.
cm2, specific resistance mixed with CO□ gas 0.2MΩcm
Apply the following cleaning water to the spinner table 2 for 20 to 30 seconds.
If the pressure of the cleaning water is high, static electricity is likely to occur, so in this example, the water pressure of the cleaning water was set at 2 to 3 kg/cm.
m2.

次に乾燥工程を説明する。Next, the drying process will be explained.

スピンナーテーブル20を回転数約2500rpmで回
転させながら、乾燥用ノズル28から圧力5〜7kg/
Cm2のN2ガスを20〜30秒間スピンナーテーブル
20上のウェーハ2上面にブローし、ウェーハ2の乾燥
を行う。
While rotating the spinner table 20 at a rotation speed of approximately 2500 rpm, a pressure of 5 to 7 kg/kg is applied from the drying nozzle 28.
Cm2 of N2 gas is blown onto the upper surface of the wafer 2 on the spinner table 20 for 20 to 30 seconds to dry the wafer 2.

次に、ウェーハ乾燥後のチップ分離について説明する。Next, chip separation after drying the wafer will be explained.

グイシング工程においてウェーハ2をハーフカプトした
場合は、各チップ30は未だ分離していない。フル力・
ソトした場合は、各チップ30は各々分離しているが、
粘着テープの粘着剤によって固定されている。
When the wafer 2 is half-captured in the guising process, the chips 30 are not yet separated. Full power・
In the case of sorting, each chip 30 is separated, but
It is held in place by adhesive tape.

従って、ハーフカットとフル力・ソトとでその後の処理
が若干異なる。
Therefore, the subsequent processing is slightly different between half-cut and full-force/soto.

第4図にウェーハ2をハーフカットした場合のチップ分
離方法を示す。
FIG. 4 shows a chip separation method when the wafer 2 is half-cut.

ハーフカットされたウェーハ2にはダイシングラインに
沿って深さ2/3程度の?1!40が形成されている〈
第4図(a))。
The half-cut wafer 2 has a depth of about 2/3 along the dicing line. 1!40 is formed〈
Figure 4(a)).

ウェーハ2を例えば厚さ70μm程度の非粘着性の塩化
ビニル製のテープ42で両面から挟み込み、例えばステ
ンレス製のローラ44によりつ工−ハ2の背面から圧力
を加え多数のチップ30にクラッキングする(第4図(
b)〉。
The wafer 2 is sandwiched from both sides with a non-adhesive vinyl chloride tape 42 with a thickness of about 70 μm, for example, and pressure is applied from the back side of the wafer 2 using a stainless steel roller 44 to crack it into a large number of chips 30 ( Figure 4 (
b)〉.

チップ30に分割されたウェーハからテープ42を剥が
す、このとき、静電気発生防止のためにイオンブロー発
生装置(図示せず)を用いてイオンをブローする(第4
図(c))。
The tape 42 is peeled off from the wafer that has been divided into chips 30. At this time, ions are blown using an ion blow generator (not shown) to prevent the generation of static electricity.
Figure (c)).

こうすることにより、静電気の影響を受けないチ・γプ
30を得ることができ(第4図(d))、MOSトラン
ジスタの■〒I(の変動、ゲートリーク′rjh流I。
By doing this, it is possible to obtain a chip 30 that is not affected by static electricity (FIG. 4(d)), and the gate leakage current I of the MOS transistor can be obtained.

の発生を防止することかできる。It is possible to prevent the occurrence of

次に、フルカットの場合について説明する。Next, the case of full cut will be explained.

フルカットの場合には、すでに各チップ30は分離され
ているので前述のような工程は不要である。従ってイオ
ンブローの必要はない。
In the case of full cutting, each chip 30 has already been separated, so the above-mentioned process is not necessary. Therefore, there is no need for ion blowing.

ただし、フルカットは粘着テープとして、従来は塩化ビ
ニルテープを使用していたが、最近ではポリエチレンや
ポリプロピレン製のUVテープを用いる傾向になってい
る。従って、ウェーハ2のダイシング工程後、このUV
テープに紫外線を照射しUVテープの粘着剤を化学変化
により変化させて粘着性を除去し、チップ30をピック
アップしやすくしておく。
However, although Full Cut traditionally used vinyl chloride tape as the adhesive tape, there has been a recent trend toward using UV tape made of polyethylene or polypropylene. Therefore, after the dicing process of wafer 2, this UV
The tape is irradiated with ultraviolet rays to chemically change the adhesive of the UV tape to remove the adhesive and make it easier to pick up the chip 30.

次にピックアップ工程について第5図を用いて説明する
Next, the pickup process will be explained using FIG. 5.

ピックアップ工程は、分割されたチップをエアピンセ・
ソト等を用いてトレイに運ぶ工程である。
In the pick-up process, the divided chips are used with air tweezers.
This is the process of transporting it to a tray using a soto or the like.

エアピンセット50の先端の吸引口52に4〜5kg/
cm2程度の吸引力を持たせ、チップ30の角に吸着さ
せ、チップ30を導電性樹脂製のトレイ56に運ぶ。
4 to 5 kg/kg to the suction port 52 at the tip of the air tweezers 50.
A suction force of about cm 2 is applied to the chip 30 so that it is attracted to the corner of the chip 30, and the chip 30 is transferred to a tray 56 made of conductive resin.

このとき、イオンブロー発生装置54からイオンをブロ
ーする。
At this time, ions are blown from the ion blow generator 54.

従来の非導電性のABS樹脂製トレイの代わりに導電性
樹脂製のトレイ56(商品名トヨラックパネル)を用い
ることにより、チップ30に発生した静電気を除電でき
る。さらにイオンブロー発生装置54からイオンをブロ
ーすることにより確実に静電気の発生を防止でき、MO
Sトランジスタの閾値V714の変動、ゲートリーク電
流I0の発生を防止できる。
By using a conductive resin tray 56 (trade name: TOYOLAC PANEL) instead of the conventional non-conductive ABS resin tray, static electricity generated in the chip 30 can be eliminated. Furthermore, by blowing ions from the ion blow generator 54, generation of static electricity can be reliably prevented, and MO
Fluctuations in the threshold value V714 of the S transistor and generation of gate leakage current I0 can be prevented.

さらに、前述までの工程をパルスパーを取付けたクリー
ンベンチ内で行うと効果がある。
Furthermore, it is effective to perform the steps up to the above in a clean bench equipped with a pulser.

第6図を用いてパルスパーを取付けたクリーンベンチを
説明する。
A clean bench with a pulser attached will be explained using FIG. 6.

クリーンベンチは天井部に、0.3μm程度の粒子しか
通さないエアフィルタ66を有し、周囲を導電性のシー
ト62で囲まれている。クリーンベンチの天井部上面ζ
こファン64か設けられ、ベンチ内に空気を導入する。
The clean bench has an air filter 66 on the ceiling that allows only particles of about 0.3 μm to pass through, and is surrounded by a conductive sheet 62. Top surface of clean bench ceiling ζ
A fan 64 is also provided to introduce air into the bench.

ニアフィルタ66下面にパルスパー70が設けられ、パ
ルスパー70下部に電極72が多数並んでいる。パルス
パー70はパルス発生装置68に接続されている。
A pulse par 70 is provided on the lower surface of the near filter 66, and a large number of electrodes 72 are arranged below the pulse par 70. The pulser 70 is connected to the pulse generator 68.

前述の各工程をクリーンベンチ内で行うと、パルス発生
装置68で発生したパルスにより、パルスパー70に設
けられた電極72からイオンが発生し、帯電したチップ
も中和され品質向上に貢献する。
When each of the above steps is performed in a clean bench, ions are generated from the electrode 72 provided on the pulser 70 by the pulses generated by the pulse generator 68, and the charged chip is also neutralized, contributing to quality improvement.

このように本実施例によれば、半導体装置の製造工程の
各工程において、チップに発生した静電気を除電し、ま
たは静電気の発生を防止できるので、MOS)ランジス
タのV7Hの変動、ゲートリーク電流I0の発生を押さ
えることができる。今後の半導体装置の高集積化にとも
ない、MOSトランジスタ、BiMO3hランジスタ等
のゲート酸化膜がより薄くなっても、本実施例によれば
静電気による破壊を防止できる。
As described above, according to this embodiment, static electricity generated on the chip can be eliminated or the generation of static electricity can be prevented in each step of the semiconductor device manufacturing process. can prevent the occurrence of Even if the gate oxide films of MOS transistors, BiMO3h transistors, etc. become thinner as semiconductor devices become more highly integrated in the future, this embodiment can prevent breakdown due to static electricity.

本発明は上記実施例に限らず種々の変形が可能である。The present invention is not limited to the above-mentioned embodiments, and various modifications are possible.

例えば、フルカット後のビックアップ工程の場合は、エ
アピンセット以外のピックアップ装置を用いてチップを
移動してもよい。
For example, in the case of a kick-up process after full cutting, a pick-up device other than air tweezers may be used to move the chip.

[発明の効果] 以上の通り、本発明によれば2チップ処理工程時におい
て、ウェーハ又はチップに発生した静電気を除電し、静
電気によるチップの不良等を防止できるので、品質向上
に貢献する。
[Effects of the Invention] As described above, according to the present invention, static electricity generated on a wafer or chip can be eliminated during a two-chip processing step, and chip defects caused by static electricity can be prevented, thereby contributing to quality improvement.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例によるグイシング工程の説明
図、 第2図は本発明の一実施例によるグイシング工程の説明
図、 第3図は本発明の一実鮨例による洗浄乾燥工程の説明図
、 第4図は本発明の一実施例によるウェーハのクラッキン
グ工程図、 第5図は本発明の一実施例によるビックアップ工程の説
明図、 第6図はパルスバーを取付けたクリーンベンチの説明図 である。 図において、 2・・・ウェーハ 4・・・フレーム 6・・・粘着テープ 8・・・チャックテーブル 10・・・ブレード 12・・・フランジカバー 14・・・ノズル 20・・・スピンナーテーブル 22・・・バキューム溝 24・・・飛び跳ね防止ピン 26・・・洗浄用ノズル 28・・・乾燥用ノズル 30・・・チップ 40・・・湧 42・・・テープ 44・・・ローラ 50・・・エアピンセット 52・・・吸引口 54・・・イオンブロー発生装置 56・・・トレイ 62・・・シート 64・・・ファン 66・・・エアフィルタ 68・・・パルス発生装置 70・・・パルスバー 72・・・1極
FIG. 1 is an explanatory diagram of a guishing process according to an embodiment of the present invention, FIG. 2 is an explanatory diagram of a guishing process according to an embodiment of the present invention, and FIG. 3 is an explanatory diagram of a guishing process according to an example of the present invention. 4 is a diagram of a wafer cracking process according to an embodiment of the present invention. FIG. 5 is an explanatory diagram of a big-up process according to an embodiment of the present invention. FIG. 6 is an explanation of a clean bench equipped with a pulse bar. It is a diagram. In the figure, 2... Wafer 4... Frame 6... Adhesive tape 8... Chuck table 10... Blade 12... Flange cover 14... Nozzle 20... Spinner table 22...・Vacuum groove 24...Splash prevention pin 26...Cleaning nozzle 28...Drying nozzle 30...Tip 40...Spring 42...Tape 44...Roller 50...Air tweezers 52... Suction port 54... Ion blow generator 56... Tray 62... Sheet 64... Fan 66... Air filter 68... Pulse generator 70... Pulse bar 72...・1 pole

Claims (1)

【特許請求の範囲】 1、冷却用純水で冷却しながらウェーハを切断するダイ
シング工程と、前記ダイシング工程でチップごとに切断
された前記ウェーハを洗浄乾燥する洗浄乾燥工程と、前
記ウェーハからチップをピックアップしてトレイに並べ
るピックアップ工程とを有する半導体装置の製造方法に
おいて、前記ダイシング工程の前記冷却用純水を比抵抗
0.2MΩcm以下の純水にし、前記ピックアップ工程
の前記トレイを導電性トレイにしたことを特徴とする半
導体装置の製造方法。 2、請求項1記載の半導体装置の製造方法において、前
記ピックアップ工程を静電気を発生させない雰囲気中で
行うことを特徴とする半導体装置の製造方法。 3、請求項2記載の半導体装置の製造方法において、前
記ピックアップ工程を雰囲気中に静電気を発生させない
パルスバーを取り付けたクリーンベンチ中で行うことを
特徴とする半導体装置の製造方法。 4、請求項2記載の半導体装置の製造方法において、前
記ピックアップ工程を静電気を発生させないイオンで満
たされた雰囲気中で行うことを特徴とする半導体装置の
製造方法。
[Claims] 1. A dicing step in which the wafer is cut while being cooled with cooling pure water, a cleaning and drying step in which the wafer cut into chips in the dicing step is washed and dried, and chips are removed from the wafer. A method for manufacturing a semiconductor device comprising a pick-up step of picking up and arranging them on a tray, wherein the cooling pure water in the dicing step is purified water with a specific resistance of 0.2 MΩcm or less, and the tray in the pick-up step is made into a conductive tray. A method for manufacturing a semiconductor device, characterized in that: 2. The method of manufacturing a semiconductor device according to claim 1, wherein the pickup step is performed in an atmosphere that does not generate static electricity. 3. The method of manufacturing a semiconductor device according to claim 2, wherein the pickup step is performed in a clean bench equipped with a pulse bar that does not generate static electricity in the atmosphere. 4. The method of manufacturing a semiconductor device according to claim 2, wherein the pickup step is performed in an atmosphere filled with ions that do not generate static electricity.
JP2060595A 1990-03-12 1990-03-12 Manufacture of semiconductor device Pending JPH03261162A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2060595A JPH03261162A (en) 1990-03-12 1990-03-12 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2060595A JPH03261162A (en) 1990-03-12 1990-03-12 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH03261162A true JPH03261162A (en) 1991-11-21

Family

ID=13146748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2060595A Pending JPH03261162A (en) 1990-03-12 1990-03-12 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH03261162A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264494A (en) * 1995-01-26 1996-10-11 Tdk Corp Fabrication of elastic surface wave apparatus
WO2007058262A1 (en) * 2005-11-18 2007-05-24 Hamamatsu Photonics K.K. Laser processing method
JP2010141267A (en) * 2008-12-15 2010-06-24 Disco Abrasive Syst Ltd Apparatus for dividing rectangular substrate
CN110010541A (en) * 2017-12-28 2019-07-12 株式会社迪思科 The cutting process of machined object and the chuck table of cutting apparatus
JP2020009917A (en) * 2018-07-09 2020-01-16 株式会社ディスコ Workpiece drying method and cutting device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264494A (en) * 1995-01-26 1996-10-11 Tdk Corp Fabrication of elastic surface wave apparatus
WO2007058262A1 (en) * 2005-11-18 2007-05-24 Hamamatsu Photonics K.K. Laser processing method
US7754583B2 (en) 2005-11-18 2010-07-13 Hamamatsu Photonics K.K. Laser processing method
US8124500B2 (en) 2005-11-18 2012-02-28 Hamamatsu Photonics K.K. Laser processing method
JP2010141267A (en) * 2008-12-15 2010-06-24 Disco Abrasive Syst Ltd Apparatus for dividing rectangular substrate
CN110010541A (en) * 2017-12-28 2019-07-12 株式会社迪思科 The cutting process of machined object and the chuck table of cutting apparatus
JP2020009917A (en) * 2018-07-09 2020-01-16 株式会社ディスコ Workpiece drying method and cutting device

Similar Documents

Publication Publication Date Title
JP2007523463A (en) Substrate processing apparatus and method
WO2006038472A1 (en) Substrate treatment apparatus and substrate treatment method
JP6770858B2 (en) Dividing method
KR20180051394A (en) Wafer processing method
TW201628075A (en) Holding device
US10242914B2 (en) Element chip manufacturing method
JP5713749B2 (en) Protective film coating device
JP2001319908A (en) Wet processing method and device
JPH03261162A (en) Manufacture of semiconductor device
JP5637769B2 (en) Laser processing equipment
TW201214542A (en) Method for processing process-target object
JP2000091274A (en) Formation of semiconductor chip and manufacture of semiconductor device using the same
JP2001168067A (en) Dicing apparatus
JP2010123858A (en) Method and device for spinner type washing
TW201430941A (en) Substrate cleaning apparatus and substrate cleaning method
JP2007311450A (en) Protection film covering apparatus
JP2004327613A (en) Method and apparatus for cleaning
JP7042437B2 (en) Method of manufacturing element chips
JP5471777B2 (en) Wafer processing method and wafer processing apparatus
JPH1174195A (en) Liquid treatment device
JPS5952563A (en) Coating apparatus
JP2002124508A (en) Spin treating apparatus for substrates
TW201936476A (en) Peeling method for peeling off substrate from support plate
WO2020209127A1 (en) Substrate processing method and substrate processing system
JP3338544B2 (en) Drying method and drying device