JPH03258563A - ラインプリンタの階調制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電気エネルギーを複数に抵抗素子に供給して
、熱エネルギーに変換後、この熱エネルギーによって印
刷用紙に発色、転写する形式のラインプリンタの階調制
御装置に関する。

〔従来の技術〕

従来より画像信号に基づいて印刷用紙にカラープリント
等を作成するサーマルヘッド使用のライα ンプリンタは公知である。これは第３図（１）に示すよ
うに、印刷用紙Ｐを紙送りするブタテンＡの軸方向に複
数の抵抗素子Ｂｌ−Ｂｎを一列に配列したサーマルヘッ
ドＣ（同図ｙｆ）を印字用に用いられている。

このラインプリンタは、サーマルヘッドＣを構成する各
抵抗素子Ｂｌ−Ｂｎに、ホスト側から入力されてくる１
ライン毎の画像信号の階調レベルに対応した熱エネルギ
ーを発色させて印刷用紙Ｐにドツト状に発色させるよう
に構成されている。

このように、上記ラインプリンタにおいては、多数の抵
抗素子Ｂｌ−Ｂｎを用いる関係上、各抵抗素子Ｂ　１−
Ｂｎの階調レベルが均一になるように熱エネルギーの発
生を等しくし、印刷用紙Ｐへの濃度むらを防止する必要
がある。

しかしながら、サーマルヘッドＣの構成上釜抵抗素子Ｂ
ｌ−Ｂｎには、電源の共通電極であるコモン抵抗が存在
する。

第３図（〆）で示すように、電圧はサーマルヘッドＣの
両端に抵抗素子Ｂ１、Ｂｎから印字される回路構成であ
るため、サーマルヘッドＣの各抵抗素子Ｂｌ−Ｂｎの共
通電極であるコモン抵抗の影響で、ヘッドの両端部の抵
抗素子Ｂｌ−Ｂｎでは電源に近く、コモン抵抗値は小さ
く、ヘッドの中心部の抵抗素子は、電源からはなれてい
てコモン抵抗は大きい、そのため各抵抗素子Ｂｌ−Ｂｎ
に印加される電圧がことなり、ラインプリンター〇の中
央部に至るほど、第４図で示すように印加電圧が低くな
り、特にコモン抵抗が大きくなると印加電圧が低くなる
。つまり、印字濃度がヘッドの中央部で薄くなるという
主走査方向の印字濃度むらになってしまうという問題点
があった。

そこで、各抵抗素子Ｂｌ−Ｂｎのコモン抵抗を補正する
ために、外付は部品を用いた補正回路を新たに設けるこ
とも考えられるが、複雑な回路構成になり、コスト高を
招くという問題点がある。

〔発明が解決しようとする課題〕

本発明は、上記課題を解決するためになされたもので、
その目的とするところは、サーマルヘッドを構成する各
抵抗素子のバラツキによって生しる各抵抗素子の発熱エ
ネルギーのバラツキを抑え、常に均一に階調による高画
質の印字を可能にし、その上回路構成の簡略化、コスト
ダウン等が達成できるラインブリンクの階調制御装置を
提供するものである。

〔課題を解決するための手段〕

上記目的を達成するため、本発明の係わるラインプリン
タの階調制御装置は、複数の抵抗素子を印字用紙の幅方
向に配列し、１ライン毎の画像データを上記各抵抗素子
に提供して階調表現するうｌインプリンタにおいて、上
記各抵抗素子の印加電圧のレベル値が予め書き込まれて
いるデータ記憶手段と、上記画像データの１ドツトの階
調データが階調変調回路へ入力されているとその入力信
号に同期して上記記憶手段に記憶されている抵抗素子の
アドレスを指定するアドレス発生回路と、上記画像デー
タの階調データと、上記記憶手段から出力される各抵抗
素子の印加電圧レベル値に応して各抵抗素子の階調値を
変調せしめる階調変調回路と、この階調変調回路にて変
調された各抵抗素子の階調出力値のレベルに達するまで
所定時間に亘りデジタル信号からなる階調出力を出力、
保持するう、子回路と、上記ラッチ回路にて保持された
デジタル信号からなる階調出力を連続するアナログ信号
に置換し、その置換したパルス幅等のアナログ信号から
なる階調信号を上記各抵抗素子に出力する階調信号回路
とを備えていることを特徴とする。

〔作　用〕

本発明に係わるラインプリンタの階調制御装置によれば
、各抵抗素子の印加電圧のレベル値が予め書き込まれて
いるデータ記憶手段と、各抵抗素子の印加電圧レベル値
に応して階調値を変調せしめ階調レベルを均一化する階
調変調回路とにより、同し入力階調に対して各抵抗素子
の発熱エネルギーにバラツキを補正して各抵抗素子の発
熱エネルギーを均一な階調レベルに設定し、その階調レ
ベルの階調信号を、階調信号生成回路を介して上記各抵
抗素子に出力するように構成されているため、各抵抗素
子のコモン抵抗の存在で各抵抗素子に印加された電圧に
よる発熱エネルギーのバラツキを抑えることができ、均
一な階調レベルの印字がなされる。

〔実施例〕

以下、この発明に係わるラインプリンタの階調制御装置
の一実施例を図面に基づいて説明する。

第１図は本発明の基本回路構成を示すブロック図で、図
に示すように、本装置は、ホスト側から１ライン毎の画
像データが入力されるラインバッファ８がありラインバ
ッファ８は、１ドツト毎の階調データを階調変調回路３
へ出力する。その出力信号に同期して抵抗素子Ｂｌ−Ｂ
ｎのｎドツト目の階調データの時、ｎドツト目のアドレ
スを発生するアドレス発生回路１と、その発生回路１に
接続されるヘッドデータ記憶手段２とを備えている。ヘ
ッドデータ記憶手段２には、入力される画像データの階
調のドツト位置をアドレス発生回路１からのアドレス信
号を入力して各抵抗素子ＢＩＢｎに印加される電圧のレ
ベル値が書き込まれている後述するアドレステーブルを
有しており、アドレス信号発生回路１にて指定されるヘ
ッドデータ記憶手段のアドレスには、各抵抗素子ＢＩＢ
ｎのコモン抵抗値７の影響により、各抵抗素子の印加電
圧Ｖ　１−Ｖｎを第２図（１）に示すような、たとえば
１６段階の電圧レベルＬＯ−Ｌ１５がアドレスＡＯ，Ａ
ｌ、Ａ２．−・−・−順番に、つまり、抵抗素子Ｂｌ−
Ｂｎの位置に対応して、ＬＯ−Ｌｉ２が予め書き込まれ
ている。また、各電圧レベルＬＯ−Ｌ１５は各抵抗素子
Ｂｌ−Ｂｎの最大印加電圧Ｖｍａｘから最小電圧Ｖｍｉ
ｎを１６ランクに分け、第２図（〆）に示す様に印加電
圧Ｖｌ−Ｖｎがどの電圧レベルランクに入っているかで
、電圧レベルＬＯ−Ｌ１５にランク分けする。

また、本願装置は、上記ヘッドデータ記憶手段２に接続
され、その記憶手段２に書き込まれた各抵抗素子Ｂｌ−
Ｂｎの電圧レベルに対した階調数を変調し、均等化する
階調レベルにて出力する階調変調回路３の出力する各抵
抗素子Ｂｌ−Ｂｎの異なる階調出力レベルに応じた階調
出力を保持するラッチ回路４と、ラッチ回路４に接続さ
れてラッチ回路４が保持しているデジタル信号からなる
階調出力をアナログ信号からなる連続するパルス幅に置
き換え、上記各抵抗素子Ｂｌ−Ｂｎに対して階調出力を
最適通電時間に亘り供給するための階調出力信号を出力
する階調信号生成回路５を備えている。

また、上記階調変調回路３はＦＡＴ５．ＬＣＡ。

メモリ素子等により構成された回路で、画像データとし
て入力されてくる階調データとヘッド記憶手段２からの
電圧レベル値ＬＣＩ−Ｌ１５をアドレスとしている。各
抵抗素子の入力階調データと電圧レベル（ｆｆｉＬｏ−
Ｌｉ２の組合わせに対して最適な階調レベルを特定する
階調データＫｌ−Ｋｎをテーブル構成として格納されて
いる。

すなわち、上記階調変調回路３は、各抵抗素子Ｂｌ−Ｂ
ｎの電圧レベルランクに対して最適な階調レベルを特定
する熱エネルギーのデータを格納したテーブル構成され
、この回路３内に基準電圧を最大電圧Ｖｍａｘとして基
準電圧の発熱エネルギーと各抵抗素子Ｂｌ−Ｂｎの発熱
エネルギーとが、同し階調データに対して等発熱エネル
ギーになるように最適通電時間ｔｋの時、発熱エネルギ
ーは、 Ｖ２　ｍａ　ｘ＊ｔｓ　　　　　　Ｖ２　ｘ　　　＊ｔ
ｋとなる。

（なお、Ｒは各抵抗素子Ｂｌ−Ｂｎの抵抗値で、ｔｓは
基準電圧Ｖｍａｘの時の基本通電時間である。） つまり、抵抗素子Ｂｌ−Ｂｎの印加電圧値は、電圧レベ
ルＬ（１−Ｌｉ２で表されて、階調変調回路発熱エネル
ギー　−ｘ　ｔ　ｋ の通電時間ｔｋとなる階調数ｋｉで表した値で書す 込まれている。（第２図（Ｆｌ）　） また、上記階調信号生成回路５では、上記ラッチ回路４
が制御する階調出力信号に基づいて、各抵抗素子Ｂｌ−
Ｂｎに最適通電時間に亘りヘッド電源電圧ＶＯを印加し
、各抵抗素子Ｂｌ−Ｂｎのバラツキを抑える時間制御を
行う。

この階調信号生成回路５は、階調信号ｋｌ−ｋｎが一方
から入力され、他方では基準パルス発生回路５ａ、クロ
ック５ｂ、カウンタ５ｃで上記階調信号ｋ　１−ｋｎに
相当する最適時間を入力し、それらを比較し入力された
デジタル信号からなる階調出力値をデジタル値に置き換
え最適通電時間を設定するコンパレータ５Ｄを有してい
る。

このコンパレータ５Ｄで比較され、選択された各抵抗素
子Ｂｌ−Ｂｎのヘッド電源電圧ＶＯに最適通電時間は、
アンドゲート５Ｅにて基準パルス発生回路５ａの発生す
る基準パルスと論理積され、各トランジスタＴＩ　−Ｔ
ｎのヘース側に入力されるように構成されている。

そうして、コモン抵抗７の影響で各抵抗素子Ｂ１−Ｂｎ
の印加電圧がバラ付くことにより同人力階調に対してバ
ラ付いていた熱エネルギーを均一化する補正を最適通電
時間に亘り各抵抗素子ＢＯＢｎに印加するように構成さ
れている。以下に本願装置の作用を説明する。

まず、図示しないホスト側からラインプリンタＣの１ラ
イン分の画像データがラインバッファ８に入力される。

ラインバッファ８からｌドツト分の階調データが階調変
調回路３に入力され、その入力信号に同期してアドレス
発生回路１に入力さα れると、第２図（／ｒ′）に示すアドレスＡＯ−Ａｎの
いずれかを指定する信号を上記アドレス発生回路１が発
生する。

そのアドレス発生回路１が指定するアドレスには、各抵
抗素子Ｂｌ−Ｂｎの印加電圧Ｖｌ−Ｖｎを１６種類の電
圧レベルＬ　Ｏ、Ｌ　Ｌ　、　　Ｌ　２−−−−−−の
レベル値がヘッドデータ記憶手段２のテーブルに第２図
（／′）に示すように書き込まれている。

次に、階調変調回路３には、第２図（〆）に示すように
、例えば、６４階調に亘り、電圧レベルのランクＬＯ−
Ｌ１５毎に、各抵抗素子Ｂｌ−Ｂｎの印加電圧Ｖｌ−Ｖ
ｎのバラツキを生じないように基準電圧Ｖｍａｘの時の
通電時間ｔｓとなる階調信号ｋｌ−ｋｎのうち最も適合
する階調レベルの階調信号ｋが設定される。

次に、ラッチ回路４では、階調変調回路３で変調された
階調信号ｋｌ−ｋｎに基づいて各抵抗素子への印加電圧
ＶＯの最適通電が行われるように１ ２ 各抵抗素子Ｂｌ−Ｂｎに適した階調出力信号を階調信号
生成回路５へ入力する。

したがって、ラインヘッドＣのコモン抵抗７がある場合
でも、予め各ラインヘッドＣのコモン抵抗７の抵抗値ｒ
を予め測定し、各抵抗素子Ｂ１Ｂｎの印加電圧を計算し
、各抵抗素子Ｂｌ−Ｂｎの異なる印加電圧がヘッドデー
タ記憶手段２のテーブルに記憶されており、その電圧レ
ベル値により階調変調回路３が各抵抗素子Ｂｌ−Ｂｎの
印加電圧に応して階調レベルを均等化する階調レベルへ
の変調を行い、ラッチ回路４及び階調信号生成回路５を
介して、各抵抗素子Ｂｌ−Ｂｎの階調出力を均等化する
階調出力信号を各抵抗素子Ｂ１Ｂｎに出力する。

そうして、各抵抗素子Ｂｌ−Ｂｎには、ヘッド電源電圧
ＶＯが最適通電時間に亘り印加され、各抵抗素子Ｂｌ−
Ｂｎからは均一の発熱エネルギーが発生し、これにより
高画質の印字が可能となる。

〔発明の効果〕

以上の説明から明らかなように、本願制御装置は、サー
マルヘッドの異なるコモン抵抗値により各抵抗素子の印
加電圧の電圧レベルを予め書き込まれているヘッドデー
タ記憶手段と、この記憶手段に記憶された各抵抗素子の
電圧レベル値に基づいて入力階調データを変調する階調
変調回路の出力する階調データで抵抗素子の通電時間を
制御する階調信号生成回路を備えた構成であるため、コ
モン抵抗値の補正ができ、従来のようなラインプリンタ
ヘッドの中央部の濃度が薄くなることが防止され、また
抵抗素子の抵抗値がバラ付いても、ドツト毎に１階調単
位で補正することができるため、高画質な印字を達成す
ることができる。

また、本願装置では、外すけ部品を用いることなくサー
マルヘッドのコモン抵抗による発熱エネルギーのバラ付
きを抑えることができるため、低コストにこの種の装置
を製作することができる等の効果を有する。

【図面の簡単な説明】

第１図はこの発明に係わるラインプリンタの階副制御装
置の基本回路構成を示すプロ、り図、第２図＋ａ）は第
１図の階調制御装置で使用するへ・７ドデ一タ記憶手段
のアドレスに記憶されているヘッドデータの内容を示す
説明図、第２図（ｂｌは第１図の階調制御装置で使用す
る階調変調回路に記憶されている階調信号を示す説明図
、第２図（Ｃ１はヘッド記憶手段に記憶する電圧レベル
を示す説明図、第３図（ａｌは従来例におけるラインプ
リンタのプリンタヘッドの配設位置を示す概略斜視図、
第３図（ｂｌは従来のラインプリンタにおけるサーマル
ヘッドの配列状態を示す平面図、第４図は各抵抗素子間
のバラツキ状態を示す特性図である。 アドレス発生回路 ヘッドデータ記憶手段 階調変調回路 ラッチ回路 階調信号生成回路 サーマルへソト コモン抵抗 ５ ・ラインハソファ

Claims (1)

【特許請求の範囲】
1. 複数のドット形成抵抗素子を印字用紙の幅方向に配列し
   、１ライン毎の画像データを上記各抵抗素子に供給して
   階調表現するラインプリンタにおいて、上記各抵抗素子
   の印加電圧のレベル値が予め書き込まれているデータ記
   憶手段と、上記画像データの１ドットの階調データが階
   調変調回路へ入力されるとその入力信号に同期して上記
   記憶手段に記憶されている抵抗素子のアドレスを指定す
   るアドレス発生回路と、上記画像データの階調データと
   上記記憶手段から出力される各抵抗素子の印加電圧レベ
   ル値に応じて各抵抗素子の階調値を変調せしめ、各抵抗
   素子間の階調レベルを均等化する階調変調回路とこの階
   調変調回路にて変調された各抵抗素子の階調出力値のレ
   ベルに達するまで所定時間に亘りデジタル信号からなる
   階調出力を出力、保持するラッチ回路と、上記ラッチ回
   路にて保持されたデジタル信号からなる階調出力を連続
   するアナログ信号に置換し、その置換したパルス幅等の
   アナログ信号からなる階調信号を上記各抵抗素子に出力
   する階調信号生成回路とを備えていることを特徴とする
   ラインプリンタの階調制御装置。