JPH03255748A - パケット順序整列方式 - Google Patents
パケット順序整列方式Info
- Publication number
- JPH03255748A JPH03255748A JP2052845A JP5284590A JPH03255748A JP H03255748 A JPH03255748 A JP H03255748A JP 2052845 A JP2052845 A JP 2052845A JP 5284590 A JP5284590 A JP 5284590A JP H03255748 A JPH03255748 A JP H03255748A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- packets
- order
- time
- timestamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012546 transfer Methods 0.000 claims abstract description 11
- 239000000872 buffer Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 14
- 230000005540 biological transmission Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 3
- 238000012790 confirmation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はパケット交換機、とくに、そのパケットの順序
を整列する方式に関する。
を整列する方式に関する。
(従来の技術)
パケット交換網では、パケットを蓄積して転送するので
、ルーティングなどによりパケットの順序の逆転や重複
、紛失などが起ることがある。これを防ぐために、一般
にはパケットの順序性を交換機でチエツクしている。パ
ケットの順序性をチエツクする方式に関しては、[パケ
ット交換技術とその応用」 (第2版)電子通信学会発
行、第117〜122頁(昭和55年12月IO日)に
開示されている方式がある。
、ルーティングなどによりパケットの順序の逆転や重複
、紛失などが起ることがある。これを防ぐために、一般
にはパケットの順序性を交換機でチエツクしている。パ
ケットの順序性をチエツクする方式に関しては、[パケ
ット交換技術とその応用」 (第2版)電子通信学会発
行、第117〜122頁(昭和55年12月IO日)に
開示されている方式がある。
従来、パケット交換機は、パケットの順序整列のだめに
、送信側でパケットに送出順序を示す送信シーケンス番
号を付与する。例えば、最初のシーケンス番号を「0」
とし、以後、順次カウントアツプして、番号がある所定
の値(通常「7」またはr127Jが用いられる)に達
すると、初期値「0」に戻る。送信側は、所定のパケッ
ト数だけパケットを順次、送出する。受信側では、これ
らのパケットを確実に受信すると、その確認と、次のパ
ケットの送信許可を送信側へ送出する。こうして送信側
は、次々と所定数のパケットを送出する。受信側では、
受信したパケットを一時バッファに蓄積し、これをパケ
ットのシーケンス番号に従って読み出す。こうしてパケ
ットの順序を整えて受信側端末へ出力する。
、送信側でパケットに送出順序を示す送信シーケンス番
号を付与する。例えば、最初のシーケンス番号を「0」
とし、以後、順次カウントアツプして、番号がある所定
の値(通常「7」またはr127Jが用いられる)に達
すると、初期値「0」に戻る。送信側は、所定のパケッ
ト数だけパケットを順次、送出する。受信側では、これ
らのパケットを確実に受信すると、その確認と、次のパ
ケットの送信許可を送信側へ送出する。こうして送信側
は、次々と所定数のパケットを送出する。受信側では、
受信したパケットを一時バッファに蓄積し、これをパケ
ットのシーケンス番号に従って読み出す。こうしてパケ
ットの順序を整えて受信側端末へ出力する。
(発明が解決しようとする課題)
しかしこの従来の方法では、送信側は受信側からの送出
許可を受けなければパケットを送出することかできなか
った。さらに、受信側でのパケット順序整列はソフトウ
ェアで制御されていたので、順序整列に時間を要し、し
たがって、転送が遅延して通信網の使用効率が低下する
という問題があった。
許可を受けなければパケットを送出することかできなか
った。さらに、受信側でのパケット順序整列はソフトウ
ェアで制御されていたので、順序整列に時間を要し、し
たがって、転送が遅延して通信網の使用効率が低下する
という問題があった。
本発明では、これらの問題点を解消し、パケット転送を
高速化し、通信網を効率化することのできるパケット順
序整列方式を提供することを目的とする。
高速化し、通信網を効率化することのできるパケット順
序整列方式を提供することを目的とする。
(課題を解決するための手段)
本発明では、送信側で送信パケットにタイムスタンプを
付加して転送し、受信側ではタイムスタンプの順番にて
パケットを出力することによりパケット転送の高速化と
通信網の効率化を実現している。
付加して転送し、受信側ではタイムスタンプの順番にて
パケットを出力することによりパケット転送の高速化と
通信網の効率化を実現している。
本発明によるパケット順序整列方式は、入り回線から入
力されるパケットを出回線へ出力するパケットスイッチ
網と、パケットスイッチ網と入り回線との間に接続され
、所定の数値まで巡回する番号をクロックパルスに応動
して生成する時計手段を有し、この番号を含むタイムス
タンプを入力パケットに付与してパケットスイッチ網に
出力する時刻付与手段と、パケットスイッチ網と出回線
との間に接続され、パケットスイッチ網から出力される
パケットを蓄積し、タイムスタンプに含まれる番号の順
番でパケットを出回線へ転送するパケット順序整列手段
とを有する。
力されるパケットを出回線へ出力するパケットスイッチ
網と、パケットスイッチ網と入り回線との間に接続され
、所定の数値まで巡回する番号をクロックパルスに応動
して生成する時計手段を有し、この番号を含むタイムス
タンプを入力パケットに付与してパケットスイッチ網に
出力する時刻付与手段と、パケットスイッチ網と出回線
との間に接続され、パケットスイッチ網から出力される
パケットを蓄積し、タイムスタンプに含まれる番号の順
番でパケットを出回線へ転送するパケット順序整列手段
とを有する。
(作 用)
本発明によれば、パケットスイッチ網の入側において、
時刻付与手段は入力パケットに巡回番号のタイムスタン
プを付与して出力する。また出側において、順序整列手
段はタイムスタンプの番号の順番でパケ・ントを出回線
に転送する。また、制御手段が番号の巡回の有無を示す
表示を付加するので、順序整列手段はタイムスタンプの
時系列を正しく識別することができる。
時刻付与手段は入力パケットに巡回番号のタイムスタン
プを付与して出力する。また出側において、順序整列手
段はタイムスタンプの番号の順番でパケ・ントを出回線
に転送する。また、制御手段が番号の巡回の有無を示す
表示を付加するので、順序整列手段はタイムスタンプの
時系列を正しく識別することができる。
(実施例)
次に、本発明によるパケット順序整列方式の実施例を添
付図面を参μsして説明する。
付図面を参μsして説明する。
第1図は本発明によるパケット順序整列方式が適用され
たパケット交換網の構成図である。パケラトスイッチ網
101には、本発明に関してパケットの複数M+1回線
の入り回線120−12M側に時刻付与回路100が、
また複数N+1回線の出回線130〜13N側には対応
する複数のパケット順序整列器110〜IINが設けら
れている。時刻付与回路100は、入力パケットにその
入力の日時ないしは時刻を示すタイムスタンプ301
(第3図)を付加してパケットスイッチ網101に転
送する計時回路である。パケット順序整列器110−1
1Nは、スイッチ網101からパケットを受けると、そ
れに含まれているタイムスタンプ301を識別し、その
値TS (後述する)の順番に受信パケットを出回線1
40〜14Nに出力する受信回路であ−る。
たパケット交換網の構成図である。パケラトスイッチ網
101には、本発明に関してパケットの複数M+1回線
の入り回線120−12M側に時刻付与回路100が、
また複数N+1回線の出回線130〜13N側には対応
する複数のパケット順序整列器110〜IINが設けら
れている。時刻付与回路100は、入力パケットにその
入力の日時ないしは時刻を示すタイムスタンプ301
(第3図)を付加してパケットスイッチ網101に転
送する計時回路である。パケット順序整列器110−1
1Nは、スイッチ網101からパケットを受けると、そ
れに含まれているタイムスタンプ301を識別し、その
値TS (後述する)の順番に受信パケットを出回線1
40〜14Nに出力する受信回路であ−る。
パケット順序整列器110〜IINは、本実施例ではい
ずれも共通の構成であり、その共通の構成の機能ブロッ
ク図を第2図に示す。同図において、パケット順序整列
器11−はパケットバッファ206を有し、これはパケ
ットを一時的に蓄積する蓄積回路である。バケットバッ
ファ206は、本実施例では4個分のパケットを蓄積す
る蓄積容量を有し、入力端子13−および出力端子I4
−を備え、前者がスイッチ網101に、後者は出回線に
接続されている。バケットバッファ206は、最上位桁
切換回路210〜213を介してソーティング網204
に接続されている。
ずれも共通の構成であり、その共通の構成の機能ブロッ
ク図を第2図に示す。同図において、パケット順序整列
器11−はパケットバッファ206を有し、これはパケ
ットを一時的に蓄積する蓄積回路である。バケットバッ
ファ206は、本実施例では4個分のパケットを蓄積す
る蓄積容量を有し、入力端子13−および出力端子I4
−を備え、前者がスイッチ網101に、後者は出回線に
接続されている。バケットバッファ206は、最上位桁
切換回路210〜213を介してソーティング網204
に接続されている。
ソーティング網204は、入力されるパケットをそのソ
ーティング用データ(後述する)に基づいて若番から順
番にソートし、そのソーティングの結果を最若番から順
番にソーティング網出力端子233〜230に出力する
。ソーティング網204は、本実施例では、比較機能付
単位スイッチで構成された、いわゆるバッチャ(Bat
cher)の双単調ソータである。このソート結果はま
た、出力端子240〜243を通して対応するバッファ
206にも報告される。出力端子233〜230のうち
最若番のパケットを出力する端子233には、勝残り報
告回路205が接続され、後者の出力234がソーティ
ング網204に接続されている。
ーティング用データ(後述する)に基づいて若番から順
番にソートし、そのソーティングの結果を最若番から順
番にソーティング網出力端子233〜230に出力する
。ソーティング網204は、本実施例では、比較機能付
単位スイッチで構成された、いわゆるバッチャ(Bat
cher)の双単調ソータである。このソート結果はま
た、出力端子240〜243を通して対応するバッファ
206にも報告される。出力端子233〜230のうち
最若番のパケットを出力する端子233には、勝残り報
告回路205が接続され、後者の出力234がソーティ
ング網204に接続されている。
バケットバッファ206および最上位桁切換回路210
〜213には、それぞれ制御線207および208を介
して制御回路203が接続されている。制御回路203
は、後述する制御アルゴリズムに従ってこれらの回路を
制御し、パケット順序の整列を制御する制御回路である
。
〜213には、それぞれ制御線207および208を介
して制御回路203が接続されている。制御回路203
は、後述する制御アルゴリズムに従ってこれらの回路を
制御し、パケット順序の整列を制御する制御回路である
。
最上位桁切換回路210〜213は、バケットバッファ
206に蓄積されているパケットのタイムスタンプ30
1を識別し、それに応して拡張ビット300(第3図)
を設定する回路である。
206に蓄積されているパケットのタイムスタンプ30
1を識別し、それに応して拡張ビット300(第3図)
を設定する回路である。
ところで本実施例では、タイムスタンプ301に拡張ビ
ット300が付加されたデータを「ソーティング用デー
タ」と称し、そのフォーマット310を第3図に例示す
る。拡張ビット300は、タイムスタンプ301が桁あ
ふれによる巡回を生じた場合でも、その巡回前の同じ数
値と区別するための表示である。これは、まだ初期値へ
の巡回が生じていない値を有するタイムスタンプ301
については値「0」を、またすてに初期値への巡回が生
じた後の値を有するものについては「1」をとる。
ット300が付加されたデータを「ソーティング用デー
タ」と称し、そのフォーマット310を第3図に例示す
る。拡張ビット300は、タイムスタンプ301が桁あ
ふれによる巡回を生じた場合でも、その巡回前の同じ数
値と区別するための表示である。これは、まだ初期値へ
の巡回が生じていない値を有するタイムスタンプ301
については値「0」を、またすてに初期値への巡回が生
じた後の値を有するものについては「1」をとる。
バケットバッファ206に蓄積されているパケットのタ
イムスタンプ301は、最上位桁切換回路210〜21
3のうちそのパケットに対応するものに送られる。最上
位桁切換回路21−は、これにソーティング用データ3
10を付加し、これをソーティング網204へ入力する
。バッチャ双単調ソータであるソーティング網204は
、ルーティングタグすなわちソーティング用データ31
0を1ヒツトずつシリアルに比較し、ソーティング用デ
ータ310を最小番号から順番にソーティング網204
の端子233、232.231,230に出力する。
イムスタンプ301は、最上位桁切換回路210〜21
3のうちそのパケットに対応するものに送られる。最上
位桁切換回路21−は、これにソーティング用データ3
10を付加し、これをソーティング網204へ入力する
。バッチャ双単調ソータであるソーティング網204は
、ルーティングタグすなわちソーティング用データ31
0を1ヒツトずつシリアルに比較し、ソーティング用デ
ータ310を最小番号から順番にソーティング網204
の端子233、232.231,230に出力する。
勝残り報告回路205は、端子233から最小のソーテ
ィング用データ310が入力されると、ソーティング網
204の端子234へそのタイムスタンプ301が最小
である旨の通知を出力する。この通知は、ソーティング
網204の接続経路を逆にたどり、接続240〜233
を通して最締的にはバッファ206に入力される。バッ
ファ206は、この通知か到来したタイムスタンプ30
1を有するパケットを出力端子14−より出回線へ出力
する。
ィング用データ310が入力されると、ソーティング網
204の端子234へそのタイムスタンプ301が最小
である旨の通知を出力する。この通知は、ソーティング
網204の接続経路を逆にたどり、接続240〜233
を通して最締的にはバッファ206に入力される。バッ
ファ206は、この通知か到来したタイムスタンプ30
1を有するパケットを出力端子14−より出回線へ出力
する。
バケットバッファ206の容量B、およびタイムスタン
プ301の長さ、すなわちタイムスタンプ長Wの具体例
を次に示す。これらの値は、lパケット長に相当する時
間を単位として表わす。たとえば、スイッチ網101に
おけるパケットの最大遅延時間D maxが7パケツト
時間であり、最小遅延時間D minが3パケット時間
のとき、バッファ容量Bは、最大遅延時間D maxと
最小遅延時間D minの差4である。また、タイムス
タンプ長Wは、W=6B−2=22となる。
プ301の長さ、すなわちタイムスタンプ長Wの具体例
を次に示す。これらの値は、lパケット長に相当する時
間を単位として表わす。たとえば、スイッチ網101に
おけるパケットの最大遅延時間D maxが7パケツト
時間であり、最小遅延時間D minが3パケット時間
のとき、バッファ容量Bは、最大遅延時間D maxと
最小遅延時間D minの差4である。また、タイムス
タンプ長Wは、W=6B−2=22となる。
この例では、タイムスタンプ長Wが22以上、必要なの
で、タイムスタンプ301には22進表示を採用する。
で、タイムスタンプ301には22進表示を採用する。
この場合におけるパケット順序整列器11−内のパケッ
トのタイムスタンプ301のとり得る値の範囲を第5図
に示す。同図において、1つのパケットに着目すれば、
そのタイムスタンプ301は22進の巡回番号0−Lの
いずれかをとる。
トのタイムスタンプ301のとり得る値の範囲を第5図
に示す。同図において、1つのパケットに着目すれば、
そのタイムスタンプ301は22進の巡回番号0−Lの
いずれかをとる。
そこで、その巡回番号0−Lのぞれぞれについて、バッ
ファ206内のパケットに同時に存在する可能性のある
番号の範囲は、同図に示されるように「J〜7」〜「I
〜6」として示されている。
ファ206内のパケットに同時に存在する可能性のある
番号の範囲は、同図に示されるように「J〜7」〜「I
〜6」として示されている。
これらのうち、巡回の生ずる可能性があるために拡張ヒ
ツト300に「1」をセットする場合かある巡回番号は
、同図に黒点で示す番号である。
ツト300に「1」をセットする場合かある巡回番号は
、同図に黒点で示す番号である。
時刻付与回路100はタイムスタンプ301を発生する
時計回路140を有し、その構成例を第4図に示す。時
計回路+40はアドレスカウンタ10を有し、これは、
クロックパルスCKOに応動してメモリ12の記憶位置
を指定するアドレスを巡回的に生成する。メモリ12は
1本実施例では巡回番号0〜Lを格納するための22個
の記憶領域を有し、アドレスカウンタ10から巡回的に
供給されるアドレスに応動してこの番号0−Lを順番に
読み出す。この読み出された番号はANDゲート14の
一方の入力16に入力され、ANDゲート14はこの番
号を他方の入力18のクロックCKIに同期して出力2
0に出力する。出力20に出力される番号がタイムスタ
ンプ301である。
時計回路140を有し、その構成例を第4図に示す。時
計回路+40はアドレスカウンタ10を有し、これは、
クロックパルスCKOに応動してメモリ12の記憶位置
を指定するアドレスを巡回的に生成する。メモリ12は
1本実施例では巡回番号0〜Lを格納するための22個
の記憶領域を有し、アドレスカウンタ10から巡回的に
供給されるアドレスに応動してこの番号0−Lを順番に
読み出す。この読み出された番号はANDゲート14の
一方の入力16に入力され、ANDゲート14はこの番
号を他方の入力18のクロックCKIに同期して出力2
0に出力する。出力20に出力される番号がタイムスタ
ンプ301である。
タイムスタンプ301は、一連のパケットか複数、入り
回線から連続して時刻付与回路100に到来したときに
1時刻表示の最初単位がそれらの一連のパケットについ
て順次、歩進するような偵か付与されるのが好ましい。
回線から連続して時刻付与回路100に到来したときに
1時刻表示の最初単位がそれらの一連のパケットについ
て順次、歩進するような偵か付与されるのが好ましい。
つまり、そのような場合に順次のパケットについてタイ
ムスタンプの値が連続値をとるのが有利である。しかし
、複数のパケットが時間的に間陽をおいて到来した場合
は、当然、不連続な値をとることを妨げるものではない
。したがって、アドレスカウンタ10を歩進させるクロ
ックCKOの周期は、長くともlパケット時間長に実質
的に等しく設定される。
ムスタンプの値が連続値をとるのが有利である。しかし
、複数のパケットが時間的に間陽をおいて到来した場合
は、当然、不連続な値をとることを妨げるものではない
。したがって、アドレスカウンタ10を歩進させるクロ
ックCKOの周期は、長くともlパケット時間長に実質
的に等しく設定される。
第6図にパケット順序整列器11−の制御回路203の
動作アルゴリズムを示す。スイッチ網101から入力端
子13−にパケット入力があると(500バツフア20
6内にその容量Bに相当する滞在時間以上のパケットが
蓄積されるまで、制御回路203はパケット入力ループ
500.502を繰り返す。滞在時間が値8以上のパケ
ットがあると、最上位桁切換回路210〜213はその
タイムスタンプ301の値TSが8−1≦TS≦4B−
2か否かを調べる (5041゜この範囲で°あれば、
タイムスタンプ301の値TSが巡回したパケットはな
い。したがって最上位桁切換回路210〜213は、拡
張ビット300をすべて「0」に設定する 15061
゜処理504で値TSが上述の範囲にないタイムスタン
プ301があれば、最上位桁切換回路210〜213は
、値TSが0≦TS≦W/2−1のタイムスタンプ30
1については拡張ビット300を「1」に設定し、また
値TSがW/2<TS≦11のものは拡張ビット300
を「0」に設定する 1508)。
動作アルゴリズムを示す。スイッチ網101から入力端
子13−にパケット入力があると(500バツフア20
6内にその容量Bに相当する滞在時間以上のパケットが
蓄積されるまで、制御回路203はパケット入力ループ
500.502を繰り返す。滞在時間が値8以上のパケ
ットがあると、最上位桁切換回路210〜213はその
タイムスタンプ301の値TSが8−1≦TS≦4B−
2か否かを調べる (5041゜この範囲で°あれば、
タイムスタンプ301の値TSが巡回したパケットはな
い。したがって最上位桁切換回路210〜213は、拡
張ビット300をすべて「0」に設定する 15061
゜処理504で値TSが上述の範囲にないタイムスタン
プ301があれば、最上位桁切換回路210〜213は
、値TSが0≦TS≦W/2−1のタイムスタンプ30
1については拡張ビット300を「1」に設定し、また
値TSがW/2<TS≦11のものは拡張ビット300
を「0」に設定する 1508)。
処理506または508て拡張ビット300の設定され
たタイムスタンプ301は、勝残り報告機能付ソータ、
すなわちソーティング網204および勝残り報告回路2
05により、拡張ビット300を含めてタイムスタンプ
301の値が最小であるものが選択される (510)
。つまり、このソーティングでは拡張ビット300をタ
イムスタンプ301のさらに上位の桁上げビットとして
全体を1つの値に扱いこの値が最小であるタイムスタン
プ301が選択される。
たタイムスタンプ301は、勝残り報告機能付ソータ、
すなわちソーティング網204および勝残り報告回路2
05により、拡張ビット300を含めてタイムスタンプ
301の値が最小であるものが選択される (510)
。つまり、このソーティングでは拡張ビット300をタ
イムスタンプ301のさらに上位の桁上げビットとして
全体を1つの値に扱いこの値が最小であるタイムスタン
プ301が選択される。
こうして選択されたタイムスタンプ301は、ソーティ
ング網204から接続線240〜243を通してパケッ
トバッファ206に報告される。パケットバッファ20
6は、その報告されたタイムスタンプ301に対応する
パケットを出力端子I4−から出回線に送出する (5
12)。このような、拡張ピッ300をも含めたタイム
スタンプ301の値に基づくソーティングによれば、巡
回の生起により初期値ヘクノアされた後の値を含むタイ
ムスタンプ30】を有するパケットについても、それら
のパケットをそれらより先に到来して巡回の発生前のタ
イムスタンプ301の値を有するパケットより先に出力
14−から出力するような事態が回避される。
ング網204から接続線240〜243を通してパケッ
トバッファ206に報告される。パケットバッファ20
6は、その報告されたタイムスタンプ301に対応する
パケットを出力端子I4−から出回線に送出する (5
12)。このような、拡張ピッ300をも含めたタイム
スタンプ301の値に基づくソーティングによれば、巡
回の生起により初期値ヘクノアされた後の値を含むタイ
ムスタンプ30】を有するパケットについても、それら
のパケットをそれらより先に到来して巡回の発生前のタ
イムスタンプ301の値を有するパケットより先に出力
14−から出力するような事態が回避される。
本実施例では、タイムスタンプと称するパケット入力の
日時または時刻を示す情報をパケットに付加していた。
日時または時刻を示す情報をパケットに付加していた。
しかし本発明は、このようなタイムスタンプにかぎらず
、日時に依存しない巡回番号にも効果的に適用される。
、日時に依存しない巡回番号にも効果的に適用される。
(発明の効果)
本発明によれば、番号が巡回するタイムスタンプを入力
パケットに付与してパケットスイッチ網に転送し、スイ
ッチ網の出側で番号の巡回をハードウェアにより識別す
る制御機能が設けられている。これにより、従来、パケ
ットスイッチ網の人出側で行なっていたパケットの順序
整列のための応答が不要となり、入側で連続してパケッ
トを送出することかできる。したがって、転送速度が向
上し、通信網を効率化することができる。
パケットに付与してパケットスイッチ網に転送し、スイ
ッチ網の出側で番号の巡回をハードウェアにより識別す
る制御機能が設けられている。これにより、従来、パケ
ットスイッチ網の人出側で行なっていたパケットの順序
整列のための応答が不要となり、入側で連続してパケッ
トを送出することかできる。したがって、転送速度が向
上し、通信網を効率化することができる。
第1図は本発明によるパケット順序整列方式をパケット
スイッチ網に適用した実施例を示す構成図 第2図は、第1図に示す実施例におけるパケット順序整
列器の構成例を示す機能ブロック図、第3図は同実施例
において用いられるソーティング用データのフォーマッ
トの例を示す図、第4図は同実施例における時刻付与回
路に含まれる時計回路の構成例を示す機能ブロック図第
5図は時計回路の巡回番号とバッファ内番号の対応を示
す説明図、 第6図は同実施例のパケット順序整列器の動作フローの
例を示すフロー図である。 主 部 の″−の説明 10 アドレスカウンタ 12、 、 、メモリ 100 、 、時刻付与回路 101 パケットスイッチ網 110 。 03 04 205 。 06 10 00 301゜ 31ロ パケット順序整列器 、制御回路 ソーティング網 勝残り報告回路 、パケットバッファ 、最上位桁切換回路 拡張ビット タイムスタンプ ソーティング用データ
スイッチ網に適用した実施例を示す構成図 第2図は、第1図に示す実施例におけるパケット順序整
列器の構成例を示す機能ブロック図、第3図は同実施例
において用いられるソーティング用データのフォーマッ
トの例を示す図、第4図は同実施例における時刻付与回
路に含まれる時計回路の構成例を示す機能ブロック図第
5図は時計回路の巡回番号とバッファ内番号の対応を示
す説明図、 第6図は同実施例のパケット順序整列器の動作フローの
例を示すフロー図である。 主 部 の″−の説明 10 アドレスカウンタ 12、 、 、メモリ 100 、 、時刻付与回路 101 パケットスイッチ網 110 。 03 04 205 。 06 10 00 301゜ 31ロ パケット順序整列器 、制御回路 ソーティング網 勝残り報告回路 、パケットバッファ 、最上位桁切換回路 拡張ビット タイムスタンプ ソーティング用データ
Claims (1)
- 【特許請求の範囲】 1、入り回線から入力されるパケットを出回線へ出力す
るパケットスイッチ網と、 該パケットスイッチ網と入り回線との間に接続され、所
定の数値まで巡回する番号をクロックパルスに応動して
生成する時計手段を有し、該番号を含むタイムスタンプ
を入力パケットに付与して前記パケットスイッチ網に出
力する時刻付与手段と、 前記パケットスイッチ網と出回線との間に接続され、該
パケットスイッチ網から出力されるパケットを蓄積し、
前記タイムスタンプに含まれる番号の順番で該パケット
を出回線へ転送するパケット順序整列手段とを有するこ
とを特徴とするパケット順序整列方式。 2、請求項1に記載の方式において、前記パケット順序
整列手段は、 複数組の入出力を有し、複数のタイムスタンプを受ける
と、該複数のタイムスタンプのうち前記番号が最小の値
をとるものに対応する出力へその旨を通知するソーティ
ング手段と、 パケットを所定の個数Bまで記憶する容量を有し、前記
スイッチ網から入力されるパケットを蓄積するバッファ
手段とを有し、 該バッファ手段は、パケットの入力後、該バッファ手段
に滞在する時間がパケット転送の時間長のB倍以上にな
ると、全パケットのタイムスタンプを前記ソーティング
手段に出力し、また該ソーティング手段から通知された
最小の値のタイムスタンプを有するパケットを出回線へ
出力し、このタイムスタンプの出力を繰り返し、 前記パケット順序整列手段はさらに、前記タイムスタン
プに含まれる番号の巡回の有無を示す表示を該タイムス
タンプに付与し、前記ソーティング手段に該タイムスタ
ンプの時系列の順序を識別させる制御手段を有すること
を特徴とするパケット順序整列方式。 3、請求項1に記載の方式において、前記クロックパル
スは1パケットの時間長に実質的に等しく設定されてい
ることを特徴とするパケット順序整列方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2052845A JPH03255748A (ja) | 1990-03-06 | 1990-03-06 | パケット順序整列方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2052845A JPH03255748A (ja) | 1990-03-06 | 1990-03-06 | パケット順序整列方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03255748A true JPH03255748A (ja) | 1991-11-14 |
Family
ID=12926181
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2052845A Pending JPH03255748A (ja) | 1990-03-06 | 1990-03-06 | パケット順序整列方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03255748A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009278653A (ja) * | 1994-08-19 | 2009-11-26 | Thomson Consumer Electronics Inc | バスに接続される装置 |
JP2010213261A (ja) * | 2009-02-13 | 2010-09-24 | Nec Personal Products Co Ltd | 再生装置、制御方法及びプログラム |
-
1990
- 1990-03-06 JP JP2052845A patent/JPH03255748A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009278653A (ja) * | 1994-08-19 | 2009-11-26 | Thomson Consumer Electronics Inc | バスに接続される装置 |
JP2010110012A (ja) * | 1994-08-19 | 2010-05-13 | Thomson Consumer Electronics Inc | オーディオ/ビデオ/データをシステム・バスを介して転送する方法 |
JP2012090315A (ja) * | 1994-08-19 | 2012-05-10 | Thomson Consumer Electronics Inc | トランスポート・パケットの伝送方法 |
JP2010213261A (ja) * | 2009-02-13 | 2010-09-24 | Nec Personal Products Co Ltd | 再生装置、制御方法及びプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4099233A (en) | Electronic data-processing system with data transfer between independently operating miniprocessors | |
JP3168235B2 (ja) | 高速パケット交換装置およびデータパケットの経路指定方法 | |
US5583849A (en) | Method and circuit arrangement for transmitting message cells via virtual paths of an ATM communication system | |
US4553233A (en) | Multiple-ring communication system | |
US4593393A (en) | Quasi parallel cyclic redundancy checker | |
JPS63306742A (ja) | パケットフロー制御方法および装置 | |
JP2665038B2 (ja) | パケット伝送用交換器 | |
US6445706B1 (en) | Method and device in telecommunications system | |
EP0086634B1 (en) | Memory circuitry for use in a digital time division switching system | |
US3366737A (en) | Message switching center for asynchronous start-stop telegraph channels | |
US20040090975A1 (en) | Bit clearing mechanism for an empty list | |
JPH03255748A (ja) | パケット順序整列方式 | |
US3644895A (en) | Buffer store arrangement for obtaining delayed addressing | |
RU2129750C1 (ru) | Устройство мультиплексирования элементов данных в асинхронном режиме передачи и способ | |
US4347582A (en) | Central timer unit for buffering control data in a telecommunications system | |
EP1047221B1 (en) | PN code generator, communication unit using the PN code generator, communication system, and PN code generation method | |
JPH0316348A (ja) | 競合パケットに対する調停機能を有するパケット交換システム | |
US7161908B2 (en) | Deterministic bandwidth throttling to facilitate operation of a control unit | |
JP3334478B2 (ja) | 単方向ループ型伝送システムにおける一斉同報の通信方法 | |
KR100243875B1 (ko) | 마스터/슬레이브 cpu간 1:n 병렬접속회로장치 및 그 제어방법 | |
JPH06216929A (ja) | Atmスイッチ | |
SU1527641A1 (ru) | Устройство дл формировани маршрута сообщени | |
SU1180905A1 (ru) | Устройство дл обмена информацией | |
SU924694A1 (ru) | Устройство св зи дл вычислительной системы | |
SU1718226A1 (ru) | Устройство обмена данными распределенной управл ющей системы |