JPH03255522A - 文字列処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明は、コンピュータに人力された文字列データの特
定の文字データを検出する文字列処理装置に関する。

（従来の技術） 例えばコンピュータにある文字列データが人力された際
に、特定のビットパターン（アスキコード）からなる文
字、すなわち、ターミネータで終了する文字列に対して
何等かの処理を行なう場合、その対象となる文字列の終
了位置を検出する必要がある。この場合、従来は、入力
された文字列の先頭から１文字ずつそれがターミネータ
であるか否かの判定を繰返し、該ターミネータと判定さ
れた位置で文字列の終了を検出している。

また、入力された文字列内の特定文字の有無や文字位置
を検索する場合にも、上記文字列終了位置を検出する場
合と同様にして、その特定文字か否かの判定を１文字ず
つ繰返していた。

（発明が解決しようとする課題） しかしながら、上記入力された文字列に対して１文字ず
つの文字判定を繰返し、ターミネータや特定文字の検索
を行なったのでは、文字列のサーチ、マージ、比較、転
送等の処理を高速化するのが困難になる。

本発明は上記課題に鑑みなされたもので、例えば入力さ
れた文字列の終了位置を検索する際に、その先頭文字か
ら１文字ずつの文字判定を繰返し行なう必要なく、文字
列のサーチ、マージ、比較。

転送等の文字列処理を高速化することが可能になる文字
列処理装置を提供することを目的とする。

［発明の構成コ （課題を解決するための手段） すなわち、本発明に係わる文字列処理装置は、予め設定
された複数の連続する文字データを一括して格納する文
字列格納レジスタと、この文字列格納レジスタに格納さ
れた全ての文字データのそれぞれに対し特定データが存
在するか否かを一括して判定する特定データ判定ゲート
と、この特定データ判定ゲートにおける個々の文字デー
タの判定結果の出力を上記文字列格納レジスタの文字デ
ータ未格納位置に対応して禁止するゲート出力禁止手段
と、上記特定データ判定ゲートにおいて特定データが存
在することの判定が成された際にその特定データ存在位
置に対応する文字データの先頭に最も近いところの上記
文字列格納レジスタの文字レジスタ番号を出力するプラ
イオリティエンコーダとを備えて構成したものである。

（作　用） つまり、上記文字列格納レジスタにより予め設定された
複数の連続する文字データを一括して格納し、この文字
列格納レジスタに格納された全ての文字データのそれぞ
れに対し特定データが存在するか否かを上記特定データ
判定ゲートにより一括して判定し、この特定データ判定
ゲートにおける個々の文字データの判定結果の出力を上
記ゲート出力禁止手段により上記文字列格納レジスタの
文字データ未格納位置に対応して禁止すると共に、上記
特定データ判定ゲートにおいて特定データが存在するこ
との判定が成された際には上記プライオリティエンコー
ダによりその特定データ存在位置に対応する文字データ
の先頭に最も近いところの上記文字列格納レジスタの文
字レジスタ番号を出力することにより、多数連続する文
字データの中の最初の特定データを上記予め設定された
複数の文字データ毎に一括検索することができるように
なる。

（実施例） 以下図面により本発明の一実施例を説明する。

第１図は計算機における文字列処理装置の回路構成を示
すも、ので、この文字列処理装置は、文字列格納レジス
タ１１を備えている。この文字列格納レジスタ１１には
、キャッシュメモリあるいは主記憶からの６４ビツトデ
ータバスが接続され、１文字１バイト（８ビツト）で合
計８文字分の文字データがパラレルに格納されるもので
、この文字列格納レジスタ１１の各文字レジスタｌｌａ
〜１１ｈは、それぞれ対応するターミネータ判定ゲ）１
２ａ〜１２ｈに接続される。このターミネータ判定ゲー
ト１２ａ〜１２ｈは、それぞれ上記文字列格納レジスタ
１１に格納された文字列の個々の文字データと、コード
レジスタ１３に格納されたターミネータコードのビット
パターンとを比較し、その一致／不一致を判定するもの
で、このターミネータ判定ゲート１２ａ〜１２ｈにより
入力文字データとターミネータコードとの一致判定が威
されると、その対応する判定ゲートより論理“１”が出
力される。そして、上記ターミネータ判定ゲート１２ａ
〜１２ｈそれぞれの出力信号は、各対応するアンドゲー
トＡＮＤＯ−ＡＮＤ７の一端子に入力される。

一方、上記各アントゲ−）ＡＮＤＯ−ＡＮＤ７の他端子
には、マスクビット生成器１４からの８ビツト分の出力
信号がそれぞれ下位ビット（Ｌ　Ｓ　Ｂ）側と上位ビッ
ト（ＭＳＢ）側とを対応させて１ビツトずつ人力される
。このマスクビット生成器１４は、上記文字列格納レジ
スタ１１に最初に格納された文字列に対するターミネー
タ検索処理を行なう際に、フリップフロップＦＦのＱ出
力から論理“１”のイネイブル信号ｅｎが与えられるこ
て、該文字列格納レジスタ１１に対し文字人力が行なわ
れない下位ビット（Ｌ　Ｓ　Ｂ）からのレジスタ数０〜
７に応じて論理“０＃を出力するもので、この場合、マ
スクビット生成器１４は、文字列格納レジスタ１１に格
納された文字列先頭アドレスを入力し、文字入力が行な
われない桁のアンドゲートＡＮＤに対する出力禁止のマ
スク処理を行なう。なお、上記文字列格納レジスタ１１
に格納された文字列に対する２回目以降のターミネータ
検索処理時には、フリップフロップＦＦのＱ出力から論
理“０”のイネイブル信号ｅｎが出力され、マスクビッ
ト生成器１４から各アンドゲートＡＮＤＯ〜ＡＮＤ７に
対する出力信号は全て論理“１”になる。

つまり、上記アンドゲートＡＮＤＯ〜ＡＮＤ７は、文字
列格納レジスタ１１に格納された各文字データの中にタ
ーミネータコードが存在した際に、そのターミネータコ
ードが格納された文字レジスタ１１ａ〜１１ｈに対応す
る桁のアンドゲートＡＮＤから論理“１″を出力するも
ので、このアンドゲートＡＮＤＯ−ＡＮＤ７からの出力
信号はプライオリティエンコーダ１５にそれぞれ優先順
位０−７として人力される。このプライオリティエンコ
ーダ１５は、上記アンドゲートＡＮＤＯ〜ＡＮＤ７の何
れかから論理“１”の出力信号が得られた際に、ターミ
ネータコードがあることを示す論理“１”の信号Ｅを出
力すると共に、該ターミネータコードの判定が成された
最も下位の桁番号を示す信号Ｙを出力するもので、この
プライオリティエンコーダ１５からの信号Ｅが論理“１
″となった場合の信号Ｙの示す桁番号に基づき、ターミ
ネータコードの存在する１つの文字列の最終アドレスが
求められる。すなわち、既に読出しの行なわれた文字列
の、例えばキャッシュメモリにおける文字データ最終ア
ドレスに、上記プライオリティエンコーダ１５により得
られた信号Ｙの示す桁番号を、下式（１）で示すように
加算することで、ターミネータコードによって区切られ
た最初の文字列の最終アドレスＸが得られることになる
。

Ｘ−（ソースアドレス） ×　（・・・Ｆ　Ｆ　８）　　ｔ＋ｂ）十Ｙ　　　　　
・・・式（１）次に、上記構成の文字列処理装置による
文字列転送処理について、第２図に示すフローチャート
を参照して説明する。

計算機に予め入力され、例えばターミネータコードによ
り区切られた文字列データの転送を行なうには、まず、
転送元となるキャッシュメモリ等のデータメモリの先頭
から８文字分の文字データを読出し、第１図における文
字列格納レジスタ１１にパラレルに転送格納すると共に
、この場合の実際の文字データが位置する文字列先頭ア
ドレスをマスクビット生成器１４に与える。そして、フ
リップフロップＦＦのＱ出力からマスクビット生成器１
４に対し、論理“１″のイネイブル信号ｅｎを出力する
（ステップＳｌ）。すると、ターミネータ判定ゲート１
２ａ〜１２　ｈでは、そのそれぞれに与えられた文字列
格納レジスタ１１での各文字データと、フードレジスタ
１３に格納されたターミネータコードのビットパターン
とを比較し、その一致／不一致を判定するもので、例え
ばターミネータ判定ゲート１２ｇにより入力文字ブタと
ターミネータコードとの一致判定か或されると、その対
応するアンドゲートＡＮＤ６を通しプライオリティエン
コーダ１５に論理“１′が出力されることにより、この
プライオリティエンコーダ１５からは論理“１“の信号
Ｅが出力される（ステップＳ２）。これにより、プライ
オリティエンコーダ１５から出力される論理“１”の信
号Ｅとターミネータコードの存在桁位置を示す信号Ｙ　
（−６）とに基づき、該ターミネータコードによって区
切られた文字列データの最終アドレスＸが求められ、そ
の先頭アドレスから最終アドレスＸまでの文字列データ
が上記キャッシュメモリから他のメモリに対し転送され
る（ステップＳ３）。

なお、上記文字列格納レジスタ１１に８文字分の文字デ
ータを格納した際に、実際の文字データか存在する先頭
の文字レジスタが、例えばｌｌｂである場合には、上記
ステップＳ１において、マスフピット生成器１４にその
文字列先頭アドレス「１」が予め入力されることにより
、この先頭アドレスより下位のアンドゲートＡＮＤＯの
出力は禁止され、文字データが存在しない部分のターミ
ネータ誤判定が防止される。つまり、文字列データの先
頭が、必ずしもキャッシュメモリの先頭メモリアドレス
から格納されているとは限らないので、初回読出し文字
列に対するターミネータ判定時には、実際の文字データ
が存在しない部分のマスク処理を施すことにより、ター
ミネータコードの誤判定が防止される。この場合、上記
の初回転送された文字列は、文字列格納レジスタ１１に
おける文字レジスタｌｌｂ〜ｌ１ｇまでの６文字列とな
る。

一方、上記ステップＳ２における初回読出し文字列に対
するターミネータコードの判定時に、該ターミネータコ
ードが存在しない場合には、アンドゲートＡＮＤＯ〜Ａ
ＮＤ７の何れからも論理“１”が出力されず、プライオ
リティエンコーダ１５の出力信号Ｅ（≠１）になる。す
ると、上記文字列格納レジスタ１１に読出し格納した文
字列データの全ての文字データをその先頭アドレスから
最終アドレスまで、他のメモリに対し転送させる（ステ
ップＳ４）。この時、フリップフロップＦＦからマスク
ビット生成器１４に対するイネイブル信号ｅｎはｒＯＪ
に切換えられ、該マスクビット生成器１４からアンドゲ
ートＡＮＤＯ〜ＡＮＤ７に対する選択的マスク処理は実
施されなくなる（ステップＳ５）。この場合、上記式（
１）におけるソース、ディスティネーションアドレスに
は、初回８文字分のデータ転送が終了したことに応じて
「８」が加算され（例えば・・・ＦＦ８＋８−・・・Ｆ
ＦＦ）、現時点における転送処理済みの最終アドレスが
明らかにされる（ステップＳ６）。

すると、上記ステップ８１〜Ｓ４の処理１判断により既
に転送された文字データに続く８文字分の文字データが
、上記キャッシュメモリより読出され、文字列格納レジ
スタ１１に対して新たに格納される（ステップＳ７）。

ここで、例えば文字列格納レジスタ１１に格納された８
文字データの何れにもターミネータコードが存在しない
場合には、ターミネータ判定ゲート１２では何れも不一
致判定が成され、プライオリティエンコーダ１５の出力
信号Ｅ（≠ｌ）となる（ステップＳ８）。

この場合、上記ステップＳ４において転送された文字デ
ータに続き、上記ステップＳ７において文字列格納レジ
スタ１１に格納された８文字データが、上記ステップＳ
６において明らかにされた転送処理済み文字データの最
終アドレスに基づきキャッシュメモリから読出され他の
メモリに対し転送される（ステップＳ９）。すると、再
び上記ステップＳ６に戻り、上記式（１）におけるソー
ス。

ディスティネーションアドレスには、前回８文字分のデ
ータ転送が終了したことに応じて「８」が加算され（例
えば・Ｆ　Ｆ　Ｆ、　＋　８−−−−　Ｆ　Ｆ　Ｆ　８
　）、現時点における転送処理済みの最終アドレスが明
らかにされる。

こうして、上記ステップ８６〜Ｓ９の処理１判断を繰返
すことで、順次８文字データの一括転送が行なわれる状
態で、ステップＳ８において、例えばターミネータ判定
ゲート１２ｅからアントゲ−）ＡＮＤ４を介して論理“
１°が出力され、プライオリティエンコーダ１５の出力
信号Ｅ（−１）によりターミネータコードありの判定が
成されると、このプライオリティエンコーダ１５から出
力されるターミネータコードの存在桁位置を示す信号Ｙ
　（−４）に基づき、該ターミネータコードによって区
切られた文字列データの最終アドレスＸが求められる。

そして、現在文字列格納レジスタ１１に格納されている
文字データの先頭アドレスから上記ステップＳ８でのタ
ーミネータ判定に基づく最終アドレスＸまでの５文字分
のデータが上記ステップＳ９において既に転送された文
字データに続いて転送される（ステップ５１０）。この
場合、上記ステップＳ４及びＳ９及びＳ１ｏのそれぞれ
の転送処理により転送された一連の文字データが、ター
ミネータコードにより区切られた１つの文字列データと
して検索転送されたことになる。

したがって、上記構成の文字列処理装置にょれば、６４
ビツトのデータバスを使用して８文字データずつのター
ミネータ判定処理を行ない、ターミネータコードが存在
する最も先頭に近いアドレスデータを得るようにしたの
で、予め入力された多数連続する文字データの１区切り
の文字列データを素早く検出することができるばかりで
なく、その文字列データの転送処理等も高速化すること
が可能になる。これにより、文字列処理の多いＣｏｍｐ
ｉ　ｌｅｒ言語やＣ０ＢＯＬで書かれたプログラムの実
行時間をより高速化することができる。

尚、上記実施例では、ターミネータ判定処理を８文字ず
つ行ない、その８文字データの一括転送を行なっている
が、この１回の処理に対応する文字データの数は８文字
（８バイト）に限定されることなく、対象となるデータ
量に応じて設定すればよい。

また、上記実施例では、ターミネータコードの検索によ
る１文字列の転送処理を行なったが、文字列内の特定文
字の検索を行なう場合でも、上記同様にして処理速度の
高速化が可能になる。

［発明の効果コ 以上のように本発明によれば、予め設定された複数の連
続する文字データを一括して格納する文字列格納レジス
タと、この文字列格納レジスタに格納された全ての文字
データのそれぞれに対し特定データが存在するか否かを
一括して判定する特定データ判定ゲートと、この特定デ
ータ判定ゲートにおける個々の文字データの判定結果の
出力を上記文字列格納レジスタの文字データ未格納位置
に対応して禁止するゲート出力禁止手段と、上記特定デ
ータ判定ゲートにおいて特定データが存在することの判
定が成された際にその特定データ存在位置に対応する文
字データの先頭に最も近いところの上記文字列格納レジ
スタの文字レジスタ番号を出力するプライオリティエン
コーダとを備えて構成したので、多数連続する文字デー
タの中の最初の特定データを上記予め設定された複数の
文字データ毎に一括検索することができ、例えば人力文
字列の終了位置を検索する際に、その先頭文字から１文
字ずつの文字判定を繰返し行なう必要なく、文字列のサ
ーチ、マージ、比較、転送等の文字列処理を高速化する
ことが可能になる。

【図面の簡単な説明】

第１図は本発明の一実施例に係わる文字列処理装置の構
成を示す回路図、第２図は上記文字列処理装置による文
字列転送処理を示すフローチャートである。 １１・・・文字列格納レジスタ、ｌｌａ〜ｌｌｈ・・・
文字レジスタ、１２ａ〜１２ｈ・・・ターミネータ判定
ゲート、１３・・・コードレジスタ、１４・・・マスク
ビット生成器、１５・・・プライオリティエンコーダ、
ＡＮＤＯ〜ＡＮＤ７・・・アンドゲート、ＦＦ・・・フ
リップフロップ。

Claims (1)

1. 【特許請求の範囲】 予め設定された複数の連続する文字データを一括して格
   納する文字列格納レジスタと、 この文字列格納レジスタに格納された全ての文字データ
   のそれぞれに対し特定データが存在するか否かを一括し
   て判定する特定データ判定ゲートと、 この特定データ判定ゲートにおける個々の文字データの
   判定結果の出力を上記文字列格納レジスタの文字データ
   未格納位置に対応して禁止するゲート出力禁止手段と、 上記特定データ判定ゲートにおいて特定データが存在す
   ることの判定が成された際にその特定データ存在位置に
   対応する文字データの先頭に最も近いところの上記文字
   列格納レジスタの文字レジスタ番号を出力するプライオ
   リティエンコーダとを具備したことを特徴とする文字列
   処理装置。