JPH03254238A - データ多重化方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は時分割多重装置に於て低速回線に入力される外
部クロックに同期したデータを多重化し。

対向局に於て再生し出力するデータ多重化方式に関する
。

（従来の技術） 従来、この種のデータ多重化方式では１人力データは、
多重装置より供給する内部タイミング信号に同期したデ
ータに限られており１多重装置外部より供給される外部
タイミング信号に同期したデータは多重化を行わない構
成となっていた。

（発明が解決しようとする課題） 上述した従来の多重化方式に於て１内部タイミング信号
は装置内の多重化に必要なタイミング信号に同期して作
成されているため、内部タイミング信号に同期している
データが入力された場合には、何の問題もなく多重化す
ることができる。そして、対向局に送られたデータは、
対向局内にて作成されたデータ送信用タイミング信号に
同期され外部機器に送られる。ところが、外部タイミン
グ信号に同期したデータが入力された場合、外部タイミ
ング信号の周波数が内部タイミング信号の公称周波数よ
りわずかでも異なっていると、多重化したときに、外部
タイミング信号の周波数が内部タイミング信号より高い
場合にはデータ抜けが発生する。一方、外部タイミング
信号の周波数が内部タイミング信号よりも低い場合には
データの重複が発生し、対向局にて再生した場合、伝送
エラーが発生してしまう欠点があった。

そこで２本発明の技術的課題は、内部タイミング信号に
同期していない外部タイミング信号に同期したデータに
対しても伝送エラーを生ずることなく伝送することので
きるデータ多重化方式を提供することにある。

（課題を解決するための手段） 本発明によれば、外部より供給されるタイミング信号を
書込クロックとしてデータを蓄積するメモリと、前記書
込みクロックと前記メモリの読出しクロックとの位相差
を検出する手段と、該位相差検出手段からの位相差情報
にもとづいて前記読出しクロックを制御して単位フレー
ム内に多重されるデータの個数をＮ＋１．Ｎ−１（Ｎは
正の整数）の交互繰り返しの配列とし、かつ前記Ｎ＋１
゜Ｎ−１の配列を組替える制御手段と、該制御手段によ
り配列されたデータと前記単位フレーム内のデータ個数
を表わすスタッフ情報とをフレーム毎に多重化する手段
とを含む送信装置を有することを特徴とするデータ多重
化方式が得られる。

本発明によれば、また、単位フレーム内にＮ＋１あるい
はＮ−１個のデータとスタッフ情報とが多重化された多
重データを受けてデータとスタッフ情報とに分離する手
段と、前記分離されたデータを蓄積するメモリと、前記
分離されたスタッフ情報にもとづいて前記メモリの書込
みクロックを制御する手段と、前記メモリの読出しクロ
ックを発生する手段と、前記書込みクロックと読出しク
ロックとの位相差を検出し該検出された位相差にもとづ
いて前記クロック発生手段を制御するクロック制御手段
とを含む受信装置を有することを特徴とするデータ多重
化方式が得られる。

本発明によれば、更に、外部より供給されるタイミング
信号を書込クロックとしてデータを蓄積する送信側メモ
リと、前記書込みクロックと前記送信側メモリの読出し
クロックとの位相差を検出する手段と、該位相差検出手
段からの位相差情報にもとづいて前記読出しクロックを
制御して単位フレーム内に多重されるデータの個数をＮ
＋１゜Ｎ−１（Ｎは正の整数）の交互繰り返しの配列と
し、かつ前記Ｎ＋１．Ｎ−１の配列を組替えるスタッフ
制御手段と、該スタッフ制御手段により配列されたデー
タと前記単位フレーム内のデータ個数を表わすスタッフ
情報とをフレーム毎に多重化する手段とを含む送信装置
と； 単位フレーム内にＮ＋１あるいはＮ−１個のデータとス
タッフ情報とが多重化された多重データを受けてデータ
とスタッフ情報とに分離する手段と、前記分離されたデ
ータを蓄積する受信側メモリと、前記分離されたスタッ
フ情報にもとづいて前記受信側メモリの書込みクロック
を制御する手段と、前記受信側メモリの読出しクロック
を発生する手段と、前記書込みクロックと読出しクロッ
クとの位相差を検出し該検出された位相差にもとづいて
前記クロック発生手段を制御するクロック制御手段とを
含む受信装置とを有することを特徴とするデータ多重化
方式が得られる。

［実施例］ 次に１本発明について図面を参照して説明する。

第１図は２本発明の一実施例を送信側について示すブロ
ック図である。

第１図に於て、データ入力端子１．外部タイミング信号
入力端子２はインタフェース回路１１を経てバッファメ
モリ３に接続される。外部タイミング信号入力端子２は
また。インタフェース回路１１を介して位相比較回路４
にも接続される。メモリ読出しクロック生成回路６は基
準クロック発生回路７よりの基準クロックにもとづいて
メモリ読出しクロックを生成し、スタッフ制御回路５に
出力する。スタッフ制御回路５は位相比較回路４の出力
によりメモリ読出しクロックを制御しバッファメモリ３
へ出力する。位相比較回路４は、外部タイミング信号と
メモリ読出しクロックとの位相を比較し、比較結果をス
タッフ制御回路５．タイミング調整回路８に出力する。

多重制御回路９は、バッファメモリ３の出力とタイミン
グ調整回路８の出力、すなわちスタッフ制御情報を多重
化し、多重データを出力端子１０より出力する。

第２図は本発明の一実施例を受信（再生）側について示
すブロック図である。

第２図に於て、多重データ入力端子２４は分離制御回路
１２に接続され２分離制御回路１２にて分離されたデー
タはバッファメモリ１７に出力され、スタッフ制御情報
はタイミング調整回路１６に出力される。メモリ書込み
クロック生成回路１４は、基準クロック発生回路１３よ
りの基準クロックにもとづいてメモリ書込みクロックを
生成し。

デスタッフ制御回路１５に出力する。デスタッフ制御回
路１５は、タイミング調整回路１６の出力によりメモリ
書込みクロックを制御し、バッファメモリ１７１位相比
較回路１８に出力する。位相比較回路１８は、ＶＣＸＯ
（電圧制御水晶発振器）２０にて生成されバッファメモ
リ１７に人力されるクロックと、デスタッフ制御回路１
５の出力とを比較し、比較結果出力はローパスフィルタ
１つを経てＶＣＸＯ２０に入力される。バッファメモリ
１７から読出された出力データはインタフェース回路２
１を経てデータ出力端子２２に接続され。

ＶＣＸＯ２０の出力はインタフェース回路２１を経てデ
ータ送出用タイミング信号出力端子２３に接続される。

次に１本発明の詳細な説明する。

第３図は送信側の各部の信号を、第４図は受信側の各部
の信号を示したものである。

第１図及び第３図に於て、入力端子１に入力されたデー
タ３１は外部タイミング信号入力端子２に人力された信
号３２によりバッファメモリ３に書き込まれる。メモリ
読みだしクロック生成回路６の読出しクロック３３はス
タッフ制御回路５に加えられる。スタッフ制御回路５に
於て、単位区間内Ｎ個（図中Ａ−Ｅ）のクロックをＮ＋
１個。

Ｎ−１個のように交互に制御しバッファメモリ３に加え
る。この制御されたクロック３４によりバッファメモリ
３よりデータを読出し、多重制御回路９に入力する。こ
こで外部タイミング信号３２と読みだしクロック３３の
周波数が等しい場合。

Ｎ＋１個、Ｎ−１個の交互繰り返しは規則正しく行われ
る。

仮りに、外部タイミング信号３２の周波数が読出しクロ
ック３３の周波数よりわずかに高いとする。この場合１
位相差がクロック１個分生じた時に位相比較回路４の出
力３５がイネーブルとなる。

このイネーブル情報を受けたスタッフ制御回路５の出力
はこの位相差を減少させる方向に制御を行い、出力クロ
ック３４のＮ＋１個の状態を連続させる（出力３４のａ
、ｂ区間）。この制御により位相差が減少し、Ｎ＋１個
、Ｎ−１個の繰り返しが連続する。この後位相差がクロ
ック１個分生ずる毎に上記制御が行われる。また、単位
区間内に於けるデータの個数Ｎ＋１．またはＮ−１を判
別する情報（スタッフ情報）３６がタイミング調整回路
８により生成され壱重制御回路９に送られる。

第３図ではＮ＋１の場合情報３６は“１”　Ｎ−１の場
合情報３６は“０′としている。多重制御回路９ではバ
ッファメモリ３より読みだしたデータと、タイミング調
整回路８の出力３６を多重化処理し、第３図３７の形式
で出力端子１０に出力する。

外部タイミング信号３２の周波数か読みだしクロック３
３の周波数よりわずかに低い場合にはＮ−１個の状態が
連続することになり、他は前記と同様の処理が行われる
。これにより内部の読出しクロック３３（または送信同
期タイミング信号）と周波数が異なる外部タイミング信
号３２に同期したデータを誤りなく多重処理できる。

次に、受信側の動作について説明する。

第２図と第４図に於て、多重データ入力端子２４から入
力されたデータ４１は分離制御回路１２によりデータ部
分４２とスタッフ情報４３とに分離される。メモリ書き
込みクロック生成回路１４にて生成されたクロックは、
デスタッフ制御回路１５に入力される。デスタッフ制御
回路１５はタイミング調整回路１６を経たスタッフ情報
４３に従いメモリ書き込みクロックを制御し、制御され
たクロック４４を生成する。このクロック４４により分
離制御回路１２で分離されたデータ４２はバッファメモ
リ１７に書き込まれる。バッファメモリ１７からデータ
を読みだすクロック４５はＶＣＸＯ２０により生成され
る。位相比較回路１８は、制御された書き込みクロック
４４と読みだしクロック４４と読みだしクロック４５と
の位相差を比較し、その結果をローパスフィルタ１９を
経てｖＣＸＯ２０に出力する。ＶＣＸＯ２０は人力され
た位相差情報により制御された書き込みクロック４４と
読みだしクロック４５との位相差が最小となるように出
力クロックの周波数または位相をゆるやかに変化させる
。この制御により入力データの周波数変化に追従する形
で出力データ４６がインタフェース回路２１を経て出力
端子２２より出力される。またＶＣＸＯ２０の出力　す
なわち読出しクロック４５は、出力データの受信タイミ
ング信号としてインタフェース回路２１を経て出力端子
２３より出力される。

（発明の効果） 以上説明したように本発明は、単位区間内Ｎ個のデータ
を多重化する場合Ｎ＋１個、Ｎ−１個の交互繰り返しの
形態に変化させ１人力データの変動によりＮ＋１個の連
続またはＮ−１個の連続という形式でスタッフ処理を行
い、スタッフ情報をデータとともに時分割多重処理して
対向局に伝送し、対向局に於ては受信したスタッフ情報
及びＶＣＸＯを用いて時分割多重されたデータを再生し
た端末装置に出力することにより、多重化装置内の内部
タイミング信号と同期していない外部より供給される外
部タイミング信号に同期したデータを誤りなく時分割多
重伝送でき、伝送効率を向上させる効果がある。

【図面の簡単な説明】

第１図は本発明の送信側部分の一実施例のブロック図、
第２図は本発明の受信側部分の一実施例のブロック図、
第３図は送信側の各部の信号を示した図、第４図は受信
側の各部の信号を示した図である。 １・・・外部タイミング信号入力端子、２・・データ入
力端子、３・・・バッファメモリ、４・・・位相比較回
路、５・・・スタッフ制御回路、６・・・メモリ読出し
クロック生成回路、７・・・基準クロック発生回路、８
・・・タイミング調整回路、９・・・多重制御回路、１
０・・・多重データ出力端子、１１・・・インタフェー
ス回路、１２・・・分離制御回路、１３・・・基準クロ
ック発生回路、１４・・・メモリ書き込みクロック生成
回路１５・・・デスタッフ制御回路、１６・・・タイミ
ング調整回路、１７・・・バッファメモリ、１８・・・
位相比較回路、１９・・・ローパスフィルタ、２０・・
・ｖｃｘｏ。 ２１・・・インタフェース回路、２２・・・データ出力
端子、２３・・・データ送出用タイミング信号出力端子
。 ２４・・・多重データ入力端子。

Claims (1)

1. 【特許請求の範囲】 １）外部より供給されるタイミング信号を書込クロック
   としてデータを蓄積するメモリと、前記書込みクロック
   と前記メモリの読出しクロックとの位相差を検出する手
   段と、該位相差検出手段からの位相差情報にもとづいて
   前記読出しクロックを制御して単位フレーム内に多重さ
   れるデータの個数をＮ＋１、Ｎ−１（Ｎは正の整数）の
   交互繰り返しの配列とし、かつ前記Ｎ＋１、Ｎ−１の配
   列を組替える制御手段と、該制御手段により配列された
   データと前記単位フレーム内のデータ個数を表わすスタ
   ッフ情報とをフレーム毎に多重化する手段とを含む送信
   装置を有することを特徴とするデータ多重化方式。 ２）単位フレーム内にＮ＋１あるいはＮ−１個のデータ
   とスタッフ情報とが多重化された多重データを受けてデ
   ータとスタッフ情報とに分離する手段と、前記分離され
   たデータを蓄積するメモリと、前記分離されたスタッフ
   情報にもとづいて前記メモリの書込みクロックを制御す
   る手段と、前記メモリの読出しクロックを発生する手段
   と、前記書込みクロックと読出しクロックとの位相差を
   検出し該検出された位相差にもとづいて前記クロック発
   生手段を制御するクロック制御手段とを含む受信装置を
   有することを特徴とするデータ多重化方式。 ３）外部より供給されるタイミング信号を書込クロック
   としてデータを蓄積する送信側メモリと、前記書込みク
   ロックと前記送信側メモリの読出しクロックとの位相差
   を検出する手段と、該位相差検出手段からの位相差情報
   にもとづいて前記読出しクロックを制御して単位フレー
   ム内に多重されるデータの個数をＮ＋１、Ｎ−１（Ｎは
   正の整数）の交互繰り返しの配列とし、かつ前記Ｎ＋１
   、Ｎ−１の配列を組替えるスタッフ制御手段と、該スタ
   ッフ制御手段により配列されたデータと前記単位フレー
   ム内のデータ個数を表わすスタッフ情報とをフレーム毎
   に多重化する手段とを含む送信装置と； 単位フレーム内にＮ＋１あるいはＮ−１個のデータとス
   タッフ情報とが多重化された多重データを受けてデータ
   とスタッフ情報とに分離する手段と、前記分離されたデ
   ータを蓄積する受信側メモリと、前記分離されたスタッ
   フ情報にもとづいて前記受信側メモリの書込みクロック
   を制御する手段と、前記受信側メモリの読出しクロック
   を発生する手段と、前記書込みクロックと読出しクロッ
   クとの位相差を検出し該検出された位相差にもとづいて
   前記クロック発生手段を制御するクロック制御手段とを
   含む受信装置とを有することを特徴とするデータ多重化
   方式。