JPH03247026A - Ｓｄ受信機の同相合成制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 受信信号を同相合成する際における受信機の制御方式に
関し、 位相等化能力を向上し、小型化、低消費電力化したＳＤ
受信機の同相合成制御方式を提供することを目的とし、 主信号と副信号とを周波数変換器を経てＩＦ信号に変換
した出力の位相差の信号に応じて一方の周波数変換器に
供給する局発信号を移相部を経て移相して両ＩＦ信号を
合成部において同相合成するＳＤ受信機において、両Ｉ
Ｆ信号のレベルを検出するレベル検出部と、ＩＰ周波数
の局発信号を発生するＩＦ局部発振器と、ＩＦ局発信号
と両ＩＦ信号とを位相比較する位相比較部と、ＩＦ局発
信号をレベル検出部で検出されたＩＦ信号レベルと等レ
ベルで位相比較部へ供給するレベル制御部と、位相比較
部の出力を増幅する直流増幅器と、直流増幅器の利得を
レベル検出部で検出されたＩＦ信号レベルに応じて低下
させる利得制御部と、両直流増幅器の出力の差をとって
位相差の信号を発生する減算器とを有する位相検出部を
設ける。

〔産業上の利用分野］ 本発明は、スペースダイバーシチ（ＳＤ）受信方式にお
いて、両受倍信号を同相合成する際における受信機の制
御方式に関するものである。

近年のＳＤ受信方式においては、メインアンテナからの
受信信号と、サブアンテナからの受信信号とに対して位
相検出を行って、同相になるように処理を行ってから合
成する同相合成方式が主流となっており、さらにマルチ
キャリア方式では分割帯域ごとの個別制御同相合成方式
が用いられている。

そのため、同相合成方式のＳＤ受信方式における、ＳＤ
等化能力の改善と、位相検出部を含めた制御回路の低消
費電力化と回路の簡単化、さらには制御回路全体のＬＳ
Ｉ化が、従来から強く求められている。

そこで、ＳＤ等化能力の改善とともに、位相検出部を含
む制御回路の簡単化を可能にするＳＤ受信機の制御方式
が要望される。

（従来の技術〕 第５図は、従来のスペースダイノ＼−シチ受信機を示し
たものであって、１，２は高周波（ＲＦ）信号を中間周
波（ＩＦ）信号に変換する周波数変換部（ＦＣ）、３は
無限位相器（ＥＰＳ）、４は局部発振器（ＬＯ）、５．
６は分岐部を構成するハイブリッド（Ｈ）、７は合成部
を構成するノ＼イブリント（Ｈ）、８．９は狭帯域フィ
ルタ（ＢＰＦ）、１０〜１２は自動利得制御（ＡＧＣ）
増幅器、１３は位相検出部（ＰＣ）、１４は直流増幅器
、１５はＥ　Ｐ　Ｓ　ｉ！＋御部である。

第５図において、メインアンテナからの主信号と、サブ
アンテナからの副信号とは、それぞれ周波数変換部１．
２において、局部発振器４からの局発信号によってＩＦ
倍信号変換され、ハイブリッド５．６に入力される。ハ
イブリッド５．６の位相差０°の出力は、ハイブリッド
７において同相で合成され、ＡＧＣ増幅器１２を経て増
幅されて合成出力を得る。

一方、ハイブリッド５の位相差Ｏ°の成分と、ハイブリ
ッド６の位相差−９０°の成分とは、それぞれ狭帯域フ
ィルタ８．９を経て帯域制限され、ＡＧＣ増幅器１０．
１１によって一定レベルに増幅されたのち、位相検出部
１３に加えられて両信号間の位相差を検出される。位相
検出部１３からの位相差に比例した大きさを有する信号
は、直流増幅器１４を経て増幅されたのち、ＥＰＳ制御
部１５に加えられる。

ＥＰＳ制御部１５においては、互いに直交する２種類の
制御信号ＳＩＮ、ＣＯ３を出力して、無限位相器３の移
相角を制御することによって、周波数変換部２に供給さ
れる局発信号の位相を、周波数変換部１の局発信号に対
して変化させ、これによって、位相検出部１３における
割入力信号が９０°の位相差になり、位相検出部１３の
出力が最小になるようにし、これによって結果的にハイ
ブリッド７で合成される両信号が同位相になるようにす
る。

［発明が解決しようとする課題］ 第５図に示された従来方式では、位相検出部１３におい
て割入力信号の位相差を正しく検出するためには、割入
力信号が等振幅であることが必要である。このため、両
系にＡＧＣ増幅器１０．１１を使用して主信号と副信号
のレベルが一定になるようにしている。

しかしながら、ＡＧＣ増幅器の出力レベルは変化するこ
とがあり、そのためＡＧＣ増幅器の出力レベルの変化に
基づく位相差検出誤差による、ＳＤ等化能力の劣化が生
じる。さらにＡＧＣ増幅器においては、多数のＩＦ増幅
器を使用するため、回路規模が増大し大型化して、消費
電力も増加する。

このため、特にマルチキャリア方式による個別制御同相
合成方式のＳＤ受信機では、従来から要求されている等
化能力の高性能化、ＬＳＩ化に伴う回路構成の簡単化を
実現出来ないという問題があった。

本発明はこのような従来技術の課題を解決しようとする
ものであって、同相合成形ＳＤ受信機の位相検出部にお
いて、ＡＧＣ増幅器に起因する主。

副両信号のレベル差に基づく位相差検出誤差を減少させ
て等化能力を向上するとともに、位相検出部と制御回路
の小型化、低消費電力化を可能にし、さらにこれによる
回路のＬＳＩ化を促進できるＳＤ受信機の同相合成制御
方式を提供することを目的としている。

〔課題を解決するための手段］ 本発明は第１図にその原理的構成を示すように、主信号
と副信号とをそれぞれ周波数変換器１，２を経てＩＰ倍
信号変換した出力の位相差の信号に応して一方の周波数
変換器に供給する局発信号を移相部１６を経て移相する
ことによって両ＩＦ信号を合成部７において同相合成す
るＳＤ受信機において、レベル検出部２１．２２と、Ｉ
Ｆ局部発振器２３と、位相比較部２４．２５と、レベル
制御部２６．２７と、直流増幅器２９．３０と、利得制
御部３２．３３と、減算器３１とを有する位相検出部２
０を設けたものである。

ここで、レベル検出部２１は両ＩＦ信号のレベルをそれ
ぞれ検出するものであり、ＩＦ局部発振器２３は、ＩＦ
周波数のＩＦ局発信号を発生するものである。位相比較
部２４．２５は、ＩＦ局発信号と両ＩＦ信号とをそれぞ
れ位相比較するものであり、レベル制御部２６．２７は
ＩＦ局発信号をレベル検出部２１．２２で検出されたＩ
Ｆ信号レしベと等しいレベルで位相比較部２４．２５へ
供給するものである。また直流増幅器２９．３０は、位
相比較部２４．２５の出力をそれぞれ増幅するものであ
り、利得制御部３２．３３は、直流増幅器２９．３０の
利得をレベル検出部２１．２２で検出されたＩＦ信号レ
ベルに応じて低下させるものである。減算器３１は、両
直流増幅器２９゜３０の出力の差をとって位相差の信号
を発生する。

〔作用〕

本発明において対象とするスペースダイバーシチ（ＳＤ
）受信機は、主信号と副信号とをそれぞれ周波数変換器
１，２を経てＩＰ倍信号変換し、一方の周波数変換器に
供給する局発信号を、移相部１６において、両ＩＦ信号
出力の位相差の信号に応じて移相して、両ＩＦ信号を合
成部７において同相合成することによって所要の合成出
力を得るものである。

このようなＳＤ受信機において次のような移相検出部２
０を設けて、両ＩＦ信号出力の位相差を検出した信号を
作成する。

すなわち、レベル検出部２１．２２によって、両ＩＦ信
号のレベルをそれぞれ検出する。またＩＦ局部発振器２
３によって、ＩＦ周波数のＩＦ局発信号を発生する。

そして位相比較部２４．２５で、ＩＦ局発信号と両ＩＦ
信号とをそれぞれ位相比較するが、この際、レベル制御
部２６．２７で、ＩＦ局発信号をレベル検出部２１．２
２で検出されたＩＦ信号レベルと等しいレベルで位相比
較部２４．２５へ供給するように制御を行う。

このようにして得られた位相比較部２４．２５の出力を
それぞれ直流増幅器２９．３０で増幅するが、この際、
利得制御部３２．３３によって、レベル検出部２１．２
２で検出されたＩＦ信号レベルに応して直流増幅器２９
．３０の利得を低下させる。

そして、減算器３１によって両直流増幅器２９゜３００
出力の差をとって得られた信号を、移相部１６へ供給す
る位相差の信号として出力する。

従って、本発明の方式によれば、ＡＧＣ増幅器に起因す
る主、副両信号のレベル差によって生しる、位相検出部
における位相差検出誤差を減少させて等化能力を向上す
ることができる。かつＡＧＣ増幅器等を使用しないので
、位相検出部と制御回路の小型化２低消費電力化が可能
になる。

（実施例〕 第２図は本発明の一実施例を示したものであって、第５
図におけると同じものを同じ番号で示し、２０は本発明
における位相検出部である。位相検出部２０において、
２１．２２はレベル検出部（ＤＥＴ）、２３はＩＦ局発
信号を発生するＩＦ局部発振器（ＬＯ）、２４．２５は
位相比較部（ＭＩＸ）、２６．２７はレベル制御部（Ｄ
Ｂ）、２８は分岐部を構成するハイブリッド（Ｈ）、２
９．３０は出力電圧可変形の直流増幅器、３１は減算器
、３２．３３は直流増幅器２９．３０の利得の制御を行
う利得制御部（ＣＯＮＴ）である。

第２図において、主信号と副信号とは、それぞれ周波数
変換部１．２において、局部発振器４からの局発信号に
よってＩＦ倍信号変換され、ハイブリッド５，６に入力
される。ハイブリッド５６の位相差Ｏ°の出力は、ハイ
ブリッド７において同相で合成され、ＡＧＣ増幅器１２
を経て増幅されて合成出力を得る。

一方、ハイブリッド５の位相差Ｏ°の成分と、ハイブリ
ッド６の位相差−９０°の成分とは、それぞれ狭帯域フ
ィルタ８，９を経て帯域制限されたのち、位相検出部２
０に加えられる。

位相検出部２０において、ＩＦ局部発振器２３のＩＦ局
発信号は、ハイブリッド２８によって分岐されて、レベ
ル制御部２６．２７に入力される。

一方、レベル検出部２１．２２によって、主信号に基づ
くＩＰ倍信号、副信号に基づ＜ＩＦ倍信号のレベルをそ
れぞれ検出し、この検出信号によってそれぞれレベル制
御部２６．２７を制御することによって、位相比較部２
４．２５において、ＩＦ信号入力とレベル制御部２６．
２７からのＩＦ局発信号のレベルとがそれぞれ等しくな
るようにする。これによって、位相比較部２４．２５に
おいて、それぞれＩＦ局発信号を基準とした主信号と副
信号の位相を示す信号が発生する。

位相比較部２４．２５からの位相成分の信号は、直流増
幅器２９．３０において増幅されるが、この際直流増幅
器２９．３０の利得を利得制御部３２．３３の出力によ
って個別に制御する。この場合の制御は、位相比較部２
４．２５がないとき、レベル検出部２１．２２で検出さ
れたレベルの大小に応じて直流増幅器２９．３０の利得
を低または高に変化させることによって、直流増幅器２
９゜３０の出力が等しい一定値になるように制御する場
合の制御信号を、利得制御部３２．３３から出力するこ
とによって行われる。

減算器３１においては、直流増幅器２９．３０の出力の
減算を行う。これによって、減算器３１から、主信号と
副信号の位相差に応じた大きさの信号が、位相検出部２
０の位相差検出信号として得られる。位相検出部２０の
位相差検出信号はＥＰＳｆ＃Ｉ御部１５に入部１５、こ
れによってＥＰＳ制御部１５から制御信号ＳＩＮ、ＣＯ
３が出力される。無限位相器３はこれによって移相量を
変化して、局部発振器４からの局発信号の位相を変化さ
せて周波数変換部２に供給するので、位相検出部２０の
位相差検出信号が最小になるように制御が行われて、結
果的にハイブリッド７において主信号と副信号が同相で
合成されるようになる。

第３図はＥ　Ｐ　Ｓ　ＩＩＩ御部の一構成例を示したも
のであって、３５はアナログディジタル（Ａ／Ｄ）コン
ハ゛−タ、３６はサンプリング回路、３７はフリップフ
ロツプ（ＦＦ）、３８　３９はカウンタ、４０．４１は
リードオンリーメモリ　（ＲＯＭ）、４２．４３はディ
ジタルアナログ（Ｄ／Ａ）コンバータである。

第３図において、アナログ信号からなる位相誤差信号は
、Ａ／Ｄコンバータ３５においてディジタル信号に変換
される。サンプリング回路３６は、マイコン制御によっ
て、Ａ／Ｄコンバータ３５のディジタル信号出力をサン
プリングして、位相差検出信号が増加したか否かを示す
出力を発生する。

ＦＦ３７は所定クロックによってサンプリング回路３６
の出力をラッチして、増加を示す′１″の出力またはそ
れ以外の場合を示す°“０゛の出力を発生する。

カウンタ３Ｂ、３９は直列に接続されたそれぞれ４ビツ
トのカウンタからなり、ＦＦ３７の出力が“１′″のと
きカウントアツプし、それ以外のとき変化しない。

ＲＯＭ４０．４１はカウンタ３Ｂ、３９のカウント値を
アドレスとして、位相角を直交方向に分解したＳＩＮと
ＣＯ３の信号を発生する。Ｄ／Ａコンバータ４２．４３
は、ディジタル値からなるＲＯＭ４０．４１の出力をそ
れぞれアナログ信号に変換して出力する。これらの信号
は、無限位相器３において、前述のように局部発振器４
からの局発信号を移相させるために用いられる。

第４図（ａ）、　（ｂ）、　（Ｃ）は、ＥＰＳ制御部の
制御を説明するものである。

いま、第４図（ａ）に示すように、位相検出部２０にお
いて（Ａ）に示すような主信号位相検出信号と、これと
同し大きさのＣＢ）に示すような副信号位相検出信号と
が発生したとすると、減算器３１において（Ａ）−（Ｂ
）の減算が行われたとき、減算結果は第４図０：１）に
示すようになるが、これを１サイクル期間に例えば９回
サンプリングして、順次取り出して、無限位相器３を制
御する。

第４図（Ｃ）は無限位相器の制御が行われて主信号位相
検出信号と、副信号位相検出信号とが同相になった状態
を示している。この状態では主信号と副信号とは同相に
なって、同相合成が行われるようになる。

本発明におけるＥ　Ｐ　Ｓ　！ＩＩ御部は、前述のよう
にマイコン制御によって時分割動作を行うように構成す
ることができる。従ってマルチキャリア方式の個別制御
同相合成方式に適用する場合に、回路構成を簡潔にし、
小型化を図ることが可能となる。

〔発明の効果〕

以上説明したように本発明によれば、同相合成形ＳＤ受
信機の位相検出部において、ＡＧＣ増幅器に起因する主
、副側信号のレベル差に基づく位相差検出誤差を減少さ
せて等化能力を向上することができる。さらに位相検出
部を含む制御回路の小型化、低消費電力化を可能にし、
これによる回路のＬＳＩ化を促進することが可能になる
。従って、マルチキャリア方式の個別制御合成方式に通
用した場合、特に有利である。

【図面の簡単な説明】

第１図は本発明の原理的構成を示す図、第２図は本発明
の一実施例を示す図、第３図はＥＰＳ制御部の一構成例
を示す図、第４図（ａ）、　（ｂ）、　（Ｃ）は、ＥＰ
Ｓ制御部の制御を説明する図、第５図は従来のスペース
ダイバーシチ受信機を示す図である。 １．２は周波数変換器、７は合成部、１６は移相部、２
０は位相検出部、２１．２２はレベル検出部、２３はＩ
Ｆ局部発振器、２４．２５は位相比較部、２６．２７は
レベル制御部、２９．３０は直流増幅器、３１は減算器
である。

Claims (1)

1. 【特許請求の範囲】 主信号と副信号とをそれぞれ周波数変換器（１，２）を
   経てＩＦ信号に変換した出力の位相差の信号に応じて一
   方の周波数変換器に供給する局発信号を移相部（１６）
   を経て移相することによって画ＩＦ信号を合成部（７）
   において同相合成するＳＤ受信機において、 該画ＩＦ信号のレベルをそれぞれ検出するレベル検出部
   （２１，２２）と、 ＩＦ周波数のＩＦ局発信号を発生するＩＦ局部発振器（
   ２３）と、 該ＩＦ局発信号と前記画ＩＦ信号とをそれぞれ位相比較
   する位相比較部（２４，２５）と、前記ＩＦ局発信号を
   レベル検出部（２１，２２）で検出されたＩＦ信号レベ
   ルと等しいレベルで位相比較部（２４，２５）へ供給す
   るレベル制御部（２６，２７）と、 該位相比較部（２４，２５）の出力をそれぞれ増幅する
   直流増幅器（２９，３０）と、 該直流増幅器（２９，３０）の利得をレベル検出部（２
   １，２２）で検出されたＩＦ信号レベルに応じて低下さ
   せる利得制御部（３２，３３）と、該両直流増幅器（２
   ９，３０）の出力の差をとって前記位相差の信号を発生
   する減算器（３１）と を有する位相検出部（２０）を設けたことを特徴とする
   ＳＤ受信機の同相合成制御方式。