JPH03246971A - Charge-coupled device and solid-state image sensing device using same - Google Patents

Charge-coupled device and solid-state image sensing device using same

Info

Publication number
JPH03246971A
JPH03246971A JP2044796A JP4479690A JPH03246971A JP H03246971 A JPH03246971 A JP H03246971A JP 2044796 A JP2044796 A JP 2044796A JP 4479690 A JP4479690 A JP 4479690A JP H03246971 A JPH03246971 A JP H03246971A
Authority
JP
Japan
Prior art keywords
transfer
gap
potential
charge
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2044796A
Other languages
Japanese (ja)
Other versions
JP3028823B2 (en
Inventor
Masayuki Matsunaga
誠之 松長
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2044796A priority Critical patent/JP3028823B2/en
Publication of JPH03246971A publication Critical patent/JPH03246971A/en
Priority to US07/962,003 priority patent/US5210433A/en
Application granted granted Critical
Publication of JP3028823B2 publication Critical patent/JP3028823B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To enhance reliability by a method wherein a gap-potential control electrode is formed so as to cover a gap between transfer electrodes and a transfer channel potential at the gap part is set between an H-level potential and an L-level potential of transfer channels under the transfer electrodes. CONSTITUTION:A prescribed control potential is impressed on a gap control electrode 6; a prescribed clock voltage is applied to a transfer electrode 4. That is to say, the part under a transfer electrode 43 is set to the H-level phiH by a clock control operation; the part under a transfer electrode 42 is shifted to the L-level phiL. Thereby, signal charges under the electrode 42 are transferred to a potential well under the electrode 43 as shown by shaded lines in the figure. On the other hand, since gaps 7 are small, a gap potential is influenced by potentials of the transfer electrodes at the front and the rear. A gap potential phiG2 at the front in the transfer direction becomes high as compared with a gap potential phiG1 at the rear. In other words, potential barriers of the gap part at the front in the transfer direction become lower than those at the rear. By a change in the potential in the gap parts, the signal charges can be transferred without residues.

Description

【発明の詳細な説明】 [発明の目的コ (産業上の利用分野) 本発明は、電荷結合素子(CCD)およびこれを用いた
固体撮像装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention (Field of Industrial Application) The present invention relates to a charge-coupled device (CCD) and a solid-state imaging device using the same.

(従来の技術) 最近、CCD撮像装置の多画素化は目覚ましいものがあ
る。二次元CCD撮像装置は通常、光電変換して信号電
荷を蓄積するフォトダイオード・アレイと、このフォト
ダイオード・アレイの信号電荷を読出す垂直CCDおよ
び水平CCDにより構成される。これらのCCD撮像装
置におけるCCDには通常、層間絶縁膜を介して互いに
オーバーラツプする二層の転送電極が用いられる。とこ
ろが最近の多画素化とCCD各部の微細化によって、第
1層転送電極と第2層転送電極間の短絡事故がしばしば
発生するという問題が生じている。
(Prior Art) Recently, the increase in the number of pixels in CCD imaging devices has been remarkable. A two-dimensional CCD imaging device is usually composed of a photodiode array that stores signal charges through photoelectric conversion, and a vertical CCD and a horizontal CCD that read out the signal charges of the photodiode array. The CCD in these CCD imaging devices usually uses two layers of transfer electrodes that overlap each other with an interlayer insulating film interposed therebetween. However, with the recent increase in the number of pixels and miniaturization of each part of the CCD, a problem has arisen in that short-circuit accidents between the first layer transfer electrode and the second layer transfer electrode often occur.

その原因は、通常転送電極が多結晶シリコン膜により形
成され、層間絶縁膜はこの転送電極を熱酸化して得られ
る酸化膜であるため、余り良質ではなく、また層間絶縁
膜の膜厚もスケーリングによって次第に薄くなっている
こと、等にある。
The reason for this is that the transfer electrode is usually formed of a polycrystalline silicon film, and the interlayer insulating film is an oxide film obtained by thermally oxidizing this transfer electrode, so the quality is not very good, and the thickness of the interlayer insulating film also scales. This means that it gradually becomes thinner, etc.

一方CCD撮像装置には、フォトダイオード・アレイを
形成することなく、垂直CCDと水平CCDのみによっ
て構成する方式もある。この場合、垂直CCD部が光電
変換部および転送部として用いられる。この方式では、
入射光学像は多結晶シリコン膜からなる転送電極を透過
して基板表面で信号電荷を生成する。ところがこの方式
においては、多結晶シリコン膜からなる転送電極は可視
光のうち赤はほぼ透過するが、それ以外の光は減衰する
。特に青の光はほとんど透過しない。したがってこの方
式をそのまま、カラーカメラ用に適用することは難しい
。これを解決するには、転送電極にITO等の透明電極
を用いることが考えられる。しかしながら、ITO等の
透明導電膜ではオーバーラツプ構造の転送電極を実現し
ようとすると適当な層間絶縁膜がなく、信頼性の高い転
送電極を得ることができない。
On the other hand, some CCD imaging devices are constructed using only vertical CCDs and horizontal CCDs without forming a photodiode array. In this case, the vertical CCD section is used as a photoelectric conversion section and a transfer section. In this method,
The incident optical image is transmitted through a transfer electrode made of a polycrystalline silicon film and generates signal charges on the substrate surface. However, in this method, the transfer electrode made of a polycrystalline silicon film transmits almost all red visible light, but attenuates other light. In particular, almost no blue light passes through. Therefore, it is difficult to apply this method as is to color cameras. To solve this problem, it is conceivable to use a transparent electrode such as ITO for the transfer electrode. However, when trying to realize a transfer electrode with an overlap structure using a transparent conductive film such as ITO, there is no suitable interlayer insulating film, making it impossible to obtain a highly reliable transfer electrode.

(発明か解決しようとする課題) 以上のように従来の二層の転送電極構造を持つCCD撮
像装置では、微細化に伴って第1層転送電極と第2層転
送電極間の短絡事故の発生が多くなっており、信頼性上
問題があった。また透明導電膜を転送電極に用いようと
すると、適当な層間絶縁膜がないため二層構造の転送電
極を形成することが難しいという問題かあった。
(Problem to be solved by the invention) As described above, in CCD imaging devices having a conventional two-layer transfer electrode structure, short-circuit accidents between the first layer transfer electrode and the second layer transfer electrode occur due to miniaturization. There was a problem with reliability. Further, when attempting to use a transparent conductive film for a transfer electrode, there was a problem in that it was difficult to form a two-layer structure transfer electrode because there was no suitable interlayer insulating film.

本発明は上記の点に鑑みなされたもので、転送電極間の
短絡事故をなくして信頼性向上を図ったCCDおよびC
CD撮像装置を提供することを目的とする。
The present invention has been made in view of the above points, and is a CCD and CCD that eliminates short-circuit accidents between transfer electrodes and improves reliability.
The object of the present invention is to provide a CD imaging device.

[発明の構成コ (課題を解決するための手段) 本発明に係るCCDは、電荷転送チャネルが形成された
半導体基板と、この基板の前記電荷転送チャネル領域上
に第1の絶縁膜を介して配列形成された。単層の導体膜
をパターニングして得られた複数の転送電極と、これら
転送電極が形成された面の少なくとも転送電極間のギャ
ップ部を覆うように第2の絶縁膜を介して形成された。
[Structure of the Invention (Means for Solving the Problems)] A CCD according to the present invention includes a semiconductor substrate in which a charge transfer channel is formed, and a first insulating film formed on the charge transfer channel region of this substrate. array formed. A plurality of transfer electrodes obtained by patterning a single-layer conductive film were formed with a second insulating film interposed so as to cover at least the gap between the transfer electrodes on the surface where these transfer electrodes were formed.

前記ギャップ部の転送チャネル電位を前記転送電極下の
転送チャネルの“H°レベル電位と“L”レベル電位の
間に設定するためのギャップ電位制御電極とを有するこ
とを特徴とする。
The device is characterized in that it includes a gap potential control electrode for setting the transfer channel potential of the gap portion between the “H°” level potential and the “L” level potential of the transfer channel below the transfer electrode.

(作用) 本発明によれば、転送電極が単層の導体膜をパターニン
グして形成されるため、微細化した場合にも従来のよう
に転送電極のオーバーラツプに起因する電極間の短絡事
故の発生が効果的に防止される。この単層の転送電極構
造は、二層多結晶シリコンの技術が開発される以前の初
期のCCDにおいて用いられていたものである。しかし
この様に単層の導体膜で転送電極を形成した場合、転送
チャネル内の各転送電極間のギャップ部には電位の障壁
や電位ポケットが形成され、そのままでは信号電荷の取
残し等による電荷転送効率の低下をもたらす。この点本
発明では、転送電極間のギャップ部の電位を転送電極上
に配設した制御電極によって制御することによって、電
荷転送効率の低下が防止される。
(Function) According to the present invention, since the transfer electrodes are formed by patterning a single-layer conductor film, even if the transfer electrodes are miniaturized, short circuit accidents between the electrodes due to the overlap of the transfer electrodes will occur as in the past. is effectively prevented. This single-layer transfer electrode structure was used in early CCDs before the development of double-layer polycrystalline silicon technology. However, when the transfer electrodes are formed using a single-layer conductor film in this way, potential barriers and potential pockets are formed in the gaps between the transfer electrodes in the transfer channel, and if left as is, electric charges due to signal charges left behind, etc. This results in a decrease in transfer efficiency. In this regard, in the present invention, the potential of the gap between the transfer electrodes is controlled by a control electrode disposed on the transfer electrodes, thereby preventing the charge transfer efficiency from decreasing.

(実施例) 以下、本発明の実施例を図面を参照して説明する。(Example) Embodiments of the present invention will be described below with reference to the drawings.

第1図は、一実施例のCCDの要部構造を示す断面図で
ある。p型シリコン基板1(全体がp型基板でも良いし
、またはn型シリコン基板にp型ウェルが形成されたも
のでもよい。以下の実施例のついても同じ)の表面部に
埋込みチャネルとなるn型の電荷転送チャネル2が形成
され、この上にゲート絶縁膜3を介して複数の転送電極
4(41,4□、・・・)が配列形成されている。転送
電極4は、CVD法により多結晶シリコン膜を堆積し、
これをパターニングして得られた、微小ギャップ7をも
って配列された単層電極である。転送電極4が形成され
た面にさらにCVDにより層間絶縁膜5が形成され、こ
の上にギャップ制御電極6が形成されている。
FIG. 1 is a sectional view showing the main structure of a CCD according to an embodiment. A buried channel is formed on the surface of a p-type silicon substrate 1 (the entire p-type substrate may be a p-type substrate, or an n-type silicon substrate with a p-type well formed therein. The same applies to the following embodiments). A type charge transfer channel 2 is formed, and a plurality of transfer electrodes 4 (41, 4□, . . . ) are formed in an array on the charge transfer channel 2 with a gate insulating film 3 interposed therebetween. The transfer electrode 4 is made by depositing a polycrystalline silicon film by CVD method,
This is a single layer electrode arranged with minute gaps 7 obtained by patterning this. An interlayer insulating film 5 is further formed by CVD on the surface on which the transfer electrode 4 is formed, and a gap control electrode 6 is formed thereon.

第2図はこの実施例のCCDの電荷転送の様子を示す。FIG. 2 shows the state of charge transfer in the CCD of this embodiment.

ギャップ制御電極6には所定の制御電位が与えられ、こ
の状態で転送電極4に所定のクロック電圧が印加される
。実際の転送りロック方式には、二相クロック、三相ク
ロック方式、四相クロック方式さらには単相クロック方
式があるが、今の場合その方式は問わない。第2図(a
)では、転送電極42下の信号電荷が次の転送電極4.
下に転送される場合の転送チャネルのポテンシャル分布
を示している。すなわちクロック制御によって転送電極
43下は“H”レベルφ、となり、転送電極4□下が“
L”レベルφ1.に移行することによって、図に斜線で
示すように転送電極42下にあった信号電荷が転送電極
4.下のポテンシャル井戸に転送される。
A predetermined control potential is applied to the gap control electrode 6, and in this state, a predetermined clock voltage is applied to the transfer electrode 4. Actual transfer lock systems include two-phase clock, three-phase clock, four-phase clock, and even single-phase clock, but any of these methods does not matter in this case. Figure 2 (a
), the signal charge under the transfer electrode 42 is transferred to the next transfer electrode 4.
It shows the potential distribution of the transfer channel in the case of downward transfer. That is, by clock control, the lower part of the transfer electrode 43 becomes "H" level φ, and the lower part of the transfer electrode 4□ becomes "H" level φ.
By shifting to the L'' level φ1., the signal charge that was under the transfer electrode 42 is transferred to the potential well under the transfer electrode 4. as shown by diagonal lines in the figure.

ここで、ギャップ7下のチャネル電位が重要な意味を持
つ。ギャップ7部のチャネル電位は前述のようにギャッ
プ制御電極6によって制御されるが、基本的にはこのギ
ャップ電位φcoは、転送チャネルの“H′″レベル電
位φ8と″L#レベル電位φ、の中間になるように設定
される。一方、ギャップ7は小さいものであるために、
ギャップ電位は前後の転送電極の電位の影響(所謂二次
元効果)を受ける。この結果、第2図(a)において信
号電荷が掃き出される転送電極4□の両側のギャップに
着目すると、転送方向前方のギャップ電位φo2が、後
方のギヤツブ電位φ旧に比べて高くなる。換言すれば、
転送方向前方のギャップ部の電位障壁が後方のそれより
低くなる。この様なギャップ部の電位変化によって、信
号電荷は取残しなく、転送されることになる。
Here, the channel potential under the gap 7 has an important meaning. The channel potential of the gap 7 portion is controlled by the gap control electrode 6 as described above, but basically this gap potential φco is the difference between the “H′” level potential φ8 and the “L# level potential φ” of the transfer channel. On the other hand, since gap 7 is small,
The gap potential is influenced by the potentials of the front and rear transfer electrodes (so-called two-dimensional effect). As a result, when focusing on the gaps on both sides of the transfer electrode 4□ from which signal charges are swept out in FIG. 2(a), the gap potential φo2 at the front in the transfer direction becomes higher than the gear potential φold at the rear. In other words,
The potential barrier at the front gap in the transfer direction is lower than that at the rear. Due to such a potential change in the gap portion, all signal charges are transferred without being left behind.

参考までに第2図(b)は、ギャップ7の電位制御を行
わない場合の電荷転送の様子を第2図(a)に対応させ
て示している。この場合、図示のようにギャップ7の部
分には″H″レベル電位電位上8も深い電位ポケット8
が形成され、信号電荷の転送に取残しが発生する。特に
ギャップ7が大きく例えば転送電極4の膜厚以上あるよ
うな場合、前述の二次元効果が少なくなり、電位ポケッ
ト8は転送電極4の電位によらず一定の深い状態に保た
れる。この状態では、ギャップ電位を制御しないと大き
な転送効率の低下に繋がる。
For reference, FIG. 2(b) shows the state of charge transfer when the potential of the gap 7 is not controlled, corresponding to FIG. 2(a). In this case, as shown in the figure, the gap 7 has a deep potential pocket 8 above the "H" level potential.
is formed, and some signal charges are left behind in the transfer. In particular, when the gap 7 is large, for example, greater than the film thickness of the transfer electrode 4, the two-dimensional effect described above is reduced, and the potential pocket 8 is maintained at a constant deep state regardless of the potential of the transfer electrode 4. In this state, unless the gap potential is controlled, the transfer efficiency will be significantly reduced.

次に本発明をより具体的にCCD撮像装置に適用した実
施例を説明する。
Next, an embodiment in which the present invention is more specifically applied to a CCD imaging device will be described.

第3図は、インターライン転送型CCD撮像装置の実施
例を示す概略平面図である。第4図(a)(b) (c
)はその要部構造を示す平面図と断面図である。p型シ
リコン基板11には光電変換および蓄積を行うn型拡散
層によるフォトダイオード12か二次元的に配列形成さ
れている。このフォトダイオード・アレイと並んで、各
フォトダイオド12の信号電荷を読出す複数本の垂直転
送CCDか形成されている。13かその垂直転送CCD
のn型埋込みチャネルである。そして垂直転送CCDを
転送された信号電荷を一水平列ずつ読出すための水平転
送CCDが設けられている。
FIG. 3 is a schematic plan view showing an embodiment of an interline transfer type CCD imaging device. Figure 4 (a) (b) (c
) are a plan view and a sectional view showing the main structure. On a p-type silicon substrate 11, photodiodes 12 formed of an n-type diffusion layer that perform photoelectric conversion and storage are arranged in a two-dimensional array. Alongside this photodiode array, a plurality of vertical transfer CCDs for reading signal charges from each photodiode 12 are formed. 13 or more vertical transfer CCD
n-type buried channel. A horizontal transfer CCD is provided for reading signal charges transferred from the vertical transfer CCD one horizontal column at a time.

14がその水平転送CCDのn型埋込みチャネルである
。垂直CCDと水平CCDの間には転送ゲート22が形
成されている。垂直転送CCDチャネル13上には、ゲ
ート絶縁膜16を介して単層の多結晶シリコン膜をパタ
ーニングした転送電極15が、第4図に示すように微小
ギャップ24をもって配列形成されている。水平転送C
ODチャネル14上にも同様に単層の多結晶シリコン膜
をパターニングした転送電極16が配列形成されている
。垂直CCDチャネル13のフォトダイオード12側に
はチャネルストップとなるp”型層17が形成されてい
る。この様に素子形成された面上に更に、層間絶縁膜1
8を介してギャップ制御電極19.20.21がAl膜
により形成されている。これら制御電極19.20.2
1は先シールド膜を兼ねている。したがって垂直CCD
部のギャップ制御電極19は、少なくともフォトダイオ
ード12の部分に窓がある状態で形成される事が必要で
あり、例えば第4図に示した例では、これをストライプ
状に垂直CCDチャネル13に沿って配列形成している
。水平CCD部のギャップ制御電極20はほぼ水平CC
D領域を全面覆っている。
14 is an n-type buried channel of the horizontal transfer CCD. A transfer gate 22 is formed between the vertical CCD and the horizontal CCD. On the vertical transfer CCD channel 13, transfer electrodes 15, which are formed by patterning a single-layer polycrystalline silicon film with a gate insulating film 16 in between, are arranged with a minute gap 24 as shown in FIG. Horizontal transfer C
Transfer electrodes 16 are also formed on the OD channel 14 by patterning a single layer polycrystalline silicon film. A p'' type layer 17 serving as a channel stop is formed on the photodiode 12 side of the vertical CCD channel 13. An interlayer insulating film 1 is further formed on the surface where the elements are formed in this way.
Gap control electrodes 19, 20, and 21 are formed of an Al film through the electrodes 8. These control electrodes 19.20.2
1 also serves as a tip shield film. Therefore the vertical CCD
The gap control electrode 19 in the section needs to be formed with a window at least in the photodiode 12 section, and for example, in the example shown in FIG. They form an array. The gap control electrode 20 of the horizontal CCD section is approximately horizontal CC
It completely covers area D.

垂直CCD部のギャップ制御電極19に与えられる制御
電位V。1と水平CCD部のギャップ制御電極20に与
えられる制御電位VG2とは、この実施例では異なる値
に設定される。具体的には、vG2がVGIより高く設
定される。これは、垂直CCDと水平CCDとでクロッ
クパルス電圧が異なるためである。すなわちフォトダイ
オード12の信号電荷を垂直CCDチャネル13に読出
す、所謂フィールドシフトゲートは、通常行われている
ようにこの実施例においても垂直CCDの転送ゲートと
共通になっている(第4図(b)参照)。
Control potential V applied to the gap control electrode 19 of the vertical CCD section. 1 and the control potential VG2 applied to the gap control electrode 20 of the horizontal CCD section are set to different values in this embodiment. Specifically, vG2 is set higher than VGI. This is because the clock pulse voltages are different between the vertical CCD and the horizontal CCD. That is, the so-called field shift gate that reads out the signal charge of the photodiode 12 to the vertical CCD channel 13 is common to the transfer gate of the vertical CCD in this embodiment, as is usually done (see FIG. 4). b)).

したがってフィールドシフトゲートに正の電圧を印加し
てフォトダイオード12から垂直CCDチャネル13に
読出した信号電荷を、フォトダイオード12側に逆流さ
せず転送するには、垂直CCD転送電極15には、例え
ば、−8VからOvの範囲で変化する負のクロックパル
スか用いられる。これに対して水平CCDにおいては、
Ovから5vの範囲で変化する正のクロックパルスが用
いられる。一方ギャップ制御電極によるギャップ部のチ
ャネル電位は、先に第2図で説明したように、転送電極
への印加パルス電圧との関係で決める必要がある。そう
すると、垂直CCDおよび水平CCDにおいてそれぞれ
、第2図で説明したようにギャップ電位を転送チャネル
のH”レベル電位と“Lルーベル電位の中間の好ましい
値に設定するためには、VGIはV。2より低くしなけ
ればならないのである。
Therefore, in order to apply a positive voltage to the field shift gate and transfer the signal charge read from the photodiode 12 to the vertical CCD channel 13 without causing it to flow back to the photodiode 12 side, the vertical CCD transfer electrode 15 has, for example, Negative clock pulses varying from -8V to Ov are used. On the other hand, in a horizontal CCD,
Positive clock pulses varying from Ov to 5v are used. On the other hand, the channel potential of the gap portion formed by the gap control electrode needs to be determined in relation to the pulse voltage applied to the transfer electrode, as explained above with reference to FIG. Then, in order to set the gap potential in the vertical CCD and the horizontal CCD to a preferable value between the H" level potential and the "L level potential of the transfer channel as explained in FIG. 2, VGI must be V. It has to be lower than 2.

この実施例のインターライン転送CCD撮像装置の動作
は、従来より公知のものと変わらない。
The operation of the interline transfer CCD imaging device of this embodiment is the same as that of conventionally known devices.

すなわちフォトダイオード・アレイの信号電荷を撮像の
垂直ブランキング期間に垂直CCDに読出し、これを垂
直CCDの転送と水平CCDによる一水平列ずつの転送
によって出力しながら次のフィールドの撮像を行うとい
う動作を繰り返す。この実施例では垂直CCD、水平C
CDともに四相駆動となっている。これら垂直CCDお
よび水平CCDでの具体的な信号電荷転送の様子を第5
図(a) (b)を用いて説明する。
In other words, the signal charge of the photodiode array is read out to the vertical CCD during the vertical blanking period of imaging, and the next field is imaged while being output by the vertical CCD transfer and the horizontal CCD transfer one horizontal column at a time. repeat. In this example, vertical CCD, horizontal CCD
Both CDs are four-phase driven. The specific state of signal charge transfer in these vertical CCDs and horizontal CCDs is explained in Part 5.
This will be explained using Figures (a) and (b).

第5図(a)は、四相クロック波形である。第5図(b
)は、そのクロック波形の各時刻1.−1゜での転送電
極下のチャネル電位分布を示している。
FIG. 5(a) shows a four-phase clock waveform. Figure 5 (b
) at each time 1.) of the clock waveform. The channel potential distribution under the transfer electrode at −1° is shown.

図に示すように、クロックφ、〜φ4か一部重なりなが
ら順次“L”、“H”を繰り返すことによって、転送チ
ャネルに沿って信号電荷が転送される。そして先の実施
例で説明したと同様にギャップ制御電極の働きによって
、転送チャネルに信号電荷の転送を妨げるバリアや電位
ポケットが形成されす、取り残しなく信号電荷の転送か
行われる。
As shown in the figure, signal charges are transferred along the transfer channel by sequentially repeating "L" and "H" of the clocks φ and φ4 while partially overlapping. As described in the previous embodiment, the barrier or potential pocket that prevents the transfer of signal charges is formed in the transfer channel by the function of the gap control electrode, and the signal charges are transferred without leaving anything behind.

第6図(a)〜(g)は、垂直CCD部について具体的
な製造工程を示した断面図である。p型シリコン基板1
1に素子分離領域を形成した後、熱酸化によってゲート
酸化膜23を形成しく(a))、次でリンのイオン注入
によってn型の埋込み転送チャネル13を形成する((
b))。その後CVD法により多結晶シリコン膜を堆積
しく(c) ) 、フォトレジスト31をパターン形成
して、このフォトレジスト31をマスクとして多結晶シ
リコン膜を選択エツチングすることにより、複数の転送
電極15を分離形成するBe))。その後フォトレジス
ト31を剥離してCVD法により層間絶縁膜18を堆積
しく(f))、その上にA、Q等の金属膜を形成し、パ
ターニングしてギャップ制御電極19を形成する(g)
)。
FIGS. 6(a) to 6(g) are cross-sectional views showing specific manufacturing steps for the vertical CCD section. p-type silicon substrate 1
After forming an element isolation region 1, a gate oxide film 23 is formed by thermal oxidation (a)), and then an n-type buried transfer channel 13 is formed by ion implantation of phosphorus ((a)).
b)). Thereafter, a polycrystalline silicon film is deposited by the CVD method (c)), a photoresist 31 is patterned, and the polycrystalline silicon film is selectively etched using the photoresist 31 as a mask, thereby separating the plurality of transfer electrodes 15. Forming Be)). Thereafter, the photoresist 31 is peeled off and an interlayer insulating film 18 is deposited by CVD (f)), and metal films such as A and Q are formed thereon and patterned to form the gap control electrode 19 (g).
).

水平CCD部の製造工程も同様である。第3図から明ら
かなように、CCD撮像装置全体としても多結晶シリコ
ン膜は一層で済み、製造工程は簡単である。
The manufacturing process for the horizontal CCD section is also similar. As is clear from FIG. 3, the entire CCD imaging device requires only one layer of polycrystalline silicon film, and the manufacturing process is simple.

第7図(a)〜(e)は、垂直CCD部の別の製造工程
例である。p型シリコン基板11にゲート酸化膜23を
形成し、イオン注入によりn型埋込みチャネル13を形
成した後、CVDにより多結晶シリコン膜を堆積する(
(a))。ここまでは先の実施例と同様である。その後
フォトレジストパターン32を形成し、これを用いて多
結晶シリコン膜を選択エツチングして、転送電極151
を形成する((b))。この段階での転送電極15、は
全でではなく、一つおきになっている。したがって転送
電極151間のギャップは一転送電極分である。その後
転送電極151の表面に酸化膜33を形成しく(C))
、次いでCVD法により二層目の多結晶シリコン膜を、
表面がほぼ平坦になるように堆積する((d))。そし
て全面多結晶シリコン膜エツチングを行って、先に形成
された転送電極15、の間隙に転送電極152を埋込み
形成する((e))。
FIGS. 7(a) to 7(e) show another example of the manufacturing process of the vertical CCD section. After forming a gate oxide film 23 on a p-type silicon substrate 11 and forming an n-type buried channel 13 by ion implantation, a polycrystalline silicon film is deposited by CVD (
(a)). The process up to this point is the same as the previous embodiment. Thereafter, a photoresist pattern 32 is formed, and the polycrystalline silicon film is selectively etched using this pattern to form a transfer electrode 151.
((b)). At this stage, the number of transfer electrodes 15 is not all, but every other one. Therefore, the gap between the transfer electrodes 151 is one transfer electrode. After that, an oxide film 33 is formed on the surface of the transfer electrode 151 (C))
Then, a second layer of polycrystalline silicon film is formed using the CVD method.
It is deposited so that the surface is almost flat ((d)). Then, etching is performed on the entire surface of the polycrystalline silicon film to form a transfer electrode 152 embedded in the gap between the previously formed transfer electrodes 15 ((e)).

この方法は、二層の多結晶シリコン膜を用いているか、
従来のように第一2層目を選択エツチングしてオーバー
ラツプ構造の転送電極を形成するものではない。すなわ
ち第2層目は全面エツチングすることによって転送電極
15、の間に自己整合された状態で転送電極15□を形
成し、結果的に先の実施例と同様に一層の多結晶シリコ
ン膜をパターン形成した場合と同様に微小ギャップをも
って配列された転送電極を得ることかできる。
This method uses a two-layer polycrystalline silicon film or
Unlike the conventional method, the first and second layers are not selectively etched to form a transfer electrode with an overlapping structure. That is, the second layer is etched over the entire surface to form a transfer electrode 15□ in a self-aligned state between the transfer electrodes 15, and as a result, a single layer of polycrystalline silicon film is patterned as in the previous embodiment. It is possible to obtain transfer electrodes arranged with minute gaps in the same way as in the case where the transfer electrodes are formed.

ところで、本発明において転送電極間のギャップ部の転
送チャネル電位は、ギャップの大きさと転送電極の厚さ
に影響される。このような観点から、この部分の構造に
は幾つかの態様かある。
Incidentally, in the present invention, the transfer channel potential in the gap between the transfer electrodes is influenced by the size of the gap and the thickness of the transfer electrode. From this point of view, there are several aspects to the structure of this part.

第8図は、転送電極15の間のギャップ24か比較的大
きい場合である。この場合ギャップ部の転送チャネル電
位は転送電極15の影響すなわち二次元効果が小さい。
FIG. 8 shows a case where the gap 24 between the transfer electrodes 15 is relatively large. In this case, the influence of the transfer electrode 15, that is, the two-dimensional effect, on the transfer channel potential at the gap portion is small.

したがってギャップ電位を制御するためには、図に示す
ようにギャップ電位制御電極19のギャップ24ての底
面Aが、転送電極14の上面Bよりも下に位置するよう
にすることが好ましい。
Therefore, in order to control the gap potential, it is preferable that the bottom surface A of the gap 24 of the gap potential control electrode 19 be located below the top surface B of the transfer electrode 14, as shown in the figure.

第9図は逆に、転送電極15間のギャップ24か小さい
場合である。この場合はギャップ部の電位は転送電極1
5の影響をつよく受けるため、ギャップ電位制御電極1
9の底面Aが転送電極15の上面より上に位置してもよ
い。微細加工技術が進んでギャップ24が例えば0.5
μm以下と非常に小さい値にてきる場合には、格別のギ
ャップ電位制御を要せず、電位ポケット等が形成されな
い状態で十分な電荷転送効率を得ることも可能になる。
Conversely, FIG. 9 shows a case where the gap 24 between the transfer electrodes 15 is small. In this case, the potential of the gap part is the transfer electrode 1
5, the gap potential control electrode 1
The bottom surface A of the transfer electrode 9 may be located above the top surface of the transfer electrode 15. As microfabrication technology advances, the gap 24 becomes, for example, 0.5.
When the value is very small, such as .mu.m or less, no special gap potential control is required, and sufficient charge transfer efficiency can be obtained without the formation of potential pockets.

第10図は、転送電極15をテーパ状に加工した場合を
示している。この場合、転送電極15の底面で決まるギ
ャップが小さいが、ギャップ電位制御電極19の底面A
が転送電極15の上面Bより下に位置する状態とするこ
とができる。
FIG. 10 shows a case where the transfer electrode 15 is processed into a tapered shape. In this case, the gap determined by the bottom surface of the transfer electrode 15 is small, but the bottom surface A of the gap potential control electrode 19
can be positioned below the upper surface B of the transfer electrode 15.

なおCCD撮像装置の実施例では、垂直CCDおよび水
平CCDともに単層の転送電極でギャップ電位制御電極
を設ける構造としたが、いずれか一方に従来構造を適用
しても本発明は有効である。
In the embodiment of the CCD imaging device, both the vertical CCD and the horizontal CCD have a structure in which the gap potential control electrode is provided with a single layer transfer electrode, but the present invention is also effective even if the conventional structure is applied to either one.

次に本発明を透明の転送電極を用いたCCDに適用した
実施例を説明する。
Next, an embodiment in which the present invention is applied to a CCD using a transparent transfer electrode will be described.

第11図は、その要部のCCD断面構造である。FIG. 11 shows the CCD cross-sectional structure of the main part.

第1図と対応する部分には第1図と同一符号を付して詳
細な説明は省略する。この実施例においては、転送電極
9をITO等の単層の透明導電膜をパターニングして形
成している。転送電極9が形成された基板面上はCVD
絶縁膜5で覆われ、この上にギャップ制御電極6がパタ
ーン形成されている。ギャップ制御電極6は、転送電極
9間のギャップ7の部分のみ覆うようにパターン形成さ
れている。これは、各転送電極9の部分をそのまま青感
度を持つ光電変換部として用いる場合を想定しているた
めである。
Portions corresponding to those in FIG. 1 are designated by the same reference numerals as in FIG. 1, and detailed description thereof will be omitted. In this embodiment, the transfer electrode 9 is formed by patterning a single layer transparent conductive film such as ITO. CVD is applied to the substrate surface on which the transfer electrode 9 is formed.
It is covered with an insulating film 5, on which a gap control electrode 6 is patterned. The gap control electrode 6 is patterned to cover only the gap 7 between the transfer electrodes 9. This is because it is assumed that each transfer electrode 9 portion is used as it is as a photoelectric conversion section having blue sensitivity.

第12図は、第11図の構造を利用したフレーム転送型
CCD撮像装置の概略平面図である。複数本の垂直CC
Dチャネル41と水平CCDチャネル42が破線で示す
ように形成され、これらのチャネル上に垂直CCD転送
電極43および水平CCD転送電極44がITO等の一
層の透明導電膜をパターニングして形成される。垂直C
CDの転送電極43のギャップ部および水平CCDの転
送電極44のギャップ部には、図では簡略化して引き出
し部のみ示しているが、第11図のようにギャップ部の
みを覆う状態でギャップ制御電極45および46が配設
されている。垂直CCDは実際には、上半分が光電変換
を行う受光部47として用いられ、下半分が光電変換さ
れたーフレーム分の信号電荷を蓄積する蓄積部48とな
っている。したがって転送電極が透明である必要がある
のは、受光部47のそれだけであり、残りの部分の転送
電極は例えば多結晶シリコン膜により形成してもよい。
FIG. 12 is a schematic plan view of a frame transfer type CCD imaging device using the structure shown in FIG. 11. Multiple vertical CCs
A D channel 41 and a horizontal CCD channel 42 are formed as shown by broken lines, and a vertical CCD transfer electrode 43 and a horizontal CCD transfer electrode 44 are formed on these channels by patterning a single layer of transparent conductive film such as ITO. Vertical C
In the gap part of the transfer electrode 43 of the CD and the gap part of the transfer electrode 44 of the horizontal CCD, only the lead part is shown for simplification in the figure, but as shown in FIG. 45 and 46 are provided. In reality, the upper half of the vertical CCD is used as a light receiving section 47 that performs photoelectric conversion, and the lower half serves as an accumulation section 48 that accumulates signal charges corresponding to one frame of photoelectric conversion. Therefore, the only transfer electrode that needs to be transparent is the light receiving part 47, and the remaining transfer electrodes may be formed of, for example, a polycrystalline silicon film.

ただしこの実施例では、上に述べたように全ての転送電
極を透明電極としている。
However, in this embodiment, all the transfer electrodes are transparent electrodes as described above.

この為、図では示さないが、受光部47以外のCCD部
は光遮蔽膜で覆うことが必要である。また実施例では二
相駆動の場合を示している。したがって実際には各転送
電極下のポテンシャル井戸に非対称性を与えることが必
要で、詳細な説明は省略するが例えば各転送電極下に部
分的にイオン注入等を行なって、蓄積部とバリア部を形
成する。
For this reason, although not shown in the figure, it is necessary to cover the CCD section other than the light receiving section 47 with a light shielding film. Further, in the embodiment, a case of two-phase drive is shown. Therefore, in reality, it is necessary to give asymmetry to the potential wells under each transfer electrode, and although detailed explanation will be omitted, for example, ion implantation may be performed partially under each transfer electrode to separate the storage part and the barrier part. Form.

この実施例によっても、転送電極を単層電極構造として
ギャップ制御電極を設けることによって、先の実施例と
同様に、オーバーラツプ電極構造を用いた場合の信頼性
低下の問題を解決し、しかも高い転送効率が得られるC
CDを得ることができる。また、透明電極の場合良好な
層間絶縁膜がないため、オーバーラツプ電極構造で青感
度を持つCCD撮像装置を構成することか難しいが、こ
の実施例によって単層電極構造で青感度を持つCCD撮
像装置が得られる。
In this embodiment as well, the transfer electrode has a single-layer electrode structure and a gap control electrode is provided, thereby solving the problem of reduced reliability when using an overlap electrode structure and achieving high transfer. C that provides efficiency
You can get a CD. In addition, in the case of transparent electrodes, there is no good interlayer insulating film, so it is difficult to construct a CCD imaging device with blue sensitivity using an overlapping electrode structure. is obtained.

本発明は上記実施例に限られるものではない。The present invention is not limited to the above embodiments.

例えばCCD撮像装置の実施例では、水平CCDを一本
のみ設けた場合を示したが、複数本の水平CCDを設け
る構造にも同様に本発明を適用することができる。また
実施例ではn型埋込みチャネルを説明したが本発明は表
面チャネル型にも適用できるし、さらにpチャネル型C
CDにも適用できる。また本発明のCCD構造は撮像装
置に限らず、シフトレジスタやメモリ、遅延素子等の各
種用途に用いることができることは勿論である。
For example, in the embodiment of the CCD imaging device, a case is shown in which only one horizontal CCD is provided, but the present invention can be similarly applied to a structure in which a plurality of horizontal CCDs are provided. In addition, although an n-type buried channel was explained in the embodiment, the present invention can also be applied to a surface channel type, and furthermore, a p-channel type C
It can also be applied to CDs. Furthermore, it goes without saying that the CCD structure of the present invention can be used not only in imaging devices but also in various applications such as shift registers, memories, delay elements, and the like.

[発明の効果] 以上述べたように本発明によれば、電荷転送効率の低下
をもたらすことなく、単層の転送電極構造として信頼性
の向上を図ったCCDおよびCCD撮像装置を得ること
ができる。
[Effects of the Invention] As described above, according to the present invention, it is possible to obtain a CCD and a CCD imaging device with improved reliability as a single layer transfer electrode structure without causing a decrease in charge transfer efficiency. .

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例のCCDの基本構造を示す断
面図、 第2図(a) (b)はその電荷転送の動作を説明する
ための図、 第3図は本発明をインターライン転送型CCD撮像装置
に適用した実施例の平面図、 第4図(a) (b) (c)は第3図の要部構造を示
す平面図とそのx−x’ 、y−y’断面図、第5図(
a) (b)は第3図のCCD撮像装置の動作を説明す
るための図、 第6図(a)〜(g)は第3図の垂直CCD部の製造工
程を示す断面図、 第7図(a)〜(e)は他の製造工程例を示す断面図、 第8図〜第10図は転送電極とギャップ制御電極の関係
の具体例を拡大して示す図、 第11図は透明電極を用いた本発明の他の実施例のCC
Dを示す断面図、 第12図は透明電極を用いたフレーム転送型CCD撮像
装置の実施例を示す平面図である。 1・・・p型シリコン基板、2・・・n型埋込み転送チ
ャネル、3・・・ゲート絶縁膜、4・・・転送電極、5
・・・層間絶縁膜、6・・・ギャップ制御電極、7・・
・ギャップ、11・・・p型シリコン基板、12・・・
フォトダイオード、13・・・垂直CCDチャネル、1
4・・・水平CCDチャネル、15.16・・・転送電
極、17・・・チャネルストップ、18・・・層間絶縁
膜、19.20.21・・・ギャップ制御電極、22・
・・転送ゲート、23・・・ゲート絶縁膜、24・・・
ギャップ。
FIG. 1 is a sectional view showing the basic structure of a CCD according to an embodiment of the present invention, FIGS. 2(a) and 2(b) are diagrams for explaining the charge transfer operation, and FIG. 4(a), 4(b), and 4(c) are plan views showing the main structure of FIG. 3, and their x-x' and y-y' Cross-sectional view, Figure 5 (
a) (b) is a diagram for explaining the operation of the CCD imaging device in FIG. 3; FIGS. 6(a) to (g) are sectional views showing the manufacturing process of the vertical CCD section in FIG. 3; Figures (a) to (e) are cross-sectional views showing other manufacturing process examples, Figures 8 to 10 are enlarged views showing specific examples of the relationship between transfer electrodes and gap control electrodes, and Figure 11 is transparent. CC of other embodiments of the invention using electrodes
12 is a sectional view showing D. FIG. 12 is a plan view showing an embodiment of a frame transfer type CCD imaging device using transparent electrodes. DESCRIPTION OF SYMBOLS 1... P-type silicon substrate, 2... N-type buried transfer channel, 3... Gate insulating film, 4... Transfer electrode, 5
...Interlayer insulating film, 6...Gap control electrode, 7...
・Gap, 11...p-type silicon substrate, 12...
Photodiode, 13...Vertical CCD channel, 1
4...Horizontal CCD channel, 15.16...Transfer electrode, 17...Channel stop, 18...Interlayer insulating film, 19.20.21...Gap control electrode, 22.
... Transfer gate, 23... Gate insulating film, 24...
gap.

Claims (6)

【特許請求の範囲】[Claims] (1)電荷転送チャネルが形成された半導体基板と、 この基板の前記電荷転送チャネル領域上に第1の絶縁膜
を介して配列形成された、単層の導体膜をパターニング
して得られた複数の転送電極と、これら転送電極が形成
された面の少なくとも転送電極間のギャップ部を覆うよ
うに第2の絶縁膜を介して形成された、前記ギャップ部
の転送チャネル電位を前記転送電極下の転送チャネルの
“H”レベル電位と“L”レベル電位の間に設定するた
めのギャップ電位制御電極と、 を有することを特徴とする電荷結合素子。
(1) A semiconductor substrate in which a charge transfer channel is formed, and a plurality of conductor films obtained by patterning a single-layer conductor film arranged and formed on the charge transfer channel region of this substrate with a first insulating film interposed therebetween. A transfer electrode is formed through a second insulating film so as to cover at least the gap between the transfer electrodes on the surface where these transfer electrodes are formed, and the transfer channel potential of the gap is set below the transfer electrode. A charge-coupled device comprising: a gap potential control electrode for setting between an "H" level potential and an "L" level potential of a transfer channel.
(2)一つの転送電極の両側のギャップ部の転送チャネ
ル電位が、隣接する転送電極に印加されるクロック電圧
により変化し、その転送電極下の信号電荷が転送される
際に、転送方向前方のギャップ部の転送チャネルの電位
障壁が後方のギャップ部の転送チャネルの電位障壁より
小さくなる請求項1記載の電荷結合素子。
(2) The transfer channel potential at the gap on both sides of one transfer electrode changes depending on the clock voltage applied to the adjacent transfer electrode, and when the signal charge under that transfer electrode is transferred, 2. The charge-coupled device according to claim 1, wherein the potential barrier of the transfer channel in the gap portion is smaller than the potential barrier of the transfer channel in the rear gap portion.
(3)転送電極が透明電極である請求項1記載の電荷結
合素子。
(3) The charge coupled device according to claim 1, wherein the transfer electrode is a transparent electrode.
(4)半導体基板と、 この基板に形成された入射光学像を光電変換して蓄積す
る二次元配列されたフォトダイオードと、前記基板に前
記フォトダイオードの配列にそって配列形成された、前
記フォトダイオードの信号電荷を転送して読出す複数本
の垂直転送電荷結合素子と、 前記基板に形成された、前記垂直転送電荷結合素子を転
送された信号電荷を一水平列ずつ読出して出力する水平
転送電荷結合素子とを有する固体撮像装置において、 前記垂直転送電荷結合素子および水平転送電荷結合素子
の少なくとも一方が、 前記基板に形成された電荷転送チャネル領域上に第1の
絶縁膜を介して配列形成された、単層の導体膜をパター
ニングして得られた複数の転送電極と、 これら転送電極が形成された面の少なくとも転送電極間
のギャップ部を覆うように第2の絶縁膜を介して形成さ
れた、前記ギャップ部の転送チャネル電位を前記転送電
極下の転送チャネルの“H”レベル電位と“L”レベル
電位の間に設定するためのギャップ電位制御電極と、 により構成されていることを特徴とする固体撮像装置。
(4) a semiconductor substrate; a two-dimensional array of photodiodes that photoelectrically converts and accumulates an incident optical image formed on the substrate; and the photodiodes arranged on the substrate along the array of the photodiodes. A plurality of vertical transfer charge-coupled devices that transfer and read signal charges from diodes; and a horizontal transfer device that reads and outputs the signal charges transferred from the vertical transfer charge-coupled devices formed on the substrate one horizontal column at a time. In a solid-state imaging device having a charge-coupled device, at least one of the vertical transfer charge-coupled device and the horizontal transfer charge-coupled device is arranged and formed on a charge transfer channel region formed on the substrate via a first insulating film. A plurality of transfer electrodes obtained by patterning a single-layer conductor film, and a second insulating film formed so as to cover at least the gap between the transfer electrodes on the surface where these transfer electrodes are formed. a gap potential control electrode for setting the transfer channel potential of the gap portion between the "H" level potential and the "L" level potential of the transfer channel below the transfer electrode; Characteristic solid-state imaging device.
(5)垂直転送電荷結合素子部のギャップ制御電極と水
平転送電荷結合素子部のギャップ制御電極とが別々に設
けられ、これらに互いに異なる制御電位が与えられる請
求項4記載の固体撮像装置。
(5) The solid-state imaging device according to claim 4, wherein the gap control electrode of the vertical transfer charge-coupled device section and the gap control electrode of the horizontal transfer charge-coupled device section are provided separately, and different control potentials are applied to these.
(6)半導体基板と、 この基板に形成された、入射光学像の光電変換と、得ら
れた信号電荷の蓄積および転送を行う複数本の垂直転送
電荷結合素子と、 前記基板に形成された、前記垂直転送電荷結合素子を転
送された信号電荷を一水平列ずつ読出して出力する水平
転送電荷結合素子とを有する固体撮像装置において、 少なくとも前記垂直転送電荷結合素子が、 前記基板に形成された電荷転送チャネル領域上に第1の
絶縁膜を介して配列形成された、単層の透明導電膜をパ
ターニングして得られた複数の転送電極と、 これら転送電極が形成された面の少なくとも転送電極間
のギャップ部を覆うように第2の絶縁膜を介して形成さ
れた、前記ギャップ部の転送チャネル電位を前記転送電
極下の転送チャネルの“H”レベル電位と“L”レベル
電位の間に設定するためのギャップ電位制御電極と、 により構成されていることを特徴とする固体撮像装置。
(6) a semiconductor substrate; a plurality of vertical transfer charge-coupled devices formed on the substrate for photoelectrically converting an incident optical image and accumulating and transferring the obtained signal charge; In a solid-state imaging device having a horizontal transfer charge-coupled device that reads out and outputs signal charges transferred from the vertical transfer charge-coupled device one horizontal column at a time, at least the vertical transfer charge-coupled device includes a charge formed on the substrate. A plurality of transfer electrodes obtained by patterning a single-layer transparent conductive film arranged and formed on the transfer channel region with a first insulating film interposed therebetween, and at least between the transfer electrodes on the surface where these transfer electrodes are formed. A transfer channel potential of the gap portion formed via a second insulating film so as to cover the gap portion of the transfer electrode is set between the “H” level potential and the “L” level potential of the transfer channel under the transfer electrode. A solid-state imaging device comprising: a gap potential control electrode for controlling a gap potential;
JP2044796A 1990-02-26 1990-02-26 Charge coupled device and solid-state imaging device using the same Expired - Fee Related JP3028823B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2044796A JP3028823B2 (en) 1990-02-26 1990-02-26 Charge coupled device and solid-state imaging device using the same
US07/962,003 US5210433A (en) 1990-02-26 1992-10-15 Solid-state CCD imaging device with transfer gap voltage controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2044796A JP3028823B2 (en) 1990-02-26 1990-02-26 Charge coupled device and solid-state imaging device using the same

Publications (2)

Publication Number Publication Date
JPH03246971A true JPH03246971A (en) 1991-11-05
JP3028823B2 JP3028823B2 (en) 2000-04-04

Family

ID=12701385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2044796A Expired - Fee Related JP3028823B2 (en) 1990-02-26 1990-02-26 Charge coupled device and solid-state imaging device using the same

Country Status (1)

Country Link
JP (1) JP3028823B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0546047U (en) * 1991-11-27 1993-06-18 三洋電機株式会社 Solid-state image sensor
JP2009535811A (en) * 2006-04-26 2009-10-01 イーストマン コダック カンパニー Improved charge transfer charge coupled device (CCD)
JP2010140922A (en) * 2008-12-09 2010-06-24 Sony Corp Solid-state imaging device and manufacturing method therefor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0546047U (en) * 1991-11-27 1993-06-18 三洋電機株式会社 Solid-state image sensor
JP2009535811A (en) * 2006-04-26 2009-10-01 イーストマン コダック カンパニー Improved charge transfer charge coupled device (CCD)
JP2010140922A (en) * 2008-12-09 2010-06-24 Sony Corp Solid-state imaging device and manufacturing method therefor
JP4743265B2 (en) * 2008-12-09 2011-08-10 ソニー株式会社 Solid-state imaging device and manufacturing method of solid-state imaging device

Also Published As

Publication number Publication date
JP3028823B2 (en) 2000-04-04

Similar Documents

Publication Publication Date Title
US7795676B2 (en) Back-illuminated type solid-state imaging device
KR101159032B1 (en) Solid-state imaging device
JP5396809B2 (en) Solid-state imaging device, camera, and manufacturing method of solid-state imaging device
JPH0666914B2 (en) Solid-state imaging device
US20060072026A1 (en) Solid-state image pickup device and method for driving the same
EP0453530B1 (en) Solid-state image sensor
JP2845216B2 (en) Solid-state imaging device and method of manufacturing the same
JP3317248B2 (en) Solid-state imaging device
TWI278231B (en) Solid-state imaging device, method of producing the same, and camera
US20070280402A1 (en) Solid-state image sensor
JPH03246971A (en) Charge-coupled device and solid-state image sensing device using same
JP4493124B2 (en) Solid-state imaging device
JP3033524B2 (en) Solid-state imaging device
JP2002151673A (en) Solid-state image pickup element
JPH0425714B2 (en)
JPH0130306B2 (en)
JP3020537B2 (en) Charge-coupled device
US5283633A (en) Solid state image pickup device in which picture elements of green are generated in vertical charge transfer paths
JP2825075B2 (en) Solid-state imaging device and driving method thereof
JPH0437166A (en) Solid-state image pickup device
JPH08279608A (en) Charge transfer element and its drive method
JPS5850874A (en) Solid-state image pickup device and its driving method
JPS60257565A (en) Charge transfer device
JPS63234677A (en) Drive method of charge coupling element
JPS5851673A (en) Solid-state image pickup device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees