JP3028823B2 - Charge coupled device and solid-state imaging device using the same - Google Patents

Charge coupled device and solid-state imaging device using the same

Info

Publication number
JP3028823B2
JP3028823B2 JP2044796A JP4479690A JP3028823B2 JP 3028823 B2 JP3028823 B2 JP 3028823B2 JP 2044796 A JP2044796 A JP 2044796A JP 4479690 A JP4479690 A JP 4479690A JP 3028823 B2 JP3028823 B2 JP 3028823B2
Authority
JP
Japan
Prior art keywords
transfer
gap
charge
electrode
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2044796A
Other languages
Japanese (ja)
Other versions
JPH03246971A (en
Inventor
誠之 松長
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2044796A priority Critical patent/JP3028823B2/en
Publication of JPH03246971A publication Critical patent/JPH03246971A/en
Priority to US07/962,003 priority patent/US5210433A/en
Application granted granted Critical
Publication of JP3028823B2 publication Critical patent/JP3028823B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、電荷結合素子(CCD)およびこれを用いた
固体撮像装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Field of Industrial Application) The present invention relates to a charge-coupled device (CCD) and a solid-state imaging device using the same.

(従来の技術) 最近、CCD撮像装置の多画素化は目覚ましいものがあ
る。二次元CCD撮像装置は通常、光電変換して信号電荷
を蓄積するフォトダイオード・アレイと、このフォトダ
イオード・アレイの信号電荷を読出す垂直CCDおよび水
平CCDにより構成される。これらのCCD撮像装置における
CCDには通常、層間絶縁膜を介して互いにオーバーラッ
プする二層の転送電極が用いられる。ところが最近の多
画素化とCCD各部の微細化によって、第1層転送電極と
第2層転送電極間の短絡事故がしばしば発生するという
問題が生じている。その原因は、通常転送電極が多結晶
シリコン膜により形成され、層間絶縁膜はこの転送電極
を熱酸化して得られる酸化膜であるため、余り良質では
なく、また層間絶縁膜の膜厚もスケーリングによって次
第に薄くなっていること、等にある。
(Prior Art) Recently, the number of pixels of a CCD imaging device has been remarkable. A two-dimensional CCD image pickup device generally includes a photodiode array that stores signal charges by photoelectric conversion, and a vertical CCD and a horizontal CCD that read out signal charges of the photodiode array. In these CCD imaging devices
Usually, two layers of transfer electrodes overlapping each other via an interlayer insulating film are used for the CCD. However, with the recent increase in the number of pixels and the miniaturization of each part of the CCD, there has been a problem that a short circuit between the first-layer transfer electrode and the second-layer transfer electrode often occurs. The reason is that the transfer electrode is usually formed of a polycrystalline silicon film, and the interlayer insulating film is an oxide film obtained by thermally oxidizing the transfer electrode, so that the quality is not very good, and the thickness of the interlayer insulating film is also scaled. Is gradually becoming thinner.

一方CCD撮像装置には、フォトダイオード・アレイを
形成することなく、垂直CCDと水平CCDのみによって構成
する方式もある。この場合、垂直CCD部が光電変換部お
よび転送部として用いられる。この方式では、入射光学
像は多結晶シリコン膜からなる転送電極を透過して基板
表面で信号電荷を生成する。ところがこの方式において
は、多結晶シリコン膜からなる転送電極は可視光のうち
赤はほぼ透過するが、それ以外の光は減衰する。特に青
の光はほとんど透過しない。したがってこの方式をその
まま、カラーカメラ用に適用することは難しい。これを
解決するには、転送電極にITO等の透明電極を用いるこ
とが考えられる。しかしながら、ITO等の透明導電膜で
はオーバーラップ構造の転送電極を実現しようとすると
適当な層間絶縁膜がなく、信頼性の高い転送電極を得る
ことができない。
On the other hand, there is a CCD image pickup apparatus in which a photodiode array is not formed and only a vertical CCD and a horizontal CCD are used. In this case, the vertical CCD unit is used as a photoelectric conversion unit and a transfer unit. In this method, an incident optical image is transmitted through a transfer electrode made of a polycrystalline silicon film to generate signal charges on the substrate surface. However, in this method, the transfer electrode made of a polycrystalline silicon film transmits red light of visible light substantially, but attenuates other light. Particularly, blue light hardly transmits. Therefore, it is difficult to apply this method as it is to a color camera. In order to solve this, it is conceivable to use a transparent electrode such as ITO for the transfer electrode. However, in the case of a transparent conductive film such as ITO, if an attempt is made to realize a transfer electrode having an overlapping structure, there is no suitable interlayer insulating film, and a highly reliable transfer electrode cannot be obtained.

(発明が解決しようとする課題) 以上のように従来の二層の転送電極構造を持つCCD撮
像装置では、微細化に伴って第1層転送電極と第2層転
送電極間の短絡事故の発生が多くなっており、信頼性上
問題があった。また透明導電膜を転送電極に用いようと
すると、適当な層間絶縁膜がないため二層構造の転送電
極を形成することが難しいという問題があった。
(Problems to be Solved by the Invention) As described above, in the conventional CCD image pickup device having the two-layer transfer electrode structure, a short circuit accident between the first-layer transfer electrode and the second-layer transfer electrode occurs with miniaturization. And there was a problem in reliability. Further, when a transparent conductive film is used as a transfer electrode, there is a problem that it is difficult to form a transfer electrode having a two-layer structure because there is no appropriate interlayer insulating film.

本発明は上記の点に鑑みなされたもので、転送電極間
の短絡事故をなくして信頼性向上を図ったCCDおよびCCD
撮像装置を提供することを目的とする。
The present invention has been made in view of the above points, and a CCD and a CCD that improve reliability by eliminating a short circuit accident between transfer electrodes.
It is an object to provide an imaging device.

[発明の構成] (課題を解決するための手段) 本発明に係るCCDは、電荷転送チャネルが形成された
半導体基板と、この基板の前記電荷転送チャネル領域上
に第1の絶縁膜を介して配列形成された,単層の導体膜
をパターニングして得られた複数の転送電極と、これら
転送電極が形成された面の少なくとも転送電極間のギャ
ップ部を覆うように第2の絶縁膜を介して形成された,
前記ギャップ部の転送チャネル電位を前記転送電極下の
転送チャネルの“H"レベル電位と“L"レベル電位の間に
設定するためのギャップ電位制御電極とを有することを
特徴とする。
[Constitution of the Invention] (Means for Solving the Problems) A CCD according to the present invention comprises a semiconductor substrate on which a charge transfer channel is formed, and a first insulating film on the charge transfer channel region of the substrate. A plurality of transfer electrodes obtained by patterning a single-layer conductor film formed in an array, and a second insulating film interposed therebetween so as to cover at least a gap between the transfer electrodes on the surface on which the transfer electrodes are formed. Formed
A gap potential control electrode for setting a transfer channel potential of the gap portion between an “H” level potential and an “L” level potential of a transfer channel below the transfer electrode is provided.

(作用) 本発明によれば、転送電極が単層の導体膜をパターニ
ングして形成されるため、微細化した場合にも従来のよ
うに転送電極のオーバーラップに起因する電極間の短絡
事故の発生が効果的に防止される。この単層の転送電極
構造は、二層多結晶シリコンの技術が開発される以前の
初期のCCDにおいて用いられていたものである。しかし
この様に単層の導体膜で転送電極を形成した場合、転送
チャネル内の各転送電極間のギャップ部には電位の障壁
や電位ポケットが形成され、そのままでは信号電荷の取
残し等による電荷転送効率の低下をもたらす。この点本
発明では、転送電極間のギャップ部の電位を転送電極上
に配設した制御電極によって制御することによって、電
荷転送効率の低下が防止される。
(Operation) According to the present invention, since the transfer electrode is formed by patterning a single-layer conductor film, even if the device is miniaturized, a short-circuit accident between the electrodes due to the overlap of the transfer electrode as in the related art can be prevented. The occurrence is effectively prevented. This single-layer transfer electrode structure was used in early CCDs before the technology of double-layer polycrystalline silicon was developed. However, when the transfer electrodes are formed of a single-layer conductor film in this manner, potential barriers and potential pockets are formed in the gaps between the transfer electrodes in the transfer channel, and as they are, charges due to residual signal charges are left. This results in a decrease in transfer efficiency. In this respect, in the present invention, the electric potential of the gap between the transfer electrodes is controlled by the control electrode provided on the transfer electrode, thereby preventing the charge transfer efficiency from being lowered.

(実施例) 以下、本発明の実施例を図面を参照して説明する。(Example) Hereinafter, an example of the present invention will be described with reference to the drawings.

第1図は、一実施例のCCDの要部構造を示す断面図で
ある。p型シリコン基板1(全体がp型基板でも良い
し、またはn型シリコン基板にp型ウェルが形成された
ものでもよい。以下の実施例のついても同じ)の表面部
に埋込みチャネルとなるn型の電荷転送チャネル2が形
成され、この上にゲート絶縁膜3を介して複数の転送電
極4(41,42,…)が配列形成されている。転送電極4
は、CVD法により多結晶シリコン膜を堆積し、これをパ
ターニングして得られた、微小ギャップ7をもって配列
された単層電極である。転送電極4が形成された面にさ
らにCVDにより層間絶縁膜5が形成され、この上にギャ
ップ制御電極6が形成されている。
FIG. 1 is a cross-sectional view showing a main structure of a CCD according to an embodiment. An n-type buried channel is formed on the surface of a p-type silicon substrate 1 (the whole may be a p-type substrate or a p-type well formed on an n-type silicon substrate. The same applies to the following embodiments). A plurality of transfer electrodes 4 (4 1 , 4 2 ,...) Are arranged and formed on the charge transfer channel 2 with a gate insulating film 3 interposed therebetween. Transfer electrode 4
Is a single-layered electrode formed by depositing a polycrystalline silicon film by a CVD method and patterning the same, and arranged with a small gap 7. An interlayer insulating film 5 is further formed on the surface on which the transfer electrode 4 is formed by CVD, and a gap control electrode 6 is formed thereon.

第2図はこの実施例のCCDの電荷転送の様子を示す。
ギャップ制御電極6には所定の制御電位が与えられ、こ
の状態で転送電極4に所定のクロック電圧が印加され
る。実際の転送クロック方式には、二相クロック,三相
クロック方式,四相クロック方式さらには単相クロック
方式があるが、今の場合その方式は問わない。第2図
(a)では、転送電極42下の信号電荷が次の転送電極43
下に転送される場合の転送チャネルのポテンシャル分布
を示している。すなわちクロック制御によって転送電極
43下は“H"レベルφとなり、転送電極42下が“L"レベ
ルφに移行することによって、図に斜線で示すように
転送電極42下にあった信号電荷が転送電極43下のポテン
シャル井戸に転送される。
FIG. 2 shows a state of charge transfer of the CCD of this embodiment.
A predetermined control potential is applied to the gap control electrode 6, and a predetermined clock voltage is applied to the transfer electrode 4 in this state. The actual transfer clock system includes a two-phase clock system, a three-phase clock system, a four-phase clock system, and a single-phase clock system. In this case, the system does not matter. Figure 2 (a) in the transfer electrodes 4 2 below the signal charges next transfer electrodes 4 3
Shown below is the potential distribution of the transfer channel when transferred. That is, the transfer electrode is controlled by the clock control.
4 3 below "H" level phi H, and the transfer by the electrodes 4 2 below is shifted to "L" level phi L, FIG signal charge was the transfer electrode 4 2 below as indicated by hatching in the transfer electrodes 4 3 Transferred to the lower potential well.

ここで、ギャップ7下のチャネル電位が重要な意味を
持つ。ギャップ部7のチャネル電位は前述のようにギャ
ップ制御電極6によって制御されるが、基本的にはこの
ギャップ電位φG0は、転送チャネルの“H"レベル電位φ
と“L"レベル電位φの中間になるように設定され
る。一方、ギャップ7は小さいものであるために、ギャ
ップ電位は前後の転送電極の電位の影響(所謂二次元効
果)を受ける。この結果、第2図(a)において信号電
荷が掃き出される転送電極42の両側のギャップに着目す
ると、転送方向前方のギャップ電位φG2が、後方のギャ
ップ電位φG1に比べて高くなる。換言すれば、転送方向
前方のギャップ部の電位障壁が後方のそれより低くな
る。この様なギャップ部の電位変化によって、信号電荷
は取残しなく、転送されることになる。
Here, the channel potential below the gap 7 has an important meaning. The channel potential of the gap portion 7 is controlled by the gap control electrode 6 as described above. Basically, the gap potential φ G0 is the “H” level potential φ of the transfer channel.
It is set to be in the middle of the H and "L" level potential phi L. On the other hand, since the gap 7 is small, the gap potential is affected by the potential of the front and rear transfer electrodes (a so-called two-dimensional effect). As a result, when attention is focused on both sides of the gap of the transfer electrodes 4 2 the signal charge is swept out in the second view (a), the transfer direction in front of the gap potential phi G2 is higher than the rear of the gap potential phi G1. In other words, the potential barrier in the gap part in the forward direction in the transfer direction becomes lower than that in the rear part in the transfer direction. Due to such a potential change in the gap, the signal charge is transferred without being left behind.

参考までに第2図(b)は、ギャップ7の電位制御を
行わない場合の電荷転送の様子を第2図(a)に対応さ
せて示している。この場合、図示のようにギャップ7の
部分には“H"レベル電位φよりも深い電位ポケット8
が形成され、信号電荷の転送に取残しが発生する。特に
ギャップ7が大きく例えば転送電極4の膜厚以上あるよ
うな場合、前述の二次元効果が少なくなり、電位ポケッ
ト8は転送電極4の電位によらず一定の深い状態に保た
れる。この状態では、ギャップ電位を制御しないと大き
な転送効率の低下に繋がる。
For reference, FIG. 2 (b) shows a state of charge transfer in the case where the potential control of the gap 7 is not performed, corresponding to FIG. 2 (a). In this case, the portion of the gap 7 as shown "H" level potential φ deeper than H potential pockets 8
Is formed, and the transfer of the signal charge is left behind. In particular, when the gap 7 is large and is, for example, larger than the thickness of the transfer electrode 4, the above-described two-dimensional effect is reduced, and the potential pocket 8 is kept in a constant deep state regardless of the potential of the transfer electrode 4. In this state, if the gap potential is not controlled, the transfer efficiency will be greatly reduced.

次に本発明をより具体的にCCD撮像装置に適用した実
施例を説明する。
Next, an embodiment in which the present invention is more specifically applied to a CCD imaging device will be described.

第3図は、インターライン転送型CCD撮像装置の実施
例を示す概略平面図である。第4図(a)(b)(c)
はその要部構造を示す平面図と断面図である。p型シリ
コン基板11には光電変換および蓄積を行うn型拡散層に
よるフォトダイオード12が二次元的に配列形成されてい
る。このフォトダイオード・アレイと並んで、各フォト
ダイオード12の信号電荷を読出す複数本の垂直転送CCD
が形成されている。13がその垂直転送CCDのn型埋込み
チャネルである。そして垂直転送CCDを転送された信号
電荷を一水平列ずつ読出すための水平転送CCDが設けら
れている。14がその水平転送CCDのn型埋込みチャネル
である。垂直CCDと水平CCDの間には転送ゲート22が形成
されている。垂直転送CCDチャネル13上には、ゲート絶
縁膜23を介して単層の多結晶シリコン膜をパターニング
した転送電極15が、第4図に示すように微小ギャップ24
をもって配列形成されている。水平転送CCDチャネル14
上にも同様に単層の多結晶シリコン膜をパターニングし
た転送電極16が配列形成されている。垂直CCDチャネル1
3のフォトダイオード12側にはチャネルストップとなるp
+型層17が形成されている。この様に素子形成された面
上に更に、層間絶縁膜18を介してギャップ制御電極19,2
0,21がAl膜により形成されている。これら制御電極19,2
0,21は光シールド膜を兼ねている。したがって垂直CCD
部のギャップ制御電極19は、少なくともフォトダイオー
ド12の部分に窓がある状態で形成される事が必要であ
り、例えば第4図に示した例では、これをストライプ状
に垂直CCDチャネル13に沿って配列形成している。水平C
CD部のギャップ制御電極20はほぼ水平CCD領域を全面覆
っている。
FIG. 3 is a schematic plan view showing an embodiment of an interline transfer type CCD imaging device. Fig. 4 (a) (b) (c)
FIG. 2 is a plan view and a cross-sectional view showing the structure of the main part. On a p-type silicon substrate 11, photodiodes 12 are formed two-dimensionally by an n-type diffusion layer for performing photoelectric conversion and accumulation. A plurality of vertical transfer CCDs for reading out the signal charges of each photodiode 12 in parallel with this photodiode array
Are formed. Reference numeral 13 denotes an n-type buried channel of the vertical transfer CCD. A horizontal transfer CCD for reading the signal charges transferred by the vertical transfer CCD one by one horizontal column is provided. Reference numeral 14 denotes an n-type buried channel of the horizontal transfer CCD. A transfer gate 22 is formed between the vertical CCD and the horizontal CCD. On the vertical transfer CCD channel 13, a transfer electrode 15 obtained by patterning a single-layer polycrystalline silicon film via a gate insulating film 23 has a small gap 24 as shown in FIG.
Are formed. Horizontal transfer CCD channel 14
Similarly, transfer electrodes 16 formed by patterning a single-layer polycrystalline silicon film are formed in an array. Vertical CCD channel 1
Channel 12 stops on the photodiode 12 side of p
A + type layer 17 is formed. The gap control electrodes 19, 2 are further interposed on the surface on which the element is formed in this manner via an interlayer insulating film 18.
0 and 21 are formed of an Al film. These control electrodes 19,2
Reference numerals 0 and 21 also serve as light shielding films. Therefore vertical CCD
It is necessary that the gap control electrode 19 is formed with a window at least in the portion of the photodiode 12. For example, in the example shown in FIG. It is formed in an array. Horizontal C
The gap control electrode 20 in the CD portion covers almost the entire horizontal CCD area.

垂直CCD部のギャップ制御電極19に与えられる制御電
位VG1と水平CCD部のギャップ制御電極20に与えられる制
御電位VG2とは、この実施例では異なる値に設定され
る。具体的には、VG2がVG1より高く設定される。これ
は、垂直CCDと水平CCDとでクロックパルス電圧が異なる
ためである。すなわちフォトダイオード12の信号電荷を
垂直CCDチャネル13に読出す、所謂フィールドシフトゲ
ートは、通常行われているようにこの実施例においても
垂直CCDの転送ゲートと共通になっている(第4図
(b)参照)。したがってフィールドシフトゲートに正
の電圧を印加してフォトダイオード12から垂直CCDチャ
ネル13に読出した信号電荷を、フォトダイオード12側に
逆流させず転送するには、垂直CCD転送電極15には、例
えば、−8Vから0Vの範囲で変化する負のクロックパルス
が用いられる。これに対して水平CCDにおいては、0Vか
ら5Vの範囲で変化する正のクロックパルスが用いられ
る。一方ギャップ制御電極によるギャップ部のチャネル
電位は、先に第2図で説明したように、転送電極への印
加パルス電圧との関係で決める必要がある。そうする
と、垂直CCDおよび水平CCDにおいてそれぞれ、第2図で
説明したようにギャップ電位を転送チャネルの“H"レベ
ル電位と“L"レベル電位の中間の好ましい値に設定する
ためには、VG1はVG2より低くしなければならないのであ
る。
The control potential V G2 applied to control potential V G1 and the horizontal CCD of the gap control electrode 20 provided on the gap control electrode 19 of the vertical CCD portion in this embodiment is set to a different value. Specifically, V G2 is set higher than V G1. This is because the clock pulse voltage differs between the vertical CCD and the horizontal CCD. That is, the so-called field shift gate for reading out the signal charges of the photodiode 12 to the vertical CCD channel 13 is common to the transfer gate of the vertical CCD in this embodiment as is usually performed (FIG. 4 ( b)). Therefore, in order to transfer a signal charge read out from the photodiode 12 to the vertical CCD channel 13 by applying a positive voltage to the field shift gate without flowing back to the photodiode 12 side, the vertical CCD transfer electrode 15, for example, A negative clock pulse varying from -8V to 0V is used. On the other hand, in a horizontal CCD, a positive clock pulse that changes in a range from 0 V to 5 V is used. On the other hand, the channel potential of the gap portion by the gap control electrode needs to be determined in relation to the pulse voltage applied to the transfer electrode, as described above with reference to FIG. Then, each of the vertical CCD and the horizontal CCD, to set in the middle of the preferred value of "H" level potential "L" level potential of the transfer channel gap potentials as described in FIG. 2, V G1 is It must be lower than V G2 .

この実施例のインターライン転送CCD撮像装置の動作
は、従来より公知のものと変わらない。すなわちフォト
ダイオード・アレイの信号電荷を撮像の垂直ブランキン
グ期間に垂直CCDに読出し、これを垂直CCDの転送と水平
CCDによる一水平列ずつの転送によって出力しながら次
のフィールドの撮像を行うという動作を繰り返す。この
実施例では垂直CCD,水平CCDともに四相駆動となってい
る。これら垂直CCDおよび水平CCDでの具体的な信号電荷
転送の様子を第5図(a)(b)を用いて説明する。
The operation of the interline transfer CCD image pickup device of this embodiment is not different from that of a conventionally known device. That is, the signal charges of the photodiode array are read out to the vertical CCD during the vertical blanking period of the imaging, and this is transferred to the vertical CCD and the horizontal CCD.
The operation of imaging the next field while outputting the data by horizontal line transfer by the CCD is repeated. In this embodiment, both the vertical CCD and the horizontal CCD are driven in four phases. The specific signal charge transfer in the vertical CCD and the horizontal CCD will be described with reference to FIGS. 5 (a) and 5 (b).

第5図(a)は、四相クロック波形である。第5図
(b)は、そのクロック波形の各時刻t1〜t5での転送電
極下のチャネル電位分布を示している。図に示すよう
に、クロックφ〜φが一部重なりながら順次“L",
“H"を繰り返すことによって、転送チャネルに沿って信
号電荷が転送される。そして先の実施例で説明したと同
様にギャップ制御電極の働きによって、転送チャネルに
信号電荷の転送を妨げるバリアや電位ポケットが形成さ
れず、取り残しなく信号電荷の転送が行われる。
FIG. 5A shows a four-phase clock waveform. Figure 5 (b) shows the channel potential distribution under the transfer electrodes at each time t 1 ~t 5 of the clock waveform. As shown in the figure, the clocks φ 1 to φ 4 partially “L”,
By repeating “H”, signal charges are transferred along the transfer channel. By the action of the gap control electrode, as described in the previous embodiment, no barrier or potential pocket is formed in the transfer channel that hinders the transfer of signal charges, and signal charges are transferred without being left behind.

第6図(a)〜(g)は、垂直CCD部について具体的
な製造工程を示した断面図である。p型シリコン基板11
に素子分離領域を形成した後、熱酸化によってゲート酸
化膜23を形成し((a))、次でリンのイオン注入によ
ってn型の埋込み転送チャネル13を形成する
((b))。その後CVD法により多結晶シリコン膜50を
堆積し((c))、フォトレジスト31をパターン形成し
て、このフォトレジスト31をマスクとして多結晶シリコ
ン膜50を選択エッチングすることにより、複数の転送電
極15を分離形成する((e))。その後フォトレジスト
31を剥離してCVD法により層間絶縁膜18を堆積し
((f))、その上にAl等の金属膜を形成し、パターニ
ングしてギャップ制御電極19を形成する(g))。
6 (a) to 6 (g) are cross-sectional views showing specific manufacturing steps for the vertical CCD section. p-type silicon substrate 11
After forming an element isolation region, a gate oxide film 23 is formed by thermal oxidation ((a)), and then an n-type buried transfer channel 13 is formed by ion implantation of phosphorus ((b)). Thereafter, a polycrystalline silicon film 50 is deposited by a CVD method ((c)), a photoresist 31 is formed in a pattern, and the polycrystalline silicon film 50 is selectively etched using the photoresist 31 as a mask, thereby forming a plurality of transfer electrodes. 15 is formed separately ((e)). Then photoresist
The interlayer insulating film 18 is deposited by the CVD method by stripping 31 ((f)), and a metal film such as Al is formed thereon and patterned to form the gap control electrode 19 (g)).

水平CCD部の製造工程も同様である。第3図から明ら
かなように、CCD撮像装置全体としても多結晶シリコン
膜は一層で済み、製造工程は簡単である。
The same applies to the manufacturing process of the horizontal CCD section. As is apparent from FIG. 3, only one polycrystalline silicon film is required for the entire CCD imaging device, and the manufacturing process is simple.

第7図(a)〜(e)は、垂直CCD部の別の製造工程
例である。p型シリコン基板11にゲート酸化膜23を形成
し、イオン注入によりn型埋込みチャネル13を形成した
後、CVDにより多結晶シリコン膜501を堆積する
((a))。ここまでは先の実施例と同様である。その
後フォトレジストパターン32を形成し、これを用いて多
結晶シリコン膜501を選択エッチングして、転送電極151
を形成する((b))。この段階での転送電極151は全
てではなく、一つおきになっている。したがって転送電
極151間のギャップは一転送電極分である。その後転送
電極151の表面に酸化膜33を形成し((c))、次いでC
VD法により二層目の多結晶シリコン膜502を、表面がほ
ぼ平坦になるように堆積する((d))。そして全面多
結晶シリコン膜エッチングを行って、先に形成された転
送電極151の間隙に転送電極152を埋込み形成する
((e))。
FIGS. 7A to 7E show another example of the manufacturing process of the vertical CCD section. forming a gate oxide film 23 on the p-type silicon substrate 11, after forming an n-type buried channel 13 by ion implantation, depositing a polycrystalline silicon film 50 1 by CVD ((a)). Up to this point, it is the same as the previous embodiment. Then a photoresist pattern 32, the polycrystalline silicon film 50 1 is selectively etched by using the transfer electrodes 15 1
Is formed ((b)). Transfer electrodes 15 1 at this stage not all, has every other. Gap between the transfer electrodes 15 1 thus is an transfer electrode length. Then the transfer electrodes 15 first surface to form an oxide film 33 ((c)), then C
Multi crystalline silicon film 50 2 of the second layer by VD method, the surface is deposited to be approximately flat ((d)). And performing entire polycrystalline silicon film etching, the gap to the transfer electrodes 15 and second transfer electrodes 15 1 previously formed to buried ((e)).

この方法は、二層の多結晶シリコン膜を用いている
が、従来のように第2層目を選択エッチングしてオーバ
ーラップ構造の転送電極を形成するものではない。すな
わち第2層目は全面エッチングすることによって転送電
極151の間に自己整合された状態で転送電極152を形成
し、結果的に先の実施例と同様に一層の多結晶シリコン
膜をパターン形成した場合と同様に微小ギャップをもっ
て配列された転送電極を得ることができる。
Although this method uses a two-layer polycrystalline silicon film, it does not form a transfer electrode having an overlapping structure by selectively etching the second layer as in the related art. That self-in-aligned state to form the transfer electrodes 15 2, resulting in the previous examples as well as more of the polycrystalline silicon film pattern between the transfer electrodes 15 1 by the second layer is entirely etched Transfer electrodes arranged with a small gap can be obtained in the same manner as when they are formed.

ところで、本発明において転送電極間のギャップ部の
転送チャネル電位は、ギャップの大きさと転送電極の厚
さに影響される。このような観点から、この部分の構造
には幾つかの態様がある。
Incidentally, in the present invention, the transfer channel potential in the gap between the transfer electrodes is affected by the size of the gap and the thickness of the transfer electrode. From such a viewpoint, the structure of this portion has several modes.

第8図は、転送電極15の間のギャップ24が比較的大き
い場合である。この場合ギャップ部の転送チャネル電位
は転送電極15の影響すなわち二次元効果が小さい。した
がってギャップ電位を制御するためには、図に示すよう
にギャップ電位制御電極19のギャップ24での底面Aが、
転送電極14の上面Bよりも下に位置するようにすること
が好ましい。
FIG. 8 shows a case where the gap 24 between the transfer electrodes 15 is relatively large. In this case, the transfer channel potential in the gap has little effect of the transfer electrode 15, that is, the two-dimensional effect. Therefore, in order to control the gap potential, the bottom surface A of the gap potential control electrode 19 at the gap 24 as shown in FIG.
Preferably, it is located below the upper surface B of the transfer electrode 14.

第9図は逆に、転送電極15間のギャップ24が小さい場
合である。この場合はギャップ部の電位は転送電極15の
影響をつよく受けるため、ギャップ電位制御電極19の底
面Aが転送電極15の上面より上に位置してもよい。微細
加工技術が進んでギャップ24が例えば0.5μm以下と非
常に小さい値にできる場合には、格別のギャップ電位制
御を要せず、電位ポケット等が形成されない状態で十分
な電荷転送効率を得ることも可能になる。
FIG. 9 shows a case where the gap 24 between the transfer electrodes 15 is small. In this case, since the potential of the gap portion is greatly affected by the transfer electrode 15, the bottom surface A of the gap potential control electrode 19 may be located above the upper surface of the transfer electrode 15. If fine processing technology advances and the gap 24 can be reduced to a very small value of, for example, 0.5 μm or less, no special gap potential control is required, and sufficient charge transfer efficiency is obtained in a state where potential pockets and the like are not formed. Also becomes possible.

第10図は、転送電極15をテーパ状に加工した場合を示
している。この場合、転送電極15の底面で決まるギャッ
プが小さいが、ギャップ電位制御電極19の底面Aが転送
電極15の上面Bより下に位置する状態とすることができ
る。
FIG. 10 shows a case where the transfer electrode 15 is processed into a tapered shape. In this case, the gap determined by the bottom surface of the transfer electrode 15 is small, but the bottom surface A of the gap potential control electrode 19 can be located below the top surface B of the transfer electrode 15.

なおCCD撮像装置の実施例では、垂直CCDおよび水平CC
Dともに単層の転送電極でギャップ電位制御電極を設け
る構造としたが、いずれか一方に従来構造を適用しても
本発明は有効である。
Note that in the embodiment of the CCD imaging device, the vertical CCD and the horizontal CC
Both D have a structure in which a gap potential control electrode is provided as a single-layer transfer electrode, but the present invention is effective even if a conventional structure is applied to either one.

次に本発明を透明の転送電極を用いたCCDに適用した
実施例を説明する。
Next, an embodiment in which the present invention is applied to a CCD using a transparent transfer electrode will be described.

第11図は、その要部のCCD断面構造である。第1図と
対応する部分には第1図と同一符号を付して詳細な説明
は省略する。この実施例においては、転送電極9をITO
等の単層の透明導電膜をパターニングして形成してい
る。転送電極9が形成された基板面上はCVD絶縁膜5で
覆われ、この上にギャップ制御電極6がパターン形成さ
れている。ギャップ制御電極6は、転送電極9間のギャ
ップ7の部分のみ覆うようにパターン形成されている。
これは、各転送電極9の部分をそのまま青感度を持つ光
電変換部として用いる場合を想定しているためである。
FIG. 11 shows a CCD cross-sectional structure of the main part. Parts corresponding to those in FIG. 1 are denoted by the same reference numerals as in FIG. 1, and detailed description is omitted. In this embodiment, the transfer electrode 9 is
Is formed by patterning a single-layer transparent conductive film. The surface of the substrate on which the transfer electrodes 9 are formed is covered with a CVD insulating film 5, on which a gap control electrode 6 is patterned. The gap control electrode 6 is patterned so as to cover only the gap 7 between the transfer electrodes 9.
This is because it is assumed that each transfer electrode 9 is used as it is as a photoelectric conversion unit having blue sensitivity.

第12図は、第11図の構造を利用したフレーム転送型CC
D撮像装置の概略平面図である。複数本の垂直CCDチャネ
ル41と水平CCDチャネル42が破線で示すように形成さ
れ、これらのチャネル上に垂直CCD転送電極43および水
平CCD転送電極44がITO等の一層の透明導電膜をパターニ
ングして形成される。垂直CCDの転送電極43のギャップ
部および水平CCDの転送電極44のギャップ部には、図で
は簡略化して引き出し部のみ示しているが、第11図のよ
うにギャップ部のみを覆う状態でギャップ制御電極45お
よび46が配設されている。垂直CCDは実際には、上半分
が光電変換を行う受光部47として用いられ、下半分が光
電変換された一フレーム分の信号電荷を蓄積する蓄積部
48となっている。したがって転送電極が透明である必要
があるのは、受光部47のそれだけであり、残りの部分の
転送電極は例えば多結晶シリコン膜により形成してもよ
い。ただしこの実施例では、上に述べたように全ての転
送電極を透明電極としている。この為、図では示さない
が、受光部47以外のCCD部は光遮蔽膜で覆うことが必要
である。また実施例では二相駆動の場合を示している。
したがって実際には各転送電極下のポテンシャル井戸に
非対称性を与えることが必要で、詳細な説明は省略する
が例えば各転送電極下に部分的にイオン注入等を行なっ
て、蓄積部とバリア部を形成する。
FIG. 12 shows a frame transfer type CC using the structure of FIG.
It is a schematic plan view of D imaging device. A plurality of vertical CCD channels 41 and horizontal CCD channels 42 are formed as shown by broken lines, and a vertical CCD transfer electrode 43 and a horizontal CCD transfer electrode 44 are formed by patterning a layer of a transparent conductive film such as ITO on these channels. It is formed. In the gap portion of the transfer electrode 43 of the vertical CCD and the gap portion of the transfer electrode 44 of the horizontal CCD, only the drawing portion is shown in a simplified manner, but as shown in FIG. 11, gap control is performed in a state where only the gap portion is covered. Electrodes 45 and 46 are provided. In the vertical CCD, the upper half is actually used as a light receiving unit 47 that performs photoelectric conversion, and the lower half is a storage unit that stores one frame of photoelectrically converted signal charges.
48. Therefore, it is only that of the light receiving section 47 that the transfer electrode needs to be transparent, and the remaining transfer electrode may be formed of, for example, a polycrystalline silicon film. However, in this embodiment, as described above, all the transfer electrodes are transparent electrodes. For this reason, although not shown in the drawing, it is necessary to cover the CCD section other than the light receiving section 47 with a light shielding film. The embodiment shows a case of two-phase driving.
Therefore, it is actually necessary to impart asymmetry to the potential well under each transfer electrode. Although detailed description is omitted, for example, ion implantation or the like is partially performed under each transfer electrode to form the storage section and the barrier section. Form.

この実施例によっても、転送電極を単層電極構造とし
てギャップ制御電極を設けることによって、先の実施例
と同様に、オーバーラップ電極構造を用いた場合の信頼
性低下の問題を解決し、しかも高い転送効率が得られる
CCDを得ることができる。また、透明電極の場合良好な
層間絶縁膜がないため、オーバーラップ電極構造で青感
度を持つCCD撮像装置を構成することが難しいが、この
実施例によって単層電極構造で青感度を持つCCD撮像装
置が得られる。
According to this embodiment also, by providing the gap control electrode with the transfer electrode having a single-layer electrode structure, as in the previous embodiment, the problem of the reduction in reliability when using the overlap electrode structure is solved, and the method is also high. Transfer efficiency is obtained
You can get a CCD. In addition, in the case of a transparent electrode, since there is no good interlayer insulating film, it is difficult to configure a CCD imaging device having a blue sensitivity with an overlapping electrode structure. A device is obtained.

本発明は上記実施例に限られるものではない。例えば
CCD撮像装置の実施例では、水平CCDを一本のみ設けた場
合を示したが、複数本の水平CCDを設ける構造にも同様
に本発明を適用することができる。また実施例ではn型
埋込みチャネルを説明したが本発明は表面チャネル型に
も適用できるし、さらにpチャネル型CCDにも適用でき
る。また本発明のCCD構造は撮像装置に限らず、シフト
レジスタやメモリ,遅延素子等の各種用途に用いること
ができることは勿論である。
The present invention is not limited to the above embodiment. For example
In the embodiment of the CCD imaging apparatus, a case where only one horizontal CCD is provided is shown, but the present invention can be similarly applied to a structure in which a plurality of horizontal CCDs are provided. In the embodiment, the n-type buried channel has been described. However, the present invention can be applied to a surface channel type and further to a p-channel type CCD. Further, the CCD structure of the present invention is not limited to an imaging device, and can be used for various applications such as a shift register, a memory, and a delay element.

[発明の効果] 以上述べたように本発明によれば、電荷転送効率の低
下をもたらすことなく、単層の転送電極構造として信頼
性の向上を図ったCCDおよびCCD撮像装置を得ることがで
きる。
[Effects of the Invention] As described above, according to the present invention, it is possible to obtain a CCD and a CCD image pickup device having improved reliability as a single-layer transfer electrode structure without lowering the charge transfer efficiency. .

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例のCCDの基本構造を示す断面
図、 第2図(a)(b)はその電荷転送の動作を説明するた
めの図、 第3図は本発明をインターライン転送型CCD撮像装置に
適用した実施例の平面図、 第4図(a)(b)(c)は第3図の要部構造を示す平
面図とそのX−X′,Y−Y′断面図、 第5図(a)(b)は第3図のCCD撮像装置の動作を説
明するための図、 第6図(a)〜(g)は第3図の垂直CCD部の製造工程
を示す断面図、 第7図(a)〜(e)は他の製造工程例を示す断面図、 第8図〜第10図は転送電極とギャップ制御電極の関係の
具体例を拡大して示す図、 第11図は透明電極を用いた本発明の他の実施例のCCDを
示す断面図、 第12図は透明電極を用いたフレーム転送型CCD撮像装置
の実施例を示す平面図である。 1……p型シリコン基板、2……n型埋込み転送チャネ
ル、3……ゲート絶縁膜、4……転送電極、5……層間
絶縁膜、6……ギャップ制御電極、7……ギャップ、11
……p型シリコン基板、12……フォトダイオード、13…
…垂直CCDチャネル、14……水平CCDチャネル、15,16…
…転送電極、17……チャネルストップ、18……層間絶縁
膜、19,20,21……ギャップ制御電極、22……転送ゲー
ト、23……ゲート絶縁膜、24……ギャップ。
FIG. 1 is a sectional view showing a basic structure of a CCD according to an embodiment of the present invention, FIGS. 2 (a) and 2 (b) are views for explaining the charge transfer operation, and FIG. 4 (a), 4 (b) and 4 (c) are plan views showing the main structure of FIG. 3 and XX 'and YY' of the embodiment applied to a line transfer type CCD image pickup device. 5 (a) and 5 (b) are diagrams for explaining the operation of the CCD image pickup device of FIG. 3, and FIGS. 6 (a) to 6 (g) are manufacturing steps of the vertical CCD section of FIG. 7 (a) to 7 (e) are cross-sectional views showing another example of the manufacturing process, and FIGS. 8 to 10 are enlarged examples of the relationship between the transfer electrode and the gap control electrode. FIG. 11 is a cross-sectional view showing a CCD according to another embodiment of the present invention using a transparent electrode. FIG. 12 is a plan view showing an embodiment of a frame transfer type CCD imaging device using a transparent electrode. DESCRIPTION OF SYMBOLS 1 ... p-type silicon substrate, 2 ... n-type buried transfer channel, 3 ... gate insulating film, 4 ... transfer electrode, 5 ... interlayer insulating film, 6 ... gap control electrode, 7 ... gap
... p-type silicon substrate, 12 ... photodiode, 13 ...
… Vertical CCD channel, 14 …… horizontal CCD channel, 15,16…
... transfer electrode, 17 ... channel stop, 18 ... interlayer insulating film, 19, 20, 21 ... gap control electrode, 22 ... transfer gate, 23 ... gate insulating film, 24 ... gap.

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】電荷転送チャネルが形成された半導体基板
と、 この基板の前記電荷転送チャネル領域上に第1の絶縁膜
を介して配列形成された,単層の導体膜をパターニング
して得られた複数の転送電極と、 これら転送電極が形成された面の少なくとも転送チャネ
ル電位間のギャップ部を覆うように第2の絶縁膜を介し
て形成された,前記ギャップ部の転送電極を前記転送電
極下の転送チャネルの“H"レベル電位と“L"レベル電位
の間に設定するためのギャップ電位制御電極と、 を有することを特徴とする電荷結合素子。
1. A semiconductor substrate having a charge transfer channel formed thereon, and a single-layer conductive film arranged and formed on the charge transfer channel region of the substrate with a first insulating film interposed therebetween. A plurality of transfer electrodes, and a transfer electrode of the gap formed through a second insulating film so as to cover at least a gap between transfer channel potentials on a surface on which the transfer electrodes are formed. And a gap potential control electrode for setting between a “H” level potential and an “L” level potential of a lower transfer channel.
【請求項2】一つの転送電極の両側のギャップ部の転送
チャネル電位が、隣接する転送電極に印加されるクロッ
ク電圧により変化し、その転送電極下の信号電荷が転送
される際に、転送方向前方のギャップ部の転送チャネル
の電位障壁が後方のギャップ部の転送チャネルの電位障
壁より小さくなる請求項1記載の電荷結合素子。
2. A transfer channel potential in a gap portion on both sides of one transfer electrode changes according to a clock voltage applied to an adjacent transfer electrode, and when a signal charge under the transfer electrode is transferred, the transfer direction is changed. 2. The charge coupled device according to claim 1, wherein a potential barrier of the transfer channel in the front gap portion is smaller than a potential barrier of the transfer channel in the rear gap portion.
【請求項3】転送電極が透明電極である請求項1記載の
電荷結合素子。
3. The charge coupled device according to claim 1, wherein the transfer electrode is a transparent electrode.
【請求項4】半導体基板と、 この基板に形成された入射光学像を光電変換して蓄積す
る二次元配列されたフォトダイオードと、 前記基板に前記フォトダイオードの配列にそって配列形
成された、前記フォトダイオードの信号電荷を転送して
読出す複数本の垂直転送電荷結合素子と、 前記基板に形成された、前記垂直転送電荷結合素子を転
送された信号電荷を一水平列ずつ読出して出力する水平
転送電荷結合素子とを有する固体撮像装置において、 前記垂直転送電荷結合素子および水平転送電荷結合素子
の少なくとも一方が、 前記基板に形成された電荷転送チャネル領域上に第1の
絶縁膜を介して配列形成された,単層の導体膜をパター
ニングして得られた複数の転送電極と、 これら転送電極が形成された面の少なくとも転送電極間
のギャップ部を覆うように第2の絶縁膜を介して形成さ
れた,前記ギャップ部の転送チャネル電位を前記転送電
極下の転送チャネルの“H"レベル電位と“L"レベル電位
の間に設定するためのギャップ電位制御電極と、 により構成されていることを特徴とする固体撮像装置。
4. A semiconductor substrate, two-dimensionally arranged photodiodes for photoelectrically converting and accumulating an incident optical image formed on the substrate, and arrayed and formed on the substrate along the array of the photodiodes. A plurality of vertical transfer charge-coupled elements for transferring and reading the signal charges of the photodiode; and reading and outputting the signal charges formed on the substrate and transferred by the vertical transfer charge-coupled elements, one horizontal column at a time. A solid-state imaging device having a horizontal transfer charge-coupled device, wherein at least one of the vertical transfer charge-coupled device and the horizontal transfer charge-coupled device is provided on a charge transfer channel region formed on the substrate via a first insulating film. A plurality of transfer electrodes obtained by patterning a single-layer conductor film formed in an array, and a gap between at least the transfer electrodes on the surface on which the transfer electrodes are formed. The transfer channel potential of the gap portion formed through the second insulating film so as to cover the transfer portion is set between the “H” level potential and the “L” level potential of the transfer channel below the transfer electrode. And a gap potential control electrode for controlling the solid-state imaging device.
【請求項5】垂直転送電荷結合素子部のギャップ制御電
極と水平転送電荷結合素子部のギャップ制御電極とが別
々に設けられ、これらに互いに異なる制御電位が与えら
れる請求項4記載の固体撮像装置。
5. The solid-state imaging device according to claim 4, wherein a gap control electrode of the vertical transfer charge-coupled device section and a gap control electrode of the horizontal transfer charge-coupled device section are separately provided, and different control potentials are applied to these. .
【請求項6】半導体基板と、 この基板に形成された、入射光学像の光電変換と,得ら
れた信号電荷の蓄積および転送を行う複数本の垂直転送
電荷結合素子と、 前記基板に形成された、前記垂直転送電荷結合素子を転
送された信号電荷を一水平列ずつ読出して出力する水平
転送電荷結合素子とを有する固体撮像装置において、 少なくとも前記垂直転送電荷結合素子が、 前記基板に形成された電荷転送チャネル領域上に第1の
絶縁膜を介して配列形成された,単層の透明導電膜をパ
ターニングして得られた複数の転送電極と、 これら転送電極が形成された面の少なくとも転送電極間
のギャップ部を覆うように第2の絶縁膜を介して形成さ
れた,前記ギャップ部の転送チャネル電位を前記転送電
極下の転送チャネルの“H"レベル電位と“L"レベル電位
の間に設定するためのギャップ電位制御電極と、 により構成されていることを特徴とする固体撮像装置。
6. A semiconductor substrate, a plurality of vertical transfer charge-coupled devices formed on the substrate for performing photoelectric conversion of an incident optical image and storing and transferring obtained signal charges, and formed on the substrate. A horizontal transfer charge-coupled device that reads out and outputs the signal charges transferred by the vertical transfer charge-coupled device one horizontal row at a time, wherein at least the vertical transfer charge-coupled device is formed on the substrate. A plurality of transfer electrodes formed by patterning a single-layer transparent conductive film arranged and formed on the charge transfer channel region with a first insulating film interposed therebetween, and at least transferring the surface on which the transfer electrodes are formed. The transfer channel potential of the gap formed through the second insulating film so as to cover the gap between the electrodes is changed to the “H” level potential and the “L” level of the transfer channel below the transfer electrode. A solid-state imaging apparatus characterized by being constituted by a gap potential control electrode for setting between the position.
JP2044796A 1990-02-26 1990-02-26 Charge coupled device and solid-state imaging device using the same Expired - Fee Related JP3028823B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2044796A JP3028823B2 (en) 1990-02-26 1990-02-26 Charge coupled device and solid-state imaging device using the same
US07/962,003 US5210433A (en) 1990-02-26 1992-10-15 Solid-state CCD imaging device with transfer gap voltage controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2044796A JP3028823B2 (en) 1990-02-26 1990-02-26 Charge coupled device and solid-state imaging device using the same

Publications (2)

Publication Number Publication Date
JPH03246971A JPH03246971A (en) 1991-11-05
JP3028823B2 true JP3028823B2 (en) 2000-04-04

Family

ID=12701385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2044796A Expired - Fee Related JP3028823B2 (en) 1990-02-26 1990-02-26 Charge coupled device and solid-state imaging device using the same

Country Status (1)

Country Link
JP (1) JP3028823B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2563826Y2 (en) * 1991-11-27 1998-02-25 三洋電機株式会社 Solid-state imaging device
US7807514B2 (en) * 2006-04-26 2010-10-05 Eastman Kodak Company CCD with improved charge transfer
JP4743265B2 (en) * 2008-12-09 2011-08-10 ソニー株式会社 Solid-state imaging device and manufacturing method of solid-state imaging device

Also Published As

Publication number Publication date
JPH03246971A (en) 1991-11-05

Similar Documents

Publication Publication Date Title
US5210433A (en) Solid-state CCD imaging device with transfer gap voltage controller
US7550813B2 (en) Photoelectric converting film stack type solid-state image pickup device, and method of producing the same
JP2010098169A (en) Solid-state imaging apparatus, camera, and method of manufacturing the solid-state imaging apparatus
US7738021B2 (en) Imaging device
US20100171857A1 (en) Method of manufacturing solid-state imaging device
JP2845216B2 (en) Solid-state imaging device and method of manufacturing the same
US7579207B2 (en) Solid-state imaging device, method of producing the same and camera
US20070280402A1 (en) Solid-state image sensor
JP3028823B2 (en) Charge coupled device and solid-state imaging device using the same
US7034876B2 (en) Solid-state image pickup device and method for driving the same
JP4493124B2 (en) Solid-state imaging device
JPH09172156A (en) Solid-state imaging device and method of manufacturing the same
JPS62208668A (en) Charge transfer type solid-state image sensing element
JP4403383B2 (en) Solid-state imaging device
JP2002151673A (en) Solid-state image pickup element
JP3020537B2 (en) Charge-coupled device
JPH0425714B2 (en)
JPH0130306B2 (en)
JP2006080202A (en) Solid-state image sensor
JP3298259B2 (en) Charge transfer element
JP2825075B2 (en) Solid-state imaging device and driving method thereof
JP2739601B2 (en) Imaging device
JP2008166845A (en) Solid-state imaging device and method for driving the same
JPH0888344A (en) Solid-state image sensing device
JP2980196B2 (en) Solid-state imaging device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees