JPH03246067A - サーマルヘッド - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、ファクシミリや各種プリンタに搭載される感
熱記録用のサーマルヘッドに関し、特に複数の発熱抵抗
体素子を同一の絶縁基板上に配置し、印字すべき信号に
合わせて発熱抵抗体を通電発熱させて感熱記録紙を発色
印字させたり、あるいは熱転写リボンを介して普通紙に
転写記録させるサーマルヘッドに係る。

〈従来技術〉 現在、生産されているサーマルヘッドは、金や銀、銀パ
ラジウム等の厚膜ペーストをスクリーン印刷にて絶縁基
板上に導体パターンを直接印刷形成したり、絶縁基板の
全面に均一印刷した後、フォトリソグラフィー技術にて
導体パターンをエツチング形成し、その後導体パターン
と同様にスクリーン印刷にて厚膜抵抗体を印刷形成して
高温にて焼成し形成する厚膜法と、タンタルの酸化物や
窒化物をスパッタ法にて絶縁基板の全面に均一に形成し
、さらにその上面にアルミニウム等の金属を真空着法や
スパッタ法にて均一に形成し、その後フォトリソグラフ
ィー技術にて導体パターンお上び抵抗体部を形成する薄
膜法との２Ｎ類の方法がある。

〈　発明が解決しようとする課題　〉 しかし、厚膜法では、比較的安価に製造できるが、その
印字解像度においてファイン化が困難で、８本／Ｉ１ｍ
までのパターン化が限界である。また、薄膜法では、１
６本／ｍＩｍは十分可能をあるが、各層を形成するため
の製造装置が高価でコスト的に不利である。このように
、厚膜法および薄膜法には、それぞれ一長一短がある。

そこで、導体部をめっき法にて形成し、抵抗体層、保護
膜層を薄膜にて形成する方法が提案されている。

これは、抵抗体が薄膜法にて形成されているため、抵抗
体そのもののパターニングは、薄膜法と同等のファイン
化が可能であるが、導体部のパタニングに関しては、前
述の厚膜法と同様、その膜厚が厚いため、ファイン化が
困難であり、容易に実現していないのが現状である。

ここで、−数的なフォトリソフグラフイー技術によるパ
ターニングの工程を第８図に示す。

図示の如く、絶縁基板ｌ上に形成された配線電極２をパ
ターン形成する場合、フォトリソグラフィー技術にてレ
ジスト材料３を配ｔＳ電極膜上に形威し、その後エツチ
ングによりパターン形成される。

しかし、この場合、第９図の如く、レジストのスペース
部Ｑ０、ライン部り。に対し、エツチング形成されたス
ペース部Ｑ、ライン部りの寸法は、成膜された膜厚ｔに
より決定され、膜厚ｔが大きくなれば、スペース部ａの
寸法も大きくならざるを得ない。

したがって、従来の一直線上に発熱抵抗体部を形成した
サーマルヘッドにおいては、発熱抵抗体に接続される電
極の膜厚が大きくなれば、ライン幅が狭くなり、スペー
ス部が広くなる結果、発熱ドツトの大きさは小さくなり
、またドツト間隔が大きくなり、高密度のパターン形成
が行なえなくなる（第１０，１１図参照）。

なお、第１０図中、４は印字すべき信号に合わせて通電
発熱して記録媒体に印字記録する発熱抵抗体である。ま
た、第１２図はライン信号に対する発熱ドツトを示す図
で、この図中、Ａは発熱ドツトである。

本発明は、上記に鑑み、ファインパターン化が可能とな
り、印字解像度をより向上させることができるサーマル
ヘッドの提供を目的とする。

〈　課題を解決するための手段　〉 本発明による課題解決手段は、第１図ないし茅７図の如
く、絶縁基板上に、配線配線電極１１、発熱抵抗体１２
および該発熱抵抗体１２を通電発熱させるための駆動回
路１３が形成され、印字すべき信号に合わせて前記発熱
抵抗体１２を通電発熱させて記録媒体に印字記録するサ
ーマルヘッドにおいて、前記発熱抵抗体１２は、主走査
方向Ｘに複数個一直線上に配列された第一列発熱抵抗体
素子１４と、該各第一列発熱抵抗体素子１４の間に配置
されかつ副走査方向Ｙの送りピッチの整数倍ずらした状
態で主走査方向Ｘに複数個一直線上に配列された第二列
発熱抵抗体素子１５とから成り、前記駆動回路１３は、
前記第二列発熱抵抗体素子１５を前記第−列発熱抵抗体
索子夏４からずらせた距離に相当する時間分だけ遅延さ
せてから通電発熱させるよう構成されたものである。

〈作　　用〉 上記課題解決手段において、絶縁基板上に配線電極１１
を形成し、この配線電極１１に発熱抵抗体１２を接続す
る。

このとき、配線電極Ｉｆを、発熱抵抗体Ｉ２の第一列発
熱抵抗体素子１４が主走査方向Ｘに複数個一直線上に配
列され、第二列発熱抵抗体素子１５が各第一列発熱抵抗
体素子１４間に配置しかつ副走査方向Ｙの送りピッチの
整数倍ずらした状態で主走査方向Ｘに一直線上に配列さ
れるようパターン形成する。

これにより、発熱抵抗体１２は、従来のように一直線上
に配置されるのではなく、配線電極１１と同様に非−直
線上に配置されるので、発熱抵抗体１２に接続される配
線電極１１の膜厚が大きくても、ライン幅が広くなり、
スペース部が小さくなる結果、発熱ドツトの大きさは大
きくなり、またドツト間隔が小さくなり、高密度のパタ
ーン形成を行なうことができる。

また、発熱抵抗体１２を発熱させる出力信号は、印字す
る紙の走査タイミングに対して同時出力されるため、上
記のように発熱抵抗体１２を配置したサーマルヘッドで
は、主走査方向Ｘに沿った一本のライン信号を出力した
場合、第二列発熱抵抗体素子１５を第一列発熱抵抗体素
子１４からずらせた距離分だけ印字がずれ、−本のライ
ン信号とはならない。

しかし、駆動回路１３では、第二列発熱抵抗体素子１５
を第一列発熱抵抗体素子１４からずらせた距離に相当す
る時間分だけ遅延させてから通電発熱させるので、−本
のライン信号を得ることができ、本来の印字と同等の印
字が可能となる。

〈実　施　例〉 以下、本発明の一実施例を第１図ないし第７図に基づい
て説明する。

第１図は本発明の一実施例を示すサーマルヘッドにおい
て発熱抵抗体への配線電極の配置を示す平面図、第２図
は第１図に示した配線電極を得るためのエツチングレジ
ストの配置を示す平面図、第３図は同じくその駆動回路
のブロック図、第４図は駆動回路部の基本回路図、第５
図は駆動回路のタイミングチャート、第６図はライン入
力信号に対し信号無調整の場合の発色ドツトを示す図、
第７図はライン信号に対し信号調整した場合の発色ドツ
トを示す図である。

図示の如く、本実施例のサーマルヘッドは、絶縁基板上
に、配線配線電極１１、発熱抵抗体１２および該発熱抵
抗体を通電発熱させるための駆動回路１３が形成され、
印字すべき信号に合わせて前記発熱抵抗体１２を通電発
熱させて感熱記録紙を発色印字させたり、あるいは熱転
写リボンを介して普通紙に転写記録させる。

前記配線電極１１は、第１図の如く、発熱抵抗体１２の
第一列発熱抵抗体素子１４および第二列発熱抵抗体素子
１５が夫々接続されている。そして、絶縁基板上に形成
される配線電極１１は、第２図の如く、フォトリソグラ
フィー技術にてレジスト材料１６をレジストし、その後
エツチングにより、パターン形成され、非−直線上に配
列されている。すなわち、前記第一列発熱抵抗体素子１
４に接続される配線電極１１は、第１図の如く、主走査
方向Ｘに複数個一直線上に配列され、前記第二列発熱抵
抗体素子１５に接続される配線電極１１は、各第一列発
熱抵抗体素子１４間に配置されかつ副走査方向Ｙの送り
ピッチの整数倍ずらした状態で主走査方向Ｙに一直線上
に配列されている。

前記発熱抵抗体Ｉ２は、配線電極１１の配置に合致させ
て接続されており、複数個の第一列発熱抵抗体素子１４
および第二列発熱抵抗体素子１５、すなわち２０４８個
の抵抗（Ｒ１・・・Ｒ２０４ｇ）から成る（第３図参照
）。

前記駆動回路１３は、第二列発熱抵抗体素子１５を第一
列発熱抵抗体素子１４からずらせた距離に相当する時間
分だけ遅延させてから通電発熱させるよう構成されてい
る。該駆動回路１３は、第３図の如く、２０４８個の抵
抗から成る発熱抵抗体１２を駆動させるための３２個の
ドライバーＩＣ２０を備えており、該ドライバーＩＣ２
０は４個ずつの８ブロツクに分割され、各ブロックはス
トローブ（ＳＴＲＯＢＥ）１〜８の８個の駆動信号によ
って８分割駆動が行なわれている。

そして、ドライバーＩＣ２０の基本回路は、第４図の如
く、６４ビツトシフトレジスタ２１１６４ビットラッチ
回路２２、出力保護回路２３、ゲート回路２４および６
４ビツトのドライバー２５から成る。また、前記シフト
レジスタ２１の出力端子であるデータアウト（ＤＡＴＡ
　　０ＵＴ）端子２６は、次段のＩＣへのシフトレジス
タの入力端子であるデータイン（ＤＡＴＡ　　ＩＮ）端
子２７へ接続され、第３図の如く、３２個のドライバー
ＩＣ２０における６４ビツトシフトレジスタ２１が３２
個シリアルに接続されている。

上記構成において、発熱抵抗体１２に接続される配線電
極１１を一直線上に設けずに配置し、この電極１１に合
致させて発熱抵抗体１２を接続する。

すなわち、絶縁基板上に積層された３μｍ以上の膜厚を
持つ導体層の上に、エツチングレジストを第２図のよう
に形成する。このとき、配線電極１１の間隔は極力狭く
する方がよい。その後、等方エッヂングを行ない発熱抵
抗体１２の第一列発熱抵抗体素子１４に接続される配線
電極１１を主走査方向Ｘに複数個一直線上に配列し、第
二列発熱抵抗体素子１５に接続される配線電極１１を各
第一列発熱抵抗体素子１４間に配置しかつ副走査方向Ｙ
の送りピッチの整数倍ずらした状態で主走査方向Ｘに一
直線上に配列するようパターン形成し、各配線電極１１
に合致するよう第一列発熱抵抗体素子！４、第二列発熱
抵抗体素子Ｉ５を接続する。

これにより、発熱抵抗体１２は、従来のように一直線上
に配置されるのではなく、配線電極１１と同様に非−直
線上に配置されるので、発熱抵抗体１２に接続される配
線電極１１の膜厚が３μ■以上と大きくても、ライン幅
が広くなり、スペース部が小さくなる結果、発熱ドツト
の大きさは大きくなり、またドツト間隔が小さくなり、
高密度のパターン形成を行なうことかできる。

しかし、一般に、発熱抵抗体１２を発熱させる出力信号
は、印字する紙の走査タイミングに対して同時出力され
るため、上記のように発熱抵抗体１２を配置したサーマ
ルヘッドでは、例えば、主走査方向Ｘに沿った一本のラ
イン信号を出力した場合、発熱抵抗体１２に接続する個
々の配線電極１１の一直線上からずらせた距離分だけ印
字がずれ、第６図のように一本のライン信号とはならな
い。なお、第６図中、Ｂはライン入力信号に対する発色
ドツトである。

そこで、第一列発熱抵抗体素子１４のずらせた距離に相
当する紙送り時間分を出力信号に対して遅延させるよう
に駆動回路１３を構成すると、第４図の如く、第一列発
熱抵抗体素子１４のＲ１゜Ｒ３・・・Ｒ２０４７に対応
するデータと、第二列発熱抵抗体素子１５のＲ２，Ｒ４
・・・Ｒ２０４８に対応するデータとをクロック（ＣＬ
ＯＣＫ）信号に同期させながら、全シフトレジスタ２１
へ送り込み、ラッチ（Ｌ　Ａ　Ｔ　ＣＨ）信号をアクテ
ィブにして２０４８ドツト分の印字データをラッチ回路
２２ヘラツチする。

次に、発熱対抗体１２を駆動可能な状態にするためのＥ
、０（ＥＮＡＢＬＥ　　０ＵＴＰＵＴ）信号をアクティ
ブＩこした後、８個に分割された各ブロックの駆動パル
ス信号であるストローブ（ＳＴＲＯＢＥ）１〜８を順次
時分割的にアクティブにして発熱抵抗体１２を駆動し１
ライン分の印字を行う。

なお、第５図はそのタイミングチャートである。

このように、駆動回路１３で、第二列発熱抵抗体素子１
５を第一列発熱抵抗体素子１４からずらせた距離に相当
する時間分だけ遅延させてから通電発熱させることによ
り、第７図のように一本のライン信号を得ることができ
、本来の印字と同等の印字が可能となる。

以上のように、発熱抵抗体１２の第一列発熱抵抗体素子
１４を主走査方向Ｘに複数個一直線上に配列し、第二列
発熱抵抗体索子１５を各第一列発熱抵抗体素子！４の間
に配列しかつ副走査方向Ｙの送りピッチの整数倍ずらし
た状態で主走査方向Ｘに複数個一直線上に配列している
ので、高密度のパターン形成が行える。

また、発熱抵抗体１２を通電発熱させる駆動回路１３を
、第二列発熱抵抗体素子１５を第一列発熱抵抗体素子１
４からずらせた距離に相当する時間分だけ遅延させてか
ら通電発熱させるよう構成しているので、発熱抵抗体Ｉ
２を上記のように配列しても、主走査方向Ｘに一本のラ
イン信号を出力した場合にでも、容易に一本のライン信
号を得ることができる。

したがって、ファインパターン化が可能となり、印字解
像度をより向上させることができる。

〈発明の効果〉 、以上の説明から明らかな通り、本発明によると、発熱
抵抗体の第一列発熱抵抗体素子を主走査方向に複数個一
直線上に配列し、第二列発熱抵抗体素子を各第一列発熱
抵抗体素子の間に配置しかつ副走査方向の送りピッチの
整数倍ずらした状態で主走査方向に複数個一直線上Ｉこ
配列しているので、高密度のパターン形成が行える。

また、発熱抵抗体を通電発熱させる駆動回路を、第二列
発熱抵抗体素子を第一列発熱抵抗体素子からずらせた距
離に相当する時間分だけ遅延させてから通電発熱させる
よう構成しているので、発熱抵抗体を上記のように配列
しても、主走査方向に一本のライン信号を出力した場合
にでも、容易に一本のライン信号を得ることができる。

したがって、ファインパターン化が可能となり、印字解
像度をより向上させることができるといった優れた効果
がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すサーマルヘッドにおい
て発熱抵抗体への配線電極の配置を示す平面図、第２図
は第り図に示した配線電極を得るためのエツチングレジ
ストの配置を示す平面図、第３図は同じくその駆動回路
のブロック図、第４図は駆動回路部の基本回路図、第５
図は駆動回路のタイミングチャート、第６図はライン入
力信号に対し信号無調整の場合の発色ドツトを示す図、
第７図はライン信号に対し信号調整した場合の発色ドツ
トを示す図、第８図は一般的なフォトリソグラフィー技
術によるパターニングの工程を示す図、第９図はエツチ
ングレジストとフォトリソグラフィー工程でパターニン
グした状態を示す図、第１０図は従来の配線電極の配置
を示す平面図、第１１図は同じくエツチングレジストの
配置を示す図、第１２図はライン信号に対する発色ドツ
トを示す図である。 ！工：配線電極、Ｉ２：発熱抵抗体、１３：［動回路、
１４：第一列発熱抵抗体素子、１５：第二列発熱抵抗体
素子。 出　願　人　　シャープ株式会社

Claims (1)

【特許請求の範囲】
1. 絶縁基板上に、配線電極、発熱抵抗体および該発熱抵抗
   体を通電発熱させるための駆動回路が形成され、印字す
   べき信号に合わせて前記発熱抵抗体を通電発熱させて記
   録媒体に印字記録するサーマルヘッドにおいて、前記発
   熱抵抗体は、主走査方向に複数個一直線上に配列された
   第一列発熱抵抗体素子と、該各第一列発熱抵抗体素子の
   間に配置されかつ副走査方向の送りピッチの整数倍ずら
   した状態で主走査方向に複数個一直線上に配列された第
   二列発熱抵抗体素子とから成り、前記駆動回路は、前記
   第二列発熱抵抗体素子を前記第一列発熱抵抗体素子から
   ずらせた距離に相当する時間分だけ遅延させてから通電
   発熱させるよう構成されたことを特徴とするサーマルヘ
   ッド。