JPH03245528A - Pattern formation - Google Patents

Pattern formation

Info

Publication number
JPH03245528A
JPH03245528A JP4118090A JP4118090A JPH03245528A JP H03245528 A JPH03245528 A JP H03245528A JP 4118090 A JP4118090 A JP 4118090A JP 4118090 A JP4118090 A JP 4118090A JP H03245528 A JPH03245528 A JP H03245528A
Authority
JP
Japan
Prior art keywords
wiring
resist
thin film
pattern
lift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4118090A
Other languages
Japanese (ja)
Other versions
JP2946102B2 (en
Inventor
Tetsuya Kaneko
哲也 金子
Toshihiko Takeda
俊彦 武田
Shinya Mishina
伸也 三品
Yoshikazu Sakano
坂野 嘉和
Ichiro Nomura
一郎 野村
Haruto Ono
治人 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP4118090A priority Critical patent/JP2946102B2/en
Publication of JPH03245528A publication Critical patent/JPH03245528A/en
Application granted granted Critical
Publication of JP2946102B2 publication Critical patent/JP2946102B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To form a pattern with excellent dimensional precision without forming a thick resist for lift-off resist at all by a method wherein, in order to pattern a relatively thick thin film formed on a substrate, both etching process and lift-off process are used together. CONSTITUTION:A cleaned up substrate 5 is coated with a Cr film by vacuum deposition process so as to be formed into an electrode 6 by photolithoetching process and then a negaresist 7 having a specific opening is formed on the whole surface including the electrode 6. Next, a relatively thick Al film for wiring 8 is formed on the whole surface and then a positive resist 9 is formed only on the wiring 8 sunk by the pattern of the resist 7. Later, the wiring 8 on both sides of the resist 9 is etched away using the resist 9 as a mask and then the resist 9 is removed to expose the sunk wiring 8 only. Finally, an upper wiring 11 is formed on the whole surface including the exposed wiring 8 to complete the lower layer wiring 8 and the upper layer wiring 11.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、基板上に設けた比較的厚い薄膜を、エツチン
グ法及びリフトオフ法を併用して形成するパターン形成
方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a pattern forming method for forming a relatively thick thin film on a substrate using a combination of an etching method and a lift-off method.

[従来の技術] 従来、基板上に設けた2Ij、lT1程度以上の比較的
厚い薄膜をパターニングする方法として、第3図(a)
 (b)に示すようなホトリソエツチング法が行われて
きた。
[Prior Art] Conventionally, as a method for patterning a relatively thick thin film of about 2Ij, lT1 or more provided on a substrate, the method shown in FIG. 3(a) is used.
A photolithography method as shown in (b) has been carried out.

これは、基板1上に薄膜12を堆積し、その上にホトリ
ソグラフィによりホトレジスト13を形成する(第3図
(a)参照)。次に、薄膜12をウエットエッヂングに
よりバターニングする(第3図(b)参照)という方法
である。
In this process, a thin film 12 is deposited on a substrate 1, and a photoresist 13 is formed thereon by photolithography (see FIG. 3(a)). Next, the thin film 12 is patterned by wet etching (see FIG. 3(b)).

かかる方法においては、薄膜が比較的厚い(約2pm以
上)と、この薄膜の厚みと同程度の寸法で薄膜がサイド
エッチされて、パターン寸法が小さ(なってしまう。
In this method, if the thin film is relatively thick (approximately 2 pm or more), the thin film is side-etched to a size comparable to the thickness of the thin film, resulting in a small pattern size.

そこで、イオンミーリングやりアクティブイオンエツチ
ングの様なドライエッチ法を用いれば薄膜のサイドエッ
チは防止できる。しかし、イオンミーリングでは基板1
と薄膜12の選択エッチが不可能であり、基板1にエツ
チングダメージが生じる。また、リアクティブイオンエ
ツチングでは基板1と薄膜12の選択エッチは可能であ
るが、基本的にエツチングレートが小さく厚い薄膜を加
工するには長時間を要してしまう。
Therefore, side etching of the thin film can be prevented by using a dry etching method such as ion milling or active ion etching. However, in ion milling, the substrate 1
Therefore, selective etching of the thin film 12 is impossible, and etching damage occurs to the substrate 1. Further, although it is possible to selectively etch the substrate 1 and the thin film 12 using reactive ion etching, the etching rate is basically small and it takes a long time to process a thick thin film.

次に、サイドエッチが発生せず、レジストパターンにほ
ぼ等しい薄膜パターンを形成することのできるリフトオ
フ法を第4図に示す。図中14はホトレジストのパター
ンであり、基板1の上に形成されており、その上に比較
的厚い薄膜15が堆積されている。
Next, FIG. 4 shows a lift-off method that does not cause side etching and can form a thin film pattern that is almost the same as the resist pattern. In the figure, reference numeral 14 denotes a photoresist pattern, which is formed on the substrate 1, on which a relatively thick thin film 15 is deposited.

ここで、ホトレジスト14の厚みが薄膜15よりも厚け
れば、−船釣にはホトレジスト14を容易に溶解剥離す
ることができ、薄膜15をパターニングすることができ
る。しかし、第4図に示す様に、ホトレジスト14が薄
膜15よりも薄いと薄膜15はホトレジスト14の段差
部を覆ってしまい、溶解剥離するための剥離液等がホト
レジスト14に触れることができず、リフトオフ法によ
るパターニングができない。
Here, if the thickness of the photoresist 14 is thicker than the thin film 15, the photoresist 14 can be easily dissolved and peeled off during boat fishing, and the thin film 15 can be patterned. However, as shown in FIG. 4, if the photoresist 14 is thinner than the thin film 15, the thin film 15 will cover the stepped portion of the photoresist 14, and the stripping solution for dissolving and stripping it will not be able to touch the photoresist 14. Patterning using the lift-off method is not possible.

また、リフトオフのし易さは、薄膜材料によっても変わ
ってくるが、−船釣に電極配線として良く用いられるA
pは、Cu等の材料に比べ非常にリフトオフし難い特性
を持っている。
Also, the ease of lift-off varies depending on the thin film material.
P has the property of being extremely difficult to lift off compared to materials such as Cu.

また、ホトレジストの厚みは、一般に0.3μmから2
μm程度が一般的であり、更に膜厚を厚くするとレジス
ト塗布の膜厚分布が太き(なり、レジストの不均一現象
や露光における光のまわり込み等によってパターン寸法
精度が低下する。
In addition, the thickness of photoresist is generally 0.3 μm to 2 μm.
Generally, it is on the order of μm, and when the film thickness is further increased, the film thickness distribution of the resist coating becomes thicker, and pattern dimensional accuracy decreases due to resist non-uniformity phenomena, light wraparound during exposure, etc.

[発明が解決しようとする課題] 以上述べてきた従来例にて、2μm以上の比較的厚い薄
膜をパターニングする場合、 エツチング法においては、 ■、ウェットエツチングでは、薄膜のサイドエッチが大
きくパターン寸法精度が低下する。
[Problems to be Solved by the Invention] In the conventional examples described above, when patterning a relatively thick thin film of 2 μm or more, in the etching method: (1) In the wet etching, the side etching of the thin film is large and the pattern dimension accuracy is poor. decreases.

■、イオンミーリングやりアクティブイオンエツチング
では、下地基板との選択エッチができなかったり、加工
に長時間を要する。
(2) Ion milling and active ion etching cannot selectively etch the underlying substrate, and processing takes a long time.

また、リフトオフ法においては、 ■、バターニングする薄膜の厚みよりもリフトオフレジ
ストの厚みが厚いことが必要であり、レジストの膜厚精
度やパターン寸法精度の低下からレジスト厚みにも限界
があり、厚い薄膜のりフトオフ法によるパターニングが
できない。
In addition, in the lift-off method, it is necessary that the lift-off resist is thicker than the thickness of the thin film to be patterned, and there is a limit to the resist thickness due to the decrease in resist film thickness accuracy and pattern dimensional accuracy. Patterning using the thin film lift-off method is not possible.

どいつたような欠点を有していた。It had some flaws.

すなわち、本発明の目的とするところは、上述のような
問題点を解消できるパターン形成方法を提供することに
ある。
That is, an object of the present invention is to provide a pattern forming method that can solve the above-mentioned problems.

[課題を解決するための手段及び作用]本発明の特徴と
するところは、基板上に第1のレジストパターンを形成
した後、薄膜を堆積し、該薄膜上に第1のレジストパタ
ーンに対しネガ・ポジが反転した第2のレジストパター
ンを設け、該薄膜を厚み方向にエツチングし第1のレジ
ストパターンと第2のレジストパターンの境界でサイド
エツチングを生じさせ、第1のレジストパターンの端部
な露出させた後、第1のレジストパターン及び該第1の
レジストパターン上の該薄膜を取り除くパターン形成方
法としている点にある。
[Means and effects for solving the problems] The present invention is characterized by forming a first resist pattern on a substrate, depositing a thin film, and depositing a negative film on the thin film with respect to the first resist pattern. - A second resist pattern with the positive inverted is provided, and the thin film is etched in the thickness direction to cause side etching at the boundary between the first resist pattern and the second resist pattern. The pattern forming method is such that after exposure, the first resist pattern and the thin film on the first resist pattern are removed.

すなわち、本発明によれば、厚い薄膜をエツチング法と
リフトオフ法を併用することにより、膜厚の厚いリフト
オフレジストが無(とも、寸法精度良くパターニングで
きるようにしたものである。
That is, according to the present invention, by using a combination of an etching method and a lift-off method to form a thick thin film, patterning can be performed with good dimensional accuracy without the need for a thick lift-off resist.

以下、本発明のパターン形成方法を第1図 (a)〜(
e)に基づいて説明する。
Hereinafter, the pattern forming method of the present invention will be explained in FIGS.
The explanation will be based on e).

■、先ず、洗浄された平滑基板1上に、リフトオフ用ホ
トレジスト2をホトリソグラフィーによって形成する(
第1図(a))。
(2) First, a lift-off photoresist 2 is formed on the cleaned smooth substrate 1 by photolithography (
Figure 1(a)).

■、かかるリフトオフ用ホトレジスト2の上に、パター
ニング形成すべき薄膜3を堆積する。この時、薄膜3の
厚みがリフトオフ用ホトレジスト2より厚い場合に特に
効果がある(第1図(b))。
(2) A thin film 3 to be patterned is deposited on the lift-off photoresist 2. At this time, it is particularly effective when the thickness of the thin film 3 is thicker than the lift-off photoresist 2 (FIG. 1(b)).

01次に、リフトオフ用ホトレジスト2の上に、かかる
リフトオフ用ホトレジスト2のパターンに対しネガ・ポ
ジが反転したエツチング用ホト1ノジスト4を形成する
(第1図(C))。
01 Next, on the lift-off photoresist 2, an etching photoresist 4 whose negative and positive patterns are reversed with respect to the pattern of the lift-off photoresist 2 is formed (FIG. 1(C)).

09次に、薄膜3を厚み方向に対してのエツチングを施
し、リフトオフ用ホトレジスト2とエツチング用ホトレ
ジスト4のパターン境界でサイドエツチングを生じさせ
、リフトオフ用ホトレシスト2の端部を露出させる(第
1図(d))。
09 Next, the thin film 3 is etched in the thickness direction to cause side etching at the pattern boundary between the lift-off photoresist 2 and the etching photoresist 4, exposing the end of the lift-off photoresist 2 (Fig. 1). (d)).

■、最後に、リフトオフ用ホトレジスト2を溶解剥離す
ると同時に前述■工程で残されたりフトオフ用ホトレジ
スト2の上の薄膜3を除去し、また、エツチング用ホト
レジスト4をも同時に溶解剥離することによって、薄膜
3がパターン形成される(第1図(e))。
(2) Finally, at the same time as the lift-off photoresist 2 is dissolved and peeled off, the thin film 3 left in the step (2) and on the lift-off photoresist 2 is removed, and the etching photoresist 4 is also dissolved and peeled off at the same time. 3 is patterned (FIG. 1(e)).

以上の方法によれば、薄膜3の膜厚が、リフトオフ用ホ
トレジスト2より厚くても充分パターン形成が可能であ
る。従って、リフトオフ用ホトレジスト2の厚みを厚(
する必要はなく膜厚精度。
According to the above method, even if the thickness of the thin film 3 is thicker than the lift-off photoresist 2, sufficient pattern formation is possible. Therefore, the thickness of the lift-off photoresist 2 is
No need for film thickness accuracy.

パターン寸法精度の良いレジスト厚み条件で形成するこ
とができる。
The resist thickness can be formed with good pattern dimensional accuracy.

また、最終的に薄膜3をリフトオフ法によって加工する
ため、基板1と薄膜3の界面における薄膜3のパターン
は、小さ(なることなく (サイドエッチ等による幅狭
化がなり)、リフトオフ用ホトレジスト2の寸法にほぼ
等しく高精度でパターン形成することができる。
In addition, since the thin film 3 is finally processed by the lift-off method, the pattern of the thin film 3 at the interface between the substrate 1 and the thin film 3 is small (without becoming narrower due to side etching, etc.), and the lift-off photoresist 2 It is possible to form a pattern with high precision that is approximately equal to the dimensions of .

また、リフトオフ用ホトレジスト2とエツチング用ホト
レジスト4のホトリソグラフィーは、同一ホトマスクを
用いて、ネガレジスト、ポジレジストを使い分けること
によって、精度良く容易に形成することができる。
Furthermore, the lift-off photoresist 2 and the etching photoresist 4 can be easily formed with high precision by using the same photomask and using a negative resist and a positive resist.

なお、工程中で用いたエツチング法とリフトオフ法は各
々−船釣に使用されている技術であり、特別な装置を要
するものでな(容易に加工できる方法である。また、大
面積基板の加工の実現化も容易である。
The etching method and lift-off method used in the process are techniques used for boat fishing, and do not require special equipment (they are easy to process. It is also easy to realize.

以下、実施例により、本発明を具体的に詳述する。Hereinafter, the present invention will be specifically explained in detail with reference to Examples.

[実施例コ 本発明の具体的な実施例を第2図 (a)〜(i)に基
づいて説明する。
[Example] A specific example of the present invention will be described based on FIGS. 2(a) to (i).

第2図(i)は、本発明によって形成された多層電極配
線の断面を示す図である。本図において、5はガラス材
から成る表面が平滑な基板であり、6は基板5の上に形
成された0、1pm厚のCrから成る電極である。8は
本発明の方法によって形成された2H厚のAFlo、0
1μm厚のCrから成る配線であり、かかる配線断面は
、エツチング法の加工時に発生したサイドエッチにより
2段階の側面形状を有している。lOは1.8μm厚の
5i02から成る絶縁層であり、11は1.5μm厚の
Aj)10.01 pm厚のCrから成る上層配線であ
る。
FIG. 2(i) is a diagram showing a cross section of a multilayer electrode wiring formed according to the present invention. In this figure, 5 is a substrate made of a glass material with a smooth surface, and 6 is an electrode made of Cr with a thickness of 0.1 pm formed on the substrate 5. 8 is a 2H thick AFlo formed by the method of the present invention, 0
The wiring is made of Cr with a thickness of 1 μm, and the cross section of the wiring has a two-step side profile due to side etching that occurs during etching. IO is an insulating layer made of 5i02 with a thickness of 1.8 μm, and 11 is an upper layer wiring made of Cr with a thickness of 1.5 μm and Aj)10.01 pm.

ここで、配線8と上層配線11は、絶縁層ioを介して
交差しているが、絶縁層loと上層配線11の膜厚が配
線8よりも薄いにも拘わらず、各段差部は前述各膜厚で
充分にステップカバーされ、断線・ショートのない多層
電極配線を形成することができている。これは、配線8
の側面形状が、本発明のパターン形成法によって2段階
になっているためである。すなわち、配線8を積層膜が
覆う際、配線8の膜厚の約半分を段々に乗り越えれば良
いことで充分なステップカバーが得られるものである。
Here, the wiring 8 and the upper layer wiring 11 intersect with each other through the insulating layer io, but even though the film thickness of the insulation layer lo and the upper layer wiring 11 is thinner than that of the wiring 8, each step portion is different from the above-mentioned The film thickness sufficiently covers the steps, making it possible to form multilayer electrode wiring without disconnections or short circuits. This is wiring 8
This is because the side surface shape is formed into two stages by the pattern forming method of the present invention. That is, when covering the wiring 8 with the laminated film, it is sufficient to step over approximately half the film thickness of the wiring 8, thereby providing a sufficient step cover.

以下、第3図 (a)〜(i)に従って順に本実施例の
形成方法について説明する。
Hereinafter, the forming method of this embodiment will be explained in order according to FIGS. 3(a) to 3(i).

■、先ず清浄化した基板5の上に真空蒸着法によって0
.1μm厚のCr膜を成膜し、ホトリソエツチングによ
ってバターニングし電極6を形成する(第2図(a))
■First, a vacuum evaporation method is applied to the cleaned substrate 5.
.. A 1 μm thick Cr film is formed and patterned by photolithography to form the electrode 6 (FIG. 2(a)).
.

■1次ニ、RD200ON  (日立化成社製)ネガレ
ジストを約1500r、p、mで回転塗布し、ベーク乾
燥後PLA520 (キャノン社製)にてホトマスクパ
ターンを露光し、現像、ベーク乾燥してネガレジスト7
を厚み約1.5#1.mでパターン形成した(第3図(
b))。
■First step: RD200ON (manufactured by Hitachi Chemical Co., Ltd.) negative resist is spin-coated at approximately 1500r, p, m, and after baking and drying, a photomask pattern is exposed using PLA520 (manufactured by Canon), developed, and baked to dry. resist 7
The thickness is about 1.5#1. A pattern was formed using m (Fig. 3 (
b)).

09次に、かがる基板上に、真空蒸着法により001μ
m厚のCr膜を下引き層どして2μ5円厚のAP膜を成
膜し配線8用とした(第3図f’jj■、更にこの上に
、AZ1350 (△、キスト社製)ポジレジストを回
転塗布し、ベー・り乾燥後pu5o。
09Next, 001μ is deposited on the substrate to be bent by vacuum evaporation method.
An AP film with a thickness of 2μ5 was formed by subbing a Cr film with a thickness of m and was used for the wiring 8 (Fig. Spin coat the resist and apply pu5o after drying.

(キャノン社製)にて前記同一ホト37スクパターンを
露光し、現像、ベーク乾燥してボジトジスト9をパター
ン形成した(第3図(d))。
(manufactured by Canon Inc.), the same photo 37 pattern was exposed, developed, and baked to form a pattern of photogist 9 (FIG. 3(d)).

■、その後、前述第■の工程(第3図(C))で成膜し
たAI膜を、H,PO4:HNO3:CH,C0OH:
 H20= 16 : 1 : 2:1なるエツチング
液を用いて約40”Cの過熱状態にて約3分間撹拌エツ
チングを行い、はぼ厚み1 p、mを取り除いた。尚、
この際図示するようにポジレジスト9によるサイドエツ
チングを生じた(第3図(e))。
(2) After that, the AI film formed in the above-mentioned step (2) (Fig. 3 (C)) was coated with H,PO4:HNO3:CH,C0OH:
Using an etching solution of H20=16:1:2:1, agitation etching was performed for about 3 minutes at a heating temperature of about 40"C to remove a dot thickness of 1 p and m.
At this time, as shown in the figure, side etching occurred due to the positive resist 9 (FIG. 3(e)).

01次に、有機溶剤のアセトンに浸漬し超音波洗浄を行
って、ポジレジスト9及びネガレジスト7を溶解剥離し
、最終的にAR/Crから成る配線8を、側面が2段階
である断面形状でパターニングした(第3図(f))。
01 Next, the positive resist 9 and the negative resist 7 are dissolved and peeled off by immersion in acetone, an organic solvent, and ultrasonic cleaning is performed.Finally, the wiring 8 made of AR/Cr is formed into a cross-sectional shape with a two-step side surface. (Fig. 3(f)).

00以上の工程で形成された電極6及び配線8の上に、
スパッタ法によってSiO□を約1.8μm成膜し絶縁
層lOとした(第3図(g))。
On the electrodes 6 and wiring 8 formed in steps 00 or more,
A film of approximately 1.8 μm of SiO□ was formed by sputtering to form an insulating layer 1O (FIG. 3(g)).

■、更に、真空蒸着法によって0.011zm厚のCr
膜を下引き層とした1、5 gm厚のAIl膜から成る
上層配線11を成膜した(第3図(h))。
■, Furthermore, 0.011zm thick Cr was deposited by vacuum evaporation method.
An upper layer wiring 11 consisting of an Al film with a thickness of 1.5 gm was formed using the film as an undercoat layer (FIG. 3(h)).

■、前工程にて成膜した上層配線11を、ホトリソエツ
チングによってバターニングし、電極6゜膜厚の比較的
厚い配線8.配線8よりも膜厚の薄い絶縁層lO及び上
層配線11から成る多層電極配線を形成した(第3図(
i))。
(2) The upper layer wiring 11 formed in the previous process is patterned by photolithography, and the relatively thick wiring 8. A multilayer electrode wiring consisting of an insulating layer 10 thinner than the wiring 8 and an upper layer wiring 11 was formed (see Fig. 3).
i)).

以上述べた工程において、形成された配線8の電極6と
面する寸法幅は、ネガレジスト7で形成した寸法幅とほ
ぼ同一であった。また、本実施例では電極6はCr材で
あり、その上に形成されている配線8はAIl/Cr材
であるため、配線8のウェットエツチングによる電極6
のCrはダメージを受けなかった。
In the steps described above, the dimensional width of the formed wiring 8 facing the electrode 6 was almost the same as the dimensional width formed with the negative resist 7. Further, in this embodiment, the electrode 6 is made of Cr material, and the wiring 8 formed thereon is made of Al/Cr material, so the electrode 6 is etched by wet etching of the wiring 8.
Cr was not damaged.

同様に下層の電極6をAIlとし、その上の配線8をA
j)材のみとした場合でも、配、l118のウェットエ
ツチングにより電極6のAIのダメージは無かった。こ
れは、リフトオフ用のネガレジスト7が、電極6をエツ
チング液から保護しているためである。
Similarly, the lower electrode 6 is set to AIl, and the wiring 8 above it is set to A
j) Even when only the material was used, there was no damage to the AI of the electrode 6 due to the wet etching of the electrode 6. This is because the negative resist 7 for lift-off protects the electrode 6 from the etching solution.

[発明の効果] 以上説明したように本発明のパターン形成方法によれば
、エツチング法とリフトオフ法を併用してパターンを形
成することによって、従来の問題点を解決すると同時に
、以下の効果を有する。
[Effects of the Invention] As explained above, according to the pattern forming method of the present invention, by forming a pattern using a combination of an etching method and a lift-off method, it solves the conventional problems and at the same time has the following effects. .

■、リフトオフ用として膜厚の厚いレジストを形成しな
くても、厚い薄膜が寸法精度良くパターン形成すること
ができる。
(2) A thick thin film can be patterned with high dimensional accuracy without forming a thick resist for lift-off.

■、エツチング法とリフトオフ法という一般的な技術を
用いているため、特別な装置を必要とせず、また大面積
基板の加工も実現化が容易である。
(2) Since the general techniques of etching and lift-off are used, no special equipment is required, and large-area substrates can be easily processed.

■、下地基板にあらかじめ形成されている電極パターン
等は、リフトオフレジストにより覆われ、保護されてい
るために、パターン形成時のエツチングによるダメージ
が発生しない。
(2) Since the electrode patterns and the like previously formed on the base substrate are covered and protected by the lift-off resist, no damage occurs due to etching during pattern formation.

■、更には、パターン形成された薄膜の断面形状の側面
が2段階となっているために、パターン形成された薄膜
の膜厚よりも薄い絶縁層及び上層配線を用いても、ステ
ップカバーの良好な多層電極配線を形成することができ
る。
Furthermore, since the side surface of the cross-sectional shape of the patterned thin film is two-step, even if the insulating layer and upper layer wiring are thinner than the thickness of the patterned thin film, the step cover is good. A multilayer electrode wiring can be formed.

という効果を有している。It has this effect.

【図面の簡単な説明】[Brief explanation of drawings]

第1図 (a)〜(e)は、本発明のパターン形成方法
を示す断面図である。 第2図 (a)〜(i)は、本発明の実施例を示す多層
電極配線の製造工程断面図である。 第3図及び第4図は、従来例の形成方法を示す断面図で
ある。 1.5・・・基板 2、4.13.14・・・ホトレジス 3、12.15・・・薄膜 6・・・電極 7・・・ネガレジス 8・・・配線 9・・・ボジレジス lO・・・絶縁層 11・・・上層配線 ト ト ト
FIGS. 1(a) to 1(e) are cross-sectional views showing the pattern forming method of the present invention. FIGS. 2(a) to 2(i) are sectional views showing the manufacturing process of a multilayer electrode wiring according to an embodiment of the present invention. 3 and 4 are cross-sectional views showing a conventional forming method. 1.5... Substrate 2, 4.13.14... Photoresist 3, 12.15... Thin film 6... Electrode 7... Negative resist 8... Wiring 9... Photoresist lO...・Insulating layer 11...upper layer wiring tototo

Claims (1)

【特許請求の範囲】[Claims] (1)基板上に第1のレジストパターンを形成した後、
薄膜を堆積し、該薄膜上に第1のレジストパターンに対
しネガ・ポジが反転した第2のレジストパターンを設け
、該薄膜を厚み方向にエッチングし第1のレジストパタ
ーンと第2のレジストパターンの境界でサイドエッチン
グを生じさせ、第1のレジストパターンの端部を露出さ
せた後、第1のレジストパターン及び該第1のレジスト
パターン上の該薄膜を取り除くことを特徴とするパター
ン形成方法。
(1) After forming the first resist pattern on the substrate,
A thin film is deposited, a second resist pattern whose negative and positive sides are reversed with respect to the first resist pattern is provided on the thin film, and the thin film is etched in the thickness direction to separate the first resist pattern and the second resist pattern. A pattern forming method comprising: causing side etching at the boundary to expose an end of the first resist pattern; and then removing the first resist pattern and the thin film on the first resist pattern.
JP4118090A 1990-02-23 1990-02-23 Pattern formation method Expired - Fee Related JP2946102B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4118090A JP2946102B2 (en) 1990-02-23 1990-02-23 Pattern formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4118090A JP2946102B2 (en) 1990-02-23 1990-02-23 Pattern formation method

Publications (2)

Publication Number Publication Date
JPH03245528A true JPH03245528A (en) 1991-11-01
JP2946102B2 JP2946102B2 (en) 1999-09-06

Family

ID=12601233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4118090A Expired - Fee Related JP2946102B2 (en) 1990-02-23 1990-02-23 Pattern formation method

Country Status (1)

Country Link
JP (1) JP2946102B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015065280A (en) * 2013-09-25 2015-04-09 日亜化学工業株式会社 Metal film formation method and light emitting element manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015065280A (en) * 2013-09-25 2015-04-09 日亜化学工業株式会社 Metal film formation method and light emitting element manufacturing method

Also Published As

Publication number Publication date
JP2946102B2 (en) 1999-09-06

Similar Documents

Publication Publication Date Title
US6037005A (en) Display substrate electrodes with auxiliary metal layers for enhanced conductivity
US4202914A (en) Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask
JPS61171131A (en) Formation of patterned conductive layer on semiconductor
CN112271133A (en) Metal stripping method based on three layers of glue
JPH03245528A (en) Pattern formation
JP2002076575A (en) Method of manufacturing substrate for semiconductor device
JP2789969B2 (en) Method for forming contact hole in semiconductor device
JPS583232A (en) Forming method for pattern
JPH01283887A (en) Forming method for pattern of oxide superconductor
JPS61166132A (en) Selective formation of thin film
JP2537994B2 (en) Method of forming through-hole
JPS5978586A (en) Formation of niobium pattern
KR970006934B1 (en) Forming method of metal pattern
JPH03239331A (en) Manufacture of semiconductor device
JPS6030101B2 (en) Pattern formation method
JPS63288020A (en) Formation of electrode
KR100252757B1 (en) Method of forming metal pattern
JPH07273113A (en) Pattern formation for lift-off process
JPH04102321A (en) Manufacture of semiconductor device
JPS61208879A (en) Manufacture of josephson integrated circuit
JPH01161849A (en) Formation of metallic wiring
JPS61240661A (en) Forming method of thick film metal pattern
JPS6334928A (en) Formation of through hole
JPH0587038B2 (en)
JPS6028237A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees