JPH03245256A - ディスパッチング制御方法および装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理システムの制御方式に関し、特、にＣ
ＰＵのディスパッチング方法および装置に関する。

〔従来の技術〕

従来、この種のディスパッチング方法および装置は、Ｃ
ＰＵ待ち行列の先頭の処理単位を記憶するだけでなく、
ＣＰＵ待ち／事象時ち／サスペンド等のあらゆる状態の
処理単位を監視し、一つの処理単位の状態が変化しただ
けで全体の見直しを行い、待ち行列の並べ替えを行って
いた。

〔発明が解決しようとする課題〕

上述した従来のディスパッチング方法および装置は、処
理単位のすべてを常に監視するので、オーバヘッドがか
かり、また制御の論理が複雑になり、装置も大型化する
という欠点がある。

〔課題を解決するための手段〕

本発明のディスパッチング制御装置の構成は、情報処理
システムにおける複数の処理単位にＣＰＵの割り当てを
行うディスパッチング制御装置であって、前期処理単位
のＣＰＵ割り当て待ちを制御するＣＰＵ待ち行列を記憶
するあらかじめ定められたＣＰＵ待行列記憶域を有し、
そのＣＰＵ待ち行列記憶域に前期処理単位を登録するＣ
ＰＵ待ち行列登録手段と、前期ＣＰＵ待ぢ行列の先頭の
処理単位にＣＰＵを割り当てるＣＰＵ割り当て手段と、
前期ＣＰＵ待ち行列の先頭でＣＰＵの割り当てを受け付
けて実行中の処理単位を記憶する実行処理単位記憶手段
と、その実行中の処理単位の名前を記憶するための記憶
域と、一定時間毎に前期実行処理単位記憶手段を起動す
るタイマ制御手段と、前期ＣＰＵ待ち行列を一定のルー
ルに従って並べ替えるＣＰＵ待ち行列変更手段とを含む
ことを特徴とする。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明を適用したシステムの一例を示すブロッ
ク図であり、Ｐｉ、Ｐ２．Ｐ３は処理単位、１はＣＰＵ
待ち行列記憶域、２は処理単位を実行するためのプロセ
ッサ、３はプロセッサ２に処理単位を割り当てるＣＰＵ
割り当て手段、４はＣＰＵ待ち行列記憶域１に処理単位
を登録するためのＣＰＵ待ち行列登録手段、５はＣＰＵ
待ち行列１の順番を入れ替えるためのＣＰＵ待ち行列変
更手段である。

また、ＣＰＵ待ち行列の先頭の処理単位を記憶するため
の実行処理単位記憶域６が設けられ、タイマ制御手段８
により起動された実行処理単位記憶手段７により、実行
中の処理単位名がここに記憶される。

ＣＰＵ待ち行列登録手段４は、システム中にＣＰＵ空き
待ちの処理単位が新たに発生した時に起動され、その処
理単位をＣＰＵ待ち行列１の最後尾にキューする。

ＣＰＵ割り当て手段３は、プロセッサ２が空いた時に起
動され、ＣＰＵ待ち行列１の先頭の処理単位をプロセッ
サ２上で実行させる。

また、実行中の処理単位が割り当てられているＣＰＵを
自ら放した時は、まず、ＣＰＵ待ち行列変更手段５が呼
び出されＣＰＵ待ち行列１の先頭の処理単位をデキュー
する。次に、ＣＰＵ割り当て手段３が呼び出され、ＣＰ
Ｕ待ち行列１の先頭の処理単位が実行を開始する。

第２図は第１図のタイマ制御手段８、実行処理単位記憶
手段７、ＣＰＵ待ち行列変更手段５の処理のフローチャ
ートである。

まず、タイマ制御手段８が一定時間毎に実行処理単位記
憶手段７を呼び出す。呼び出された実行処理単位記憶手
段７は、ＣＰＵ待ち行列の先頭で実行中の処理単位の名
前と実行処理単位記憶域の名前を比較する。もし、同じ
であった場合は、その処理単位が一定時間ＣＰＵを独占
しなとみなし、ＣＰＵ待ち行列変更手段５を呼び出す。

ＣＰＵ待ち行列変更手段５はＣＰＵ待ち行列の先頭の処
理単位を待ち行列の最後にキューする。

実行処理単位記憶手段７は最後に、ＣＰＵ待ち行列の先
頭の処理単位の名前を実行処理単位記憶域６に記憶して
処理を終わる。

次に、本実施例の動作を処理の順を追って説明５− する。

まず、第１図のように、ＣＰＵ待ち行列１にＰ］、Ｐ２
、Ｐ３の３つの処理単位がキューされ、先頭のＰｌが実
行中であるとする。また、実行処理単位記憶域６にはＰ
ｌが記憶されている。

次に、第３図に示すように、実行中の処理単位であるＰ
ｌが事象待ちとなりＣＰＵを放し、待ち行列からデキュ
ーされ、さらに一定時間が経過し、実行処理単位記憶手
段７が呼び出されると、ＣＰＵ待ち行列の先頭の処理単
位（Ｐ２）と実行処理単位記憶域６の処理単位（Ｐｌ）
とが異っているため、第４図に示すように、ＣＰＵ待ち
行列の変更は行われず、実行処理単位記憶域６に名前を
記憶するだけで処理は終了する。

次に、処理単位Ｐ２がずっと実行を続け、再度、実行処
理単位記憶手段７が呼び出されると、同様に、ＣＰＵ待
ち行列の先頭の処理単位（Ｐ２）と実行処理単位記憶域
６の処理単位（Ｐ２〉とが比較される。ここでは両者が
等しいため、第５図に示すように、ＣＰＵ待ち行列変更
手段５が呼び出されて処理単位Ｐ２と２３とが入れ替り
、Ｐ３にＣＰＵが与えられるようになる。また、実行処
理単位記憶域にはＰ３が記憶される。

〔発明の効果〕

以上説明したように本発明は、一定時間毎に、実行中の
処理単位と一定時間前に実行中だった処理単位とが同じ
かどうかを判断して、同じだった場合に、その処理単位
がＣＰＵを占有していたとみなし、他の処理単位にＣＰ
Ｕを割り当てることにより、簡単な論理で、特定の処理
単位にＣＰＵを占有されることなく、効率のよいディス
パッチングを行うことができる効果がある。

【図面の簡単な説明】

第１図は本発明を適用したシステムの一例を示すブロッ
ク図、第２図は第１図のタイマ制御手段８、実行処理単
位記憶手段７、ＣＰＵ待ち行列変更手段５の処理フロー
チャート、第３図〜第５図は第１図の状態が時間の経過
とともに変化したときの動作を説明するための図である
。 １・・・ＣＰＵ待ち行列記憶域、２・・・プロセッサ、
３・・・ＣＰＵ割り当て手段、４・・・ＣＰＵ待ち行列
登録手段、５・・・ＣＰＵ待ち行列変更手段、６・・・
実行処理単位記憶域、７・・・実行処理単位記憶手段、
８・・・タイマ制御手段。 ｆＣＰＵイ寺５行列記憶臓゛

Claims (1)

1. 【特許請求の範囲】 １、情報処理システムにおける複数の処理単位にＣＰＵ
   の割り当てを行うディスパッチング制御方法であって、
   前期処理単位のＣＰＵ割り当て待ちを制御するＣＰＵ待
   ち行列をあらかじめ定められたＣＰＵ待行列記憶域に記
   憶し、また、そのＣＰＵ待ち行列記憶域に前記処理単位
   を登録し、前記ＣＰＵ待ち行列の先頭の処理単位にＣＰ
   Ｕを割り当て、前記ＣＰＵ待ち行列の先頭でＣＰＵの割
   り当てを受け付けて実行中の処理単位を記憶し、その実
   行中の処理単位の名前をあらかじめ定められた他の記憶
   域に記憶し、一定時間毎に前記実行処理単位を記憶する
   ようにタイマ制御を行ない、前記ＣＰＵ待ち行列を一定
   のルールに従って並べ替えることを特徴とするディスパ
   ッチング制御方法。 ２、情報処理システムにおける複数の処理単位にＣＰＵ
   の割り当てを行うディスパッチング制御装置であって、
   前期処理単位のＣＰＵ割り当て待ちを制御するＣＰＵ待
   ち行列を記憶するあらかじめ定められたＣＰＵ待行列記
   憶域を有し、そのＣＰＵ待ち行列記憶域に前期処理単位
   を登録するＣＰＵ待ち行列登録手段と、前期ＣＰＵ待ち
   行列の先頭の処理単位にＣＰＵを割り当てるＣＰＵ割り
   当て手段と、前期ＣＰＵ待ち行列の先頭でＣＰＵの割り
   当てを受け付けて実行中の処理単位を記憶する実行処理
   単位記憶手段と、その実行中の処理単位の名前を記憶す
   るための記憶域と、一定時間毎に前期実行処理単位記憶
   手段を起動するタイマ制御手段と、前期ＣＰＵ待ち行列
   を一定のルールに従って並べ替えるＣＰＵ待ち行列変更
   手段とを含むことを特徴とするディスパッチング制御装
   置。