JPH03244245A - デジタル信号受信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野１ 本発明はデジタル信号受信装置に関し、例えば、文字放
送受信機の波形整形部に適用し得るものである。

［従来の技術１ 文字放送受信機や衛星放送受信機やフロッピーディスク
ドライブ装置等の広義のデジタル信号受信装置において
は、入力段に波形整形回路（レベル量子化回路〉を設け
て、受信デジタル信号を閾値レベルと比較することで波
形整形（レベル量子化）した後、デジタル信号処理部本
体に与えるようにしている。

論理「１」データを正しく論理「１」データに、また、
論理ｒ□、データを正しく論理ｒ□、データに波形整形
するためには、波形整形回路における上述した閾値レベ
ルを適切に選定しなければならない。従来では、かかる
閾値レベルを、受信デジタル信号のダイナミックレンジ
の中間レベルに選定したり、また、受信デジタル信号に
おける所定期間の平均レベルに選定したりしていた。

［発明が解決しようとする課題］ しかしながら、前者の方法によると、受信デジタル信号
の全体のレベルが、伝送系のノイズや受信回路でのドリ
フトや経時変化によって変動した場合に、波形整形を適
切に行なうことができなくなる。

後者の方法は、受信レベルの平均レベルに閾値レベルを
選定しているので、このような受信レベルの直流的な変
動に伴なう問題は少ないが、単に平均処理しているため
、波形歪みをもって入力された受信デジタル信号のビッ
トデータを誤ってレベル量子化することも生じる。

１ビツトデータが１ビツトデータとしてしか意味を持た
ないデジタル信号の場合には、ビット誤りの問題は大き
いとは言え、それほどではないが、数ビツトデータによ
ってコードデータを形成するようなデジタル信号の場合
には１ビツトデータの誤りの影響は非常に大きい。例え
ば、文字放送データの場合、■ビットデータの誤りのた
めに、文章中の（文字が誤り、文章の意味がとれなくな
るようなことも生じる。

確かに、多くのデジタル信号受信装置では誤り訂正回路
を備えており、ビット誤りを訂正することができるが、
訂正ビット数には限界があり、従って、当初よりビット
データが正しいことが求められている。

また、デジタル信号をリアルタイムで処理する必要がな
い装置であれば、誤りデータを再送させることで対応す
ることもできる。しかし、文字放送受信機のような受信
機能しか持たない装置では再送指令を送出することがで
きず、このような措置を講じることができない。また、
文字放送受信機のようなリアルタイムの処理が求められ
る装置では、この点からも、このような措置を講じるこ
とができない。

本発明は、以上の点を考慮してなされたものであり、受
信デジタル信号に対する波形整形処理を正確に行なうこ
とができるデジタル信号受信装置を提供しようとするも
のである。

［課題を解決するための手段］ かかる課題を解決するため、本発明においては、受信デ
ジタル信号を閾値レベルと比較して波形整形した後に、
デジタル信号処理部に与えるデジタル信号受信装置にお
いて、波形整形後のデータの少なくとも一方の論理レベ
ルについてビット期間を検出するビット期間検出手段と
、検出されたビット期間に応じて、上記閾値レベルを変
化させる閾値レベル制御手段とを備えた。

［作用］ 本発明のデジタル信号受信装置においても、受信デジタ
ル信号を閾値レベルと比較して波形整形した後に、デジ
タル信号処理部に与えるものである。

ここで、閾値レベルが適切であると、波形整形後のデー
タの各論理レベルのビット期間は、本来のビット周期と
ほぼ等しいものになる。しかし、閾値レベルが高かった
り低かったりすると、その閾値レベルに応じて、波形整
形後のデータの各論理レベルのビット期間は、本来のビ
ット周期と異なるものとなる。

そこで、本発明では、ビット期間検出手段が、波形整形
後のデータの少なくとも一方の論理レベルについてその
ビット期間を検出し、閾値レベル制御手段が検出された
ビット期間に応じて、閾値レベルを変化させることとし
た。

［実施例］ 以下、本発明を文字放送受信機に適用した一実施例を図
面を参照しながら詳述する。

衾生逍戒 まず、第１図を用いて実施例の全体構成を説明する。

復調されたビデオ信号が、文字放送受信機におけるこの
文字放送データ抜取り装置１０に入力される。入力ビデ
オ信号は、波形整形回路１１、抜取りタロツク発生回８
１２及び同期分離回路１３に与えられる。

波形整形回路１１には、閾値レベル発生回路１４から閾
値レベルが与えられており、入力ビデオ信号をこの閾値
レベルと比較して波形整形を行なっている。このように
して波形整形されたビデオ信号（後述するようにこの処
理部分では文字放送データ部分にしか意味を有しない〉
は、誤り訂正回路１５に与えられる。

上述した抜取りクロック発生回路１２は、例えば、ビッ
ト同期をとるためにビデオ信号に挿入されているクロッ
クランイン信号に基づいて、また、バイト同期をとるた
めにビデオ信号に挿入されているフレーミングコードに
よって文字データ部分の開始位置等を認識しながら、文
字放送データを抜きとるための抜取りクロック信号を形
成して誤り訂正回路１５に与える。

同期分離回路１３は、入力ビデオ信号から水平同期信号
及び垂直同期信号を分離して誤り訂正回路１５に与える
。

誤り訂正回路■５は、与えられる抜取りクロック信号、
水平同期信号及び垂直同期信号に基づいて、文字放送デ
ータが挿入されているタイミングに与えられるビデオ信
号に対して誤り訂正処理を行なう。すなわち、文字放送
データに対して誤り訂正処理を行なう。誤り訂正口Ｆ１
１１１５は、誤りでない文字放送データをそのまま図示
しない文字放送データデコード部に与えると共に、誤り
と検出した文字放送データを訂正して文字放送データデ
コード部に与える。周知のように、文字放送データに対
してはベスト訂正方式が採用されており、データ本体の
２７２ビツトに対して、誤りが８ビット以内であれば確
実に訂正でき、平均すると■ｌビットの誤りを訂正する
ことができる。

誤り訂正回路１５は、誤り訂正情報と訂正後の文字放送
データ（ビデオ信号）とを閾値レベル制御回路２０に与
える。

閾値レベル制御口ｉ２０は後述する詳細構成を有し、誤
り訂正情報、訂正後の文字放送データ及び波形整形後の
文字放送データに基づいて現在の閾値レベルの妥当性を
判断し、入力ビデオ信号に対して現在の閾値レベルが相
対的に高いと判断すると閾値レベルを１ランク下げる制
御信号を閾値レベル発生回路１４に与え、他方、入力ビ
デオ信号に対して現在の閾値レベルが相対的に低いと判
断すると閾値レベルを１ランク上げる制御信号を閾値レ
ベル発生回路１４に与える。

なお、この実施例の閾値レベル発生口ｉ￥８１４は、閾
値レベルとして数段階のレベルのいずれかを発生できる
ようになされており、閾値レベル制御回路２０からの制
御信号に応じて閾値レベルを１ランクだけ補正する。

レベル　　　　２０の・ 次に、閾値レベル制御回路２０の詳細構成について説明
する。

まず、このような詳細構成を採用した考え方について説
明する。

文字放送データのビット周期は所定時間に定められてい
る。論理「１」データであろうと論理「０」データであ
ろうと、閾値レベルが適切であると、そのビット期間は
上述した所定時間となる。

しかし、閾値レベルが高すぎると、論理ｒ１」データ期
間が所定期間より短くなると共に論理「０」データ期間
が所定期間より長くなる。逆に、閾値レベルが低すぎる
と、論理「０」データ期間が所定期間より短くなると共
に論理ｒｌ」データ期間が所定期間より長くなる。すな
わち、波形整形後の論理「１」データ又は論理「０」デ
ータのビット期間は、閾値レベルの値によっている。

従って、論理ｒ１」又は論理「０」データのビット期間
を検出して閾値レベルを制御することで閾値レベルを適
切に選定することができる。

実際上の文字放送データは、論理「１」や論理「０」が
連続することがあり、実施例ではその点を考慮して論理
ｒｌ」又は論理「Ｏ」データのビット期間を検出するよ
うにしている。また、抜取りクロック信号の整数分のｌ
（図示のものは１／８）を周期とするサンプリングポイ
ントで、波形整形後の文字放送データ（ビデオ信号〉の
論理レベルを捕らえ、その個数によって論理ｒ１」又は
論理「０」データのビット期間を検出するようにしてい
る。

このような考え方に基づいて構成されている閾値レベル
制御回路２０の詳細構成を説明する。

閾値レベル制御回路２０は、第１図に示すように、抜取
りクロック信号の遅延部と、波形整形後のビデオ信号の
遅延部と、サンプリングポイントでのビデオ信号のラッ
チ部と、各サンプリングポイントでの各論理レベルのカ
ウント部と、トータルとしての各論理レベルのカウント
部と、閾値レベル決定回路２２とからなる。

抜取りクロック信号の遅延部は、縦続接続された４個の
単位遅延素子３１〜３４からなり、抜取りクロック発生
回路１２から与えられた抜取りクロック信号を遅延させ
て、後述するラッチ回路としてのＤ型フリップフロップ
回路５１〜５８と、各サンプリングポイントでの各論理
レベルのカウント部を構成する８組のカウンタ回路６１
Ｐ及び６１Ｎ、・・・６８Ｐ及び６８Ｎとに与える。各
単位遅延素子３１〜３４は本来のビット周期の１／８の
時間を遅延させるものであり、上述のように４個が縦続
接続されているので、本来のビット周期の１／２だけ遅
延させている。なお、遅延素子群３１〜３４は原理的に
は不要であるが、他の処理回路との位相補償のために設
けられている。

ビデオ信号の遅延部は、上述した単位遅延素子３１〜３
４と同一構成の単位遅延素子が７個（４■〜４７）縦続
接続されて構成されている。初段の単位遅延素子４１の
入力側、各単位遅延素子４■〜４７の出力側からの計８
タップから波形整形後の文字放送データが取出される。

かくして、本来のビット周期の１／８ずつ異なる８個の
文字放送データがかかる遅延部によって得られる。

このような８個の文字放送データはそれぞれ対応するＤ
型フリップフロップ回８５１〜５８のデータ入力端子に
与えられる。これらＤ型フリップフロップ回路５１〜５
８のクロック入力端子には、遅延された上述の抜取りク
ロック信号が与えられる。このように抜取りクロック信
号が共通に与えられるが、データ入力端子に与えられる
文字放送データが、本来のビット周期の１／８ずつ異な
るため、これらＤ型フリップフロップ回路５１〜５８は
文字放送データを本来のビット周期の１／８ずつ異なる
サンプリングクロック信号でサンプリングしたと同様な
ラッチ状態となる。すなわち、文字放送データのｌビッ
ト周期を等分な８個のタイミングでサンプリングした論
理レベルをラッチする。

最も新しいサンプリングポイントで文字放送データの論
理レベルをサンプリング（ラッチ〉したフリップフロッ
プ回路５１は、その非反転出力信号及び反転出力信号を
それぞれ対応する第１組のカウンタ回路６１Ｐ及び６１
Ｎのイネーブル入力端子に与える。非反転出力信号及び
反転出力信号は相補的関係にあるので、組をなすカウン
タ回路６１Ｐ及び６１Ｎの一方だけがイネーブル状態と
なる。サンプリングされた論理レベルが論理「１」の場
合にはカウンタ回路６１Ｐがイネーブル状態になり、論
理「０」の場合には他方のカウンタ回路６１Ｎがイネー
ブル状態になる。これらカウンタ回路６１Ｐ及び６１Ｎ
のクロック入力端子には、上述の遅延された抜取りクロ
ック信号が与えられており、イネーブル状態にあるカウ
ンタ回＃１６１Ｐ又は６１Ｎがこのクロック信号によっ
てカウントアツプする。

２番目に新しいサンプリングポイントで文字放送データ
の論理レベルをサンプリングしたフリップフロップ回路
５２は、その非反転出力信号及び反転出力信号をそれぞ
れ対応する第２組のカウンタ回路６２Ｐ及び６２Ｎのイ
ネーブル入力端子に与える。これらカウンタ回路６２Ｐ
及び６２Ｎも第１組のカウンタ回路６１Ｐ及び６１Ｎと
同様に動作する。すなわち、サンプリングされた論理レ
ベルに応じて一方のカウンタ回Ａ’８６２　Ｐ又は６２
Ｎがイネーブル状態になり、上述の遅延された抜取りク
ロック信号に基づいて、イネーブル状態にあるカウンタ
回路６２Ｐ又は６２Ｎがカウントアツプする。

第３組〜第８組のカウンタ回路６３Ｐ及び６３Ｎ、・・
・６８Ｐ及び６８Ｎも、同様に動作する。

フリップフロップ回路５１〜５８が論理ｒｌ。

の文字放送データをラッチした際にカウントアツプする
各カウンタ回路６１Ｐ、６２Ｐ、・・・６８Ｐのカウン
ト値は、トータルとしての各論理レベルのカウント部を
構成している第１の加算器２１Ｐに与えられて総和が求
められる。同様に、フリップフロップ回路５■〜５８が
論理「０」の文字放送データをラッチした際にカウント
アツプする各カウンタ回路６１Ｎ、６２Ｎ、・・・６８
Ｎのカウント値は、トータルとしての各論理レベルのカ
ウント部を構成している第２の加算器２１Ｎに与えられ
て総和が求められる。再加算器２１Ｐ及び２１Ｎによる
サンプリング総和個数は、閾値レベル決定回路２２に与
えられる。

従って、単位遅延素子３１から第２の加算器２１Ｎに至
る処理部は、■ビット周期を８等分してサンプリングし
た際の各論理レベルのサンプリング個数の総和を求めて
いるものである。このような場合、ビット周期の１７８
の周期のサンプリングクロック信号を用いてサンプリン
グすることが実際上多く行われると考えられるが、この
実施例では文字放送データ側をピッ【・周期の↓／８ず
つずらせてビット周期のクロック信号でサンプリングす
ることでかかる処理を行なっている。

ここで、各論理レベルのサンプリング総和個数は、波形
整形後の文字放送データの各論理レベルのビット期間に
応じた個数をとるものとなっている。

閾値レベル決定回路２２には、上述したように、誤り訂
正回路１５から誤り訂正情報及び訂正後の文字放送デー
タも与えられている。この閾値レベル決定回路２２は例
えばマイクロプロセッサで構成されており、サンプリン
グ総和個数、誤り訂正情報及び訂正後の文字放送データ
を用いながら、第２図に示す処理を実行して閾値レベル
を制御する。

なお、処理フローチャートは省略するが、閾値レベル決
定図８２２は、第２図に示す処理で必要な、誤り訂正回
路１５から与えられる訂正処理後の文字放送データの論
理「１」及び論理「０」の個数をソフトウェア的に計数
している。

閾値レベル決定回路２２は、誤り訂正処理が終了すると
第２図に示す処理を開始する。すなわち、誤り訂正処理
に供するｌブロックの文字放送データの受信毎にかかる
処理を行なう。

まず、閾値レベル決定回路２２は、訂正不可能なエラー
ビットが生じているか否かを判定する（ステップ５ＰＩ
）。生じている場合には、閾値レベルの制御処理を適切
に行なうことができないので、かかる制御処理を行なう
ことなく異常終了処理を行なう（ステップ５Ｐ２）。

他方、そのようなエラービットがない場合には、閾値レ
ベル決定回路２２は、誤り訂正処理後の文字放送データ
の論理「１」及び論理「０」のそれぞれの計数個数を８
倍して、論理「ｌ」レベルについての基準総和値ＥＣＰ
及び論理「０」についての基準総和値ＥＣＮを求めて内
蔵するレジスタに格納する（ステップ５Ｐ３）。上述し
たように、文字放送データの１ビット周期を８回サンプ
リングすると、その際の閾値レベルが適切であれば、文
字放送データの論理ｒ１」及び論理「Ｏ」の１ピツ【・
共に８回ずつサンプリングされることになる。従って、
文字放送データの論理ｒｌ」及び論理ｒ□、の計数個数
を８倍することは■ビット周期の１／８のサンプリング
ポイント毎のサンプリング総和個数の目標値〈基準値）
となる。

次に、閾値レベル決定回路２２は、加算器２１Ｐから与
えられた論理ｒｌ、レベルのサンプリング総和個数ＡＰ
と、その目標値たる基準個数ＥＣＰとを比較する（ステ
ップ５Ｐ４）。

一致している場合には、現在の閾値レベルを変更する必
要がないとして閾値レベルの可変処理を実行することな
く、カウンタ回路６１Ｐ〜６８Ｎのリセット処理等の正
常終了処理を実行する（ステップ５Ｐ５）。

論理「１」レベルのサンプリング総和個数ＡＰが基準個
数ＥＣＰより大きいと、さらに、加算器２１Ｎから与え
られた論理「０」レベルのサンプリング総和個数ＡＮと
、その目標値たる基準個数ＥＣＮとを比較する〈ステッ
プ５Ｐ６）。

かかる判断において、論理「０」レベルのサンプリング
総和個数ＡＮが基準個数ＥＣＮより大きいという結果又
は等しいという結果を得ると、上述した正常終了処理（
ステップ５Ｐ５）を実行する。これは、論理ｒ１」レベ
ルのサンプリング総和個数ＡＰから見ると閾値レベルが
低いと判断でき、論理「０」レベルのサンプリング総和
個数ＡＮから見ると閾値レベルが高い、又は適切である
と判断でき、総合的には、現在の閾値レベルがおおむね
妥当であると判断できるためである。

論理ｒ１」レベルのサンプリング総和個数ＡＰが基準個
数ＥＣＰより大きく、論理「０」レベルのサンプリング
総和個数ＡＮが基準個数ＥＣＮより小さいという結果を
得ると、閾値レベル決定回’＆＠　２２は、現在の閾値
レベルが低いと判断し、閾値レベル発生回路１４に対し
て閾値レベルを■ランク上げる制御信号を送出し、その
後、正常終了処理（ステップ５Ｐ５）を実行する（ステ
ップ５Ｐ７）。

上述したステップＳＰ４による論理ｒｌ、レベルのサン
プリング総和個数ＡＰと基準個数ＥＣＰとの比較の結果
、サンプリング総和個数ＡＰが基準個数ＥＣＰより小さ
いと判断すると、さらに、加算器２１Ｎから与えられた
論理「０」レベルのサンプリング総和個数ＡＮと、その
目標値たる基準個数ＥＣＮとを比較する（ステップ５Ｐ
８）。

かかる判断において、論理「０」レベルのサンプリング
総和個数ＡＮが基準個数ＥＣＮより小さいという結果又
は等しいという結果を得ると、上述した正常終了処理（
ステップ５Ｐ５）を直ちに実行する。これは、論理ｒｌ
」レベルのサンプリング総和個数ＡＰから見ると閾値レ
ベルが高いと判断でき、論理「０」レベルのサンプリン
グ総和個数ＡＮから見ると閾値レベルが低い、又は妥当
であると判断でき、総合的には現在の閾値レベルがおお
むね妥当であると判断できるためである。

論理ｒｌＪレベルのサンプリング総和個数ＡＰが基準個
数ＥＣＰより小さく、論理「０」レベルのサンプリング
総和個数ＡＮが基準個数ＥＣＮより大きいという結果を
得ると、閾値レベル決定回Ｆ＃１２２は、現在の閾値レ
ベルが高いと判断し、閾値レベル発生回路１４に対して
閾値レベルを（ランク下げる制御信号を送出し、その後
、正常終了処理（ステップ５Ｐ５）を実行する（ステッ
プ５Ｐ９）。

犬施透凶鮎韮 次に、以上の精成を有する装置の閾値レベルの制御動作
を説明する。

実際上は、閾値レベルの見直しに供する文字放送データ
のビット数は４ビツトよりはるかに多いが、ここでは説
明の簡単化のために４ビツトとする。また、論理ｒｌ、
、ｒ□、、「１」、「０」の４ビツトとする。

このような論理レベルに応じた第３図（Ａ＞に示すビデ
オ信号が入力されると、波形整形回路１１によって閾値
レベルと比較されて波形整形される。この際の閾値レベ
ルが多少高めであると、波形整形後の文字放送データは
、第３図（Ｂ）に示すように、論理ｒｌ、データのビッ
ト期間が短めに、論理「０」データのビット期間が長め
になる。

このような波形整形後の文字放送データが、本来のビッ
ト周期の１／８の周期でサンプリングされる。この実施
例の場合、文字放送データをビット周期の１／８ずつず
らせてビット周期の抜取りクロック信号（サンプリング
クロック信号）で同時にサンプリングしているが、ビッ
ト周期の１／８のサンプリングクロック信号によってサ
ンプリングしているのと等価である。すなわち、第３図
（Ｃ）に示すようにサンプリングしているのと等価であ
る。

従って、第１の加算器２ＩＰに得られる論理「１」のサ
ンプリング総和個数ＡＰは１２となり、第２の加算器２
１Ｎに得られる論理「０」のサンプリング総和個数ＡＮ
は２０となる。

この例の場合、文字放送データ列が論理ｒｌ。

１０Ｊであるので、論理「１」及び「０」のサンプリン
グデータの目標個数ＥＣＰ、ＥＣＮ共に１６であり、閾
値レベル決定回路２２は現在の閾値レベルが高めである
ことを判別して閾値レベルを１ランク下げる制御信号を
閾値レベル発生回路１４に送出する。

このようにして閾値レベルが下げられるが、下降が不十
分な場合には次の制御動作でもさらに下げるように制御
され、やがて適切な閾値レベルに落ち着く。

なお、当初の閾値レベルが低い場合には、上述と対称的
な動作によって閾値レベルが上昇する方向に制御されて
、やがて適切な閾値レベルに落ち着く。

実遊涜ｌ死歓果 従って、上述の実施例によれば、波形整形後の文字放送
データの論理「１」データ及び論理ｒ□。

データのビット期間情報を得て閾値レベルを制御するよ
うにしたので、両輪環レベルのビット期間が本来のビッ
ト周期に一致するような閾値レベルになり、閾値レベル
を適切に選定することができる。

虹Ω実篇例 上述の実施例では、波形整形後の文字放送データの論理
「１」及び「０」のビット期間をビット周期より短い周
期のサンプリングによって検出するものを示したが、他
の方法を適用するようにしても良い。例えば、充放電回
路等を用いた直流的な検出であっても良い。

また、閾値レベルの制御を一方の論理レベルのビット期
間に応じて行なうようにしてし良い。

さらに、本発明の適用対象は、文字数送受（ｇｌに限定
されるものではなく、各種のデジタル信号受信装置に適
用することができる。

［発明の効果］ 以上のように、本発明によれば、受信デジタル信号を波
形整形する際の閾値レベルを、波形整形後のデータの少
なくとも一方の論理レベルのビット期間を検出して制御
するようにしたので、閾値レベルを適切に選定すること
ができ、波形整形を適切に実行させることができる。

【図面の簡単な説明】

第１図は本発明によるデジタル信号受信装置の一実施例
である文字放送受信機を示すブロック図、第２図はその
閾値レベル決定回路の処理手順を示すフローチャート、
第３図はその動作の説明に供する信号波形図である。 ＩＯ・・・文字放送データ抜取り装置、１■・・・波形
整形回路、１４・・・閾値レベル発生回路、（５・・・
誤り訂正回路、２０・・・閾値レベル制御回路、２１Ｐ
、２１Ｎ・・・加算器、２２・・・閾値レベル決定回路
、３■〜３４．４１〜４７・・・単位遅延素子、５■〜
５８・・・Ｄ型フリップフロップ回路、６１Ｐ〜６８Ｎ
・・・カウンタ回路。

Claims (2)

【特許請求の範囲】
1. （１）受信デジタル信号を閾値レベルと比較して波形整
   形した後に、デジタル信号処理部に与えるデジタル信号
   受信装置において、 波形整形後のデータの少なくとも一方の論理レベルにつ
   いてビット期間を検出するビット期間検出手段と、 検出されたビット期間に応じて、上記閾値レベルを変化
   させる閾値レベル制御手段とを備えたことを特徴とする
   デジタル信号受信装置。
2. （２）上記受信デジタル信号が文字放送信号であること
   を特徴とする請求項第１項に記載のデジタル信号受信装
   置。