JPH03228366A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPH03228366A JPH03228366A JP2417590A JP2417590A JPH03228366A JP H03228366 A JPH03228366 A JP H03228366A JP 2417590 A JP2417590 A JP 2417590A JP 2417590 A JP2417590 A JP 2417590A JP H03228366 A JPH03228366 A JP H03228366A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- integrated circuit
- rectifying
- commercial power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000087 stabilizing effect Effects 0.000 claims abstract description 26
- 239000010409 thin film Substances 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 description 13
- 239000002184 metal Substances 0.000 description 10
- 230000005669 field effect Effects 0.000 description 8
- 239000010408 film Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 208000008238 Muscle Spasticity Diseases 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 235000009508 confectionery Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003203 everyday effect Effects 0.000 description 1
- 244000144992 flock Species 0.000 description 1
- 230000002779 inactivation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 208000018198 spasticity Diseases 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は半導体集積回路の電子回路形成手法に関する。
［従来の技術］
従来より半導体集檀回路の電源供給を少しでも容易にす
べ（、半導体集積回路に電源用の電子回路を組み込むこ
とは考えられていた。例えば直流電源系の電圧が著しく
異なる集積回路を電子機器に組み込む場合には、電子機
器の他の電子回路用電源と共存が可能となり、かつでき
る限り外付けの部品点数を減らす目的で集檀回路の電源
入口に直流安定化電源回路を組むなどの試みがその好例
である。
べ（、半導体集積回路に電源用の電子回路を組み込むこ
とは考えられていた。例えば直流電源系の電圧が著しく
異なる集積回路を電子機器に組み込む場合には、電子機
器の他の電子回路用電源と共存が可能となり、かつでき
る限り外付けの部品点数を減らす目的で集檀回路の電源
入口に直流安定化電源回路を組むなどの試みがその好例
である。
［発明が解決しようとする課題］
現在ではチョッパ型電源技術の普及により商用電源から
所望の直流電源を作り出すことが容易になっているが、
電子機器への組み込みスペースは極めて大きいといわざ
るをえない。このような問題は軽薄短小化が好まれる今
日においてはまずます無視できない状況にある。
所望の直流電源を作り出すことが容易になっているが、
電子機器への組み込みスペースは極めて大きいといわざ
るをえない。このような問題は軽薄短小化が好まれる今
日においてはまずます無視できない状況にある。
本発明は、かかる技術課題を大幅に緩和するための集積
回路のあり方に目を向け、その課題の解決に有効な手法
を提供することを目的としている［課題を解決するため
の手段］ 本発明では課題解決の具体的手段として、集積回路基板
、前記集積回路基板上に形成された電子回路、前記電子
回路の製造過程において形成される、前記集積回路基板
と配線層との絶縁分離薄膜、前記薄膜上に形成されるｐ
ｎ接合整流手段、前記整流手段の出力を安定化する電圧
安定化手段とを有し、前記整流手段のカンードは前記電
圧安定化手段の高電位入力端子に、前記整流手段手段と
を有し、前記整流手段の低電位入力端子に接続され、前
記電子回路の電源が前記電圧安低電位入力端子により与
えられる。
回路のあり方に目を向け、その課題の解決に有効な手法
を提供することを目的としている［課題を解決するため
の手段］ 本発明では課題解決の具体的手段として、集積回路基板
、前記集積回路基板上に形成された電子回路、前記電子
回路の製造過程において形成される、前記集積回路基板
と配線層との絶縁分離薄膜、前記薄膜上に形成されるｐ
ｎ接合整流手段、前記整流手段の出力を安定化する電圧
安定化手段とを有し、前記整流手段のカンードは前記電
圧安定化手段の高電位入力端子に、前記整流手段手段と
を有し、前記整流手段の低電位入力端子に接続され、前
記電子回路の電源が前記電圧安低電位入力端子により与
えられる。
ように配置したことを特徴とする。
［実施例］
以下具体的実施例をとおして本発明の詳細な説明する。
第１図は本発明の基本構成図である。図中１は整流手段
、２は集積回路ブロック、６．４は商用電源（交流）入
力端子、５は集積回路ブロックの高電位電源線、６は集
積回路ブロックの低電位電源線、７は電源安定化手段で
ある。
、２は集積回路ブロック、６．４は商用電源（交流）入
力端子、５は集積回路ブロックの高電位電源線、６は集
積回路ブロックの低電位電源線、７は電源安定化手段で
ある。
商用電源が３．４の入力端子に印加されると、商用電源
は整流手段１によって整流され、商用電源の周波数もし
くはその２倍の周波数の変動を有する準直流電圧（脈流
）に変換される。そしてその準直流電圧は電源安定化手
段７により、平滑化・適正化される。
は整流手段１によって整流され、商用電源の周波数もし
くはその２倍の周波数の変動を有する準直流電圧（脈流
）に変換される。そしてその準直流電圧は電源安定化手
段７により、平滑化・適正化される。
一方集積回路ブロック２は電源安定化手段７によって平
滑化・適正化された電圧が印加され、動作する。
滑化・適正化された電圧が印加され、動作する。
また電源安定化手段７については例えば集積プロセスが
バイポーラ素子工程なら、安定化回路として１ｔＦＥ制
都菓子にバイポーラ素子を、定電圧発生回路としてバン
ドギャップリアアレ・ンス回路やツェナダイオード回路
、誤差電圧増幅回路として演算槽１ｌＩｌｉ！器のよう
な等動電圧増輻回路を形成すればよく、０ＭＯ８等のプ
ロセス工程であれば、基準電上発生回路としてゲート材
料の仕事関数差発生回路、ｃＭｏｓ差動増幅回路を形成
すればよく、きわめて容易に集積化することが可能であ
る以上のよ５に整流手段、電源安定化手段を集積化する
ことにより、集積回路全体に商用電源を印加することが
可能になる。
バイポーラ素子工程なら、安定化回路として１ｔＦＥ制
都菓子にバイポーラ素子を、定電圧発生回路としてバン
ドギャップリアアレ・ンス回路やツェナダイオード回路
、誤差電圧増幅回路として演算槽１ｌＩｌｉ！器のよう
な等動電圧増輻回路を形成すればよく、０ＭＯ８等のプ
ロセス工程であれば、基準電上発生回路としてゲート材
料の仕事関数差発生回路、ｃＭｏｓ差動増幅回路を形成
すればよく、きわめて容易に集積化することが可能であ
る以上のよ５に整流手段、電源安定化手段を集積化する
ことにより、集積回路全体に商用電源を印加することが
可能になる。
第２図は本発明の具体的！！４成例を示す。１′は整流
手段、２は集積回路ブロック、３１，４／は所用電源入
力端子、５は集積回路ブロック２の高電位電源線、６は
集積回路ブロック２の低電位電源線、７は電源安定化手
段、８，９，１０，１１は集積回路ブロックと同一基板
上に形成されたｐｎ接合ダイオードである。ここで整流
手段１′はｐｎ接合ダイオード８〜１１によって構成さ
れ、両波整流、即ち３′ ４′の入力端子に印加され
た商用′電源の電圧痙性が時間と共に正電圧、負電工に
入れ替わる周期に同期して整流動作を行う。
手段、２は集積回路ブロック、３１，４／は所用電源入
力端子、５は集積回路ブロック２の高電位電源線、６は
集積回路ブロック２の低電位電源線、７は電源安定化手
段、８，９，１０，１１は集積回路ブロックと同一基板
上に形成されたｐｎ接合ダイオードである。ここで整流
手段１′はｐｎ接合ダイオード８〜１１によって構成さ
れ、両波整流、即ち３′ ４′の入力端子に印加され
た商用′電源の電圧痙性が時間と共に正電圧、負電工に
入れ替わる周期に同期して整流動作を行う。
ます開用電源が６′に正電圧、４′に負電圧という状態
で印加された場合を考えると、３′から入った正１１Ｌ
ＦＥはダイオード８のアノードに加わる。
で印加された場合を考えると、３′から入った正１１Ｌ
ＦＥはダイオード８のアノードに加わる。
そしてダイオード８のカンードから流出した電流は電源
安定化手段７の高電位−電源線５−〉電源安定化手段の
内部−〉電源安定化手段７の低電位側電源線６の経路を
経てダイオード１０のアノードに入る。ダイオード１０
はこのとき順方向（即ち電流を流す方向）に電圧印加さ
れるため、導通し、ダイオード１０の涛ノードから４′
の商用電源（負電圧）へと流れ込む。
安定化手段７の高電位−電源線５−〉電源安定化手段の
内部−〉電源安定化手段７の低電位側電源線６の経路を
経てダイオード１０のアノードに入る。ダイオード１０
はこのとき順方向（即ち電流を流す方向）に電圧印加さ
れるため、導通し、ダイオード１０の涛ノードから４′
の商用電源（負電圧）へと流れ込む。
次に逆の動作を考える。即ち商用電源が４′に正電圧、
３′に負電圧とい５状態で印加された場合を考えると、
４′から入った正電圧はダイオード９のアノードに加わ
る。そしてダイオード９０カンードから流出した電流は
集積回路ブロック２の高電位側電源線５−〉集積回路ブ
ロック内部−〉集積回路ブロック２の低電位側電源６の
経路を経てダイオード１１のアノードに入る。ダイオー
ド１１はこのとき順方向（即ち゛或流を流す方向）に電
圧印塀されるため、導通し、ダイオード１１のカンード
から６′の商用電源（負゛這圧）へと流れ込む。以上の
説明から明らかなように商用電源の電圧極性の交番動作
に合わせ、ダイオード８〜１１で構成される整流手段が
集積回路ブロック２にかかる電源の極性を一方向に揃え
るため、集積回路ブロック２は正常に動作することが可
能になる。
３′に負電圧とい５状態で印加された場合を考えると、
４′から入った正電圧はダイオード９のアノードに加わ
る。そしてダイオード９０カンードから流出した電流は
集積回路ブロック２の高電位側電源線５−〉集積回路ブ
ロック内部−〉集積回路ブロック２の低電位側電源６の
経路を経てダイオード１１のアノードに入る。ダイオー
ド１１はこのとき順方向（即ち゛或流を流す方向）に電
圧印塀されるため、導通し、ダイオード１１のカンード
から６′の商用電源（負゛這圧）へと流れ込む。以上の
説明から明らかなように商用電源の電圧極性の交番動作
に合わせ、ダイオード８〜１１で構成される整流手段が
集積回路ブロック２にかかる電源の極性を一方向に揃え
るため、集積回路ブロック２は正常に動作することが可
能になる。
第６図は第２図に示した整流手段の集攬平面図である。
図中３“ ４″は商用電源入力用金属配線、５′は集積
回路ブロックの高電位供給用金属配線、６′は集積回路
ブロックの低電位供給用金属配線、３１ ’＊ ５２は
絶縁層上に形成された半導体領域、５５，３４，３５．
３６は３１．５２の半導体領域に形成されたｐｎ接合境
界、３７，３８．３９，４０．４１ ４２は電源用金属
配線（３“ ４／／ 、５／ 、６／ ）と半導体領域
６１，３２とを電気的に接続するためのコンタクトホー
Ｉしく絶縁層の穴）である。
回路ブロックの高電位供給用金属配線、６′は集積回路
ブロックの低電位供給用金属配線、３１ ’＊ ５２は
絶縁層上に形成された半導体領域、５５，３４，３５．
３６は３１．５２の半導体領域に形成されたｐｎ接合境
界、３７，３８．３９，４０．４１ ４２は電源用金属
配線（３“ ４／／ 、５／ 、６／ ）と半導体領域
６１，３２とを電気的に接続するためのコンタクトホー
Ｉしく絶縁層の穴）である。
第４図は整流手段集積部の断面図である。図中４″は画
用電源入力用金属層、５′は集積回路フロックの高電位
供給用金属配線、６′は集積回路ブロックの低電位供給
用金属配線、５１は集積回路形成用半導体基板、５２は
シリコン酸化絶縁膜４３．４４は絶縁膜５２の上に形成
された半導体領域、４５，４６，４７．４８は金属配線
層との電気的接続のためのコンタクトホール、４９は半
導体領域４５．４４と金属配線層を電気的に分離するた
めの絶縁膜、５０は半導体集積回路の最終工程で形成さ
れる不活性化膜（パシベーション膜）である。
用電源入力用金属層、５′は集積回路フロックの高電位
供給用金属配線、６′は集積回路ブロックの低電位供給
用金属配線、５１は集積回路形成用半導体基板、５２は
シリコン酸化絶縁膜４３．４４は絶縁膜５２の上に形成
された半導体領域、４５，４６，４７．４８は金属配線
層との電気的接続のためのコンタクトホール、４９は半
導体領域４５．４４と金属配線層を電気的に分離するた
めの絶縁膜、５０は半導体集積回路の最終工程で形成さ
れる不活性化膜（パシベーション膜）である。
このように絶縁層の上に整流手段を形成するのは、整流
用の半導体素子を基板４１から完全に絶縁分離し、寄生
ダイオードを排除するためである。従って例えばＳ Ｏ
Ｓ （５ｉｌｉｃｏｎ ｏｎ ５ａｐｈｉｒｅ ）ｓｏ
工（５ｉｌｉｃｏｎ ｏｎ １ｎｓｕｌａｔｏｒ ）、
Ｓ工ＰＯＸ （５ｉｌｉｃｏｎ ｉｍｐｌａｎｔｅｄ
ｏｘｉａａｔｉｏｎ ）などと呼ばれる絶縁分離技術に
おいてはさらに簡便な構造で実現することができる。な
ぜならそれらはｐｎ接合の逆方向バイアスによる素子分
離ではなく、電気的に完全独立した素子群を絶縁性の基
板上に形成できるからである。
用の半導体素子を基板４１から完全に絶縁分離し、寄生
ダイオードを排除するためである。従って例えばＳ Ｏ
Ｓ （５ｉｌｉｃｏｎ ｏｎ ５ａｐｈｉｒｅ ）ｓｏ
工（５ｉｌｉｃｏｎ ｏｎ １ｎｓｕｌａｔｏｒ ）、
Ｓ工ＰＯＸ （５ｉｌｉｃｏｎ ｉｍｐｌａｎｔｅｄ
ｏｘｉａａｔｉｏｎ ）などと呼ばれる絶縁分離技術に
おいてはさらに簡便な構造で実現することができる。な
ぜならそれらはｐｎ接合の逆方向バイアスによる素子分
離ではなく、電気的に完全独立した素子群を絶縁性の基
板上に形成できるからである。
第５図は本発明における電圧安定化手段の一構成例であ
る。図中５１は整流手段からの高電位電圧入力端子、５
２は整流手段からの低電位電圧入力端子、５３は演算増
幅器、５４は基準電圧源、５５はＭＯ３電界効果トラン
ジスタ、５６ 、５７は抵抗器、５８は安定化された高
電位電源出力端子、５９は低電位電源出力端子である。
る。図中５１は整流手段からの高電位電圧入力端子、５
２は整流手段からの低電位電圧入力端子、５３は演算増
幅器、５４は基準電圧源、５５はＭＯ３電界効果トラン
ジスタ、５６ 、５７は抵抗器、５８は安定化された高
電位電源出力端子、５９は低電位電源出力端子である。
ここでは入力端子５１から加えられた不安定な電源電圧
がＭＯＳ電界効果トランジスタ５５を介して出力端子５
８に伝えられるが、出力端子５８に現われる電圧が分割
抵抗５６．５７により定められた電圧値に比べて高い値
である時、分割抵抗５７に発生する電圧降下量が設定値
、すなわち基準電圧源５４の値より大きくなる。そのた
め基準電圧源５４の出力電圧と分割抵抗５７に発生する
電圧との差分が、演算増幅器５３により増幅され、ＭＯ
Ｓ電界効果トランジスタ５５のゲート電圧として印加さ
れる。今の説明の場合、分割抵抗５７に発生する電圧量
が基準電圧源５４の出力より大きいため演算増幅器の反
転入力電圧く非反転入力電工となり、演算増幅器の出力
電圧は高電位電源を出力するように動作する。従ってＭ
ＯＳ電界効果トランジスタ５５のゲート電位は高電位、
つまり不安定な整流手段高電位電圧付近まで近付くため
、ソース電位とゲート電位との落差が小さ（なり、電界
効果トランジスタ５５は導通抵抗が増加するようになる
。その結果５８の出力端子の電圧を低（抑えるように作
用する。仮に入力電圧が設定電圧より低（なると、今ま
での説明と正反対に動作し、電界効果トランジスタ５５
の導通抵抗が低くなるように作用する。このような動作
の繰り返しにより、整流手段からの出力電圧は安定化さ
れ出力端子５８には集積回路の動作にふされしい安定し
た電圧が得られる。
がＭＯＳ電界効果トランジスタ５５を介して出力端子５
８に伝えられるが、出力端子５８に現われる電圧が分割
抵抗５６．５７により定められた電圧値に比べて高い値
である時、分割抵抗５７に発生する電圧降下量が設定値
、すなわち基準電圧源５４の値より大きくなる。そのた
め基準電圧源５４の出力電圧と分割抵抗５７に発生する
電圧との差分が、演算増幅器５３により増幅され、ＭＯ
Ｓ電界効果トランジスタ５５のゲート電圧として印加さ
れる。今の説明の場合、分割抵抗５７に発生する電圧量
が基準電圧源５４の出力より大きいため演算増幅器の反
転入力電圧く非反転入力電工となり、演算増幅器の出力
電圧は高電位電源を出力するように動作する。従ってＭ
ＯＳ電界効果トランジスタ５５のゲート電位は高電位、
つまり不安定な整流手段高電位電圧付近まで近付くため
、ソース電位とゲート電位との落差が小さ（なり、電界
効果トランジスタ５５は導通抵抗が増加するようになる
。その結果５８の出力端子の電圧を低（抑えるように作
用する。仮に入力電圧が設定電圧より低（なると、今ま
での説明と正反対に動作し、電界効果トランジスタ５５
の導通抵抗が低くなるように作用する。このような動作
の繰り返しにより、整流手段からの出力電圧は安定化さ
れ出力端子５８には集積回路の動作にふされしい安定し
た電圧が得られる。
［発明の効果］
以上説明してきたように本発明を実施すれば直流電源を
電子機器に組み込む必要性が憧めて低（なり、電子機器
の高密度組立が容易になる。
電子機器に組み込む必要性が憧めて低（なり、電子機器
の高密度組立が容易になる。
また本発明によれば従来の集積回路のように、電源の電
圧印加方法を誤って集積回路を破壊させることを防止す
ることができる。
圧印加方法を誤って集積回路を破壊させることを防止す
ることができる。
本発明は広範囲に応用できる。例えば自動車に搭載する
電子機器ではエンジンの動力で発電された交流電圧を直
接利用することが可能になる。またその低電気釜、電気
掃除機、電気洗濯機等など日常の家庭電化製品について
はそのほとんどに応用かき（。また太陽電池駆動式電子
機器に利用すれば太陽電池パネルの出力電圧の安定化作
用と同時に、組み込む場合の太陽電池パネルの電性接続
ミスによる集積回路の破壊を防止でき、かつ逆接続によ
っても支障な（電子機器が動作できるようになる。これ
はメンテナンス性能を著しく向上させる一例である。ま
た一部の電子時計にみられる自動巻機構による交流発電
、電子回路駆動のメカニズムをより広くその他の携帯機
器に応用できるようになる。
電子機器ではエンジンの動力で発電された交流電圧を直
接利用することが可能になる。またその低電気釜、電気
掃除機、電気洗濯機等など日常の家庭電化製品について
はそのほとんどに応用かき（。また太陽電池駆動式電子
機器に利用すれば太陽電池パネルの出力電圧の安定化作
用と同時に、組み込む場合の太陽電池パネルの電性接続
ミスによる集積回路の破壊を防止でき、かつ逆接続によ
っても支障な（電子機器が動作できるようになる。これ
はメンテナンス性能を著しく向上させる一例である。ま
た一部の電子時計にみられる自動巻機構による交流発電
、電子回路駆動のメカニズムをより広くその他の携帯機
器に応用できるようになる。
第１図は本発明の基本構成図、第２図は本発明の具体的
構成例の図、第３図は本発明の集積回路平面図、第４図
は本発明の集積回路断面図、第５図は本発明の電源安定
化手段の一構成図である。 図中 １ 。 ２゜ ３゜ ４゜ ５゜ ６ 。 １ ６ ３ ４ ５ １′・・・・・・・・・・・・・・・整流手段２／、２
／／・・・集積回路ブロック ３／ 、３“・・・商用電源入力端子 ４′ 、４“・・・商用電源入力端子 ５′、５“・・・集積回路ブロック高電位線６′ ６“
・−・集積回路ブロック低電位線・・・・・・・・・電
源安定化手段 、６２・・・・・・・・・絶縁膜上の半導体領域、４４
・・・・・・・・・絶縁膜上の半導体領域・・・・・・
・・・演算増幅器 ・・・・・・・・・基準電圧源 ・・・・・・・・・ＭＯ３電界効果トランジスタ７・・
・・・・・・・抵抗器 以 上
構成例の図、第３図は本発明の集積回路平面図、第４図
は本発明の集積回路断面図、第５図は本発明の電源安定
化手段の一構成図である。 図中 １ 。 ２゜ ３゜ ４゜ ５゜ ６ 。 １ ６ ３ ４ ５ １′・・・・・・・・・・・・・・・整流手段２／、２
／／・・・集積回路ブロック ３／ 、３“・・・商用電源入力端子 ４′ 、４“・・・商用電源入力端子 ５′、５“・・・集積回路ブロック高電位線６′ ６“
・−・集積回路ブロック低電位線・・・・・・・・・電
源安定化手段 、６２・・・・・・・・・絶縁膜上の半導体領域、４４
・・・・・・・・・絶縁膜上の半導体領域・・・・・・
・・・演算増幅器 ・・・・・・・・・基準電圧源 ・・・・・・・・・ＭＯ３電界効果トランジスタ７・・
・・・・・・・抵抗器 以 上
Claims (1)
- 集積回路基板、前記集積回路基板上に形成された電子回
路、前記電子回路の製造過程において形成される、前記
集積回路基板と配線層との絶縁分離薄膜、前記薄膜上に
形成されるｐｎ接合整流手段、前記整流手段の出力を安
定化する電圧安定化手段とを有し、前記整流手段のカソ
ードは前記電圧安定化手段の高電位入力端子に、前記整
流手段のアノードは前記電圧安定化手段の低電位入力端
子に接続され、前記電子回路の電源が前記電圧安定化手
段の出力により与えられることを特徴とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2024175A JP2995778B2 (ja) | 1990-02-02 | 1990-02-02 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2024175A JP2995778B2 (ja) | 1990-02-02 | 1990-02-02 | 集積回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11203624A Division JP2000069755A (ja) | 1999-07-16 | 1999-07-16 | 整流回路及び半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03228366A true JPH03228366A (ja) | 1991-10-09 |
| JP2995778B2 JP2995778B2 (ja) | 1999-12-27 |
Family
ID=12131016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2024175A Expired - Lifetime JP2995778B2 (ja) | 1990-02-02 | 1990-02-02 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2995778B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009519606A (ja) * | 2005-12-15 | 2009-05-14 | ソウル セミコンダクター カンパニー リミテッド | 発光装置 |
| US9312246B2 (en) | 2006-03-31 | 2016-04-12 | Seoul Semiconductor Co., Ltd. | Light emitting device and lighting system having the same |
-
1990
- 1990-02-02 JP JP2024175A patent/JP2995778B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009519606A (ja) * | 2005-12-15 | 2009-05-14 | ソウル セミコンダクター カンパニー リミテッド | 発光装置 |
| US8847254B2 (en) | 2005-12-15 | 2014-09-30 | Seoul Semiconductor Co., Ltd. | Light emitting device |
| US9312246B2 (en) | 2006-03-31 | 2016-04-12 | Seoul Semiconductor Co., Ltd. | Light emitting device and lighting system having the same |
| US9576939B2 (en) | 2006-03-31 | 2017-02-21 | Seoul Semiconductor Co., Ltd. | Light emitting device and lighting system having the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2995778B2 (ja) | 1999-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6549439B1 (en) | Full wave rectifier circuit using normally off JFETS | |
| JP3863571B2 (ja) | 集積部品を用いた電圧整流装置 | |
| US20100259952A1 (en) | Switching mode power supply controller with high voltage startup circuits | |
| CN1435007A (zh) | Mos大薄层电阻器的方法和装置 | |
| US3681623A (en) | Geometric current amplifier | |
| US4313082A (en) | Positive temperature coefficient current source and applications | |
| CN100466314C (zh) | 采用热电电容作为用于集成电路的校准电源及其方法 | |
| JPH03228366A (ja) | 集積回路 | |
| US4700286A (en) | Integrated half-wave rectifier circuit | |
| US7692469B2 (en) | Voltage sense circuit and method therefor | |
| US4172279A (en) | Integrated current supply circuits | |
| JP2000069755A (ja) | 整流回路及び半導体集積回路 | |
| JPH06347337A (ja) | 温度検出回路 | |
| JPS5922471B2 (ja) | 直流昇圧回路 | |
| JPH03228367A (ja) | 集積回路 | |
| EP1147558A1 (en) | Analogue switch | |
| JP4037752B2 (ja) | 追尾回路 | |
| Adcock et al. | Semiconductor networks | |
| CN114696577A (zh) | 一种用于高性能电源管理的cot恒定导通时间电路 | |
| JPS62254218A (ja) | 定電流回路 | |
| SU1410006A1 (ru) | Источник тока | |
| CN116169999A (zh) | 负载开关电路及其控制电路和自举电压产生方法 | |
| JPH0329013A (ja) | 五端子レギュレータ | |
| JPS6136383B2 (ja) | ||
| JPS61220507A (ja) | レベルシフト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 11 |