JPH0322708A - デジタル信号の帯域圧縮回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、アナログ信号をデジタル化した信号のビット
数を低減して伝送するためのデジタル信号の帯域圧縮回
路に関する． 〔発明の概要〕 本発明は、入力デジタルデータをフローティング処理し
てビット圧縮するようなデジタル信号の帯域圧縮回路に
おいて、入力されるデジタルデータのフローティング処
理開始前に、予め最大シフト数の１７２近傍のビット数
だけシフトした後フローティング処理を開始することに
より、該フローティング処理の処理時間を短縮し、マシ
ンサイクルの内の余った時間を他の信号処理に振り分け
、マシンサイクルの低速ＤＳＰに通用可能とし、低価格
化及び低消費電力化を図るものである。

〔従来の技術〕

近年において、アナログのオーディオ信号やビデオ信号
等をサンプリング（標本化）し量子化及び符号化処理を
行うことによって得られるデジタル信号、いわゆるＰＣ
Ｍ（パルス・コード・モジェレーシッン）信号は、その
統計的性質が偏りを持つことや視聴覚現象からみて重要
度が低い部分があることを利用して、情報量を圧縮する
ことが可能であり、例えば差分・和分処理や、圧縮・伸
張処理（コンパンディング処理）によりビット低凍（ビ
・冫トリダクション）を行っても信号の品質劣化が極め
て少ないことが知られている。

このような情報圧縮あるいは帯域圧縮の技術の一つとし
て、フローティング処理がある．このフローティング処
理は、ｎビットの入力データをその値に応じた量だけビ
ットシフトした後ｍビット（ｍ＜ｎ）を取り出すような
局部量子化を施すものである．ここで一例として、ｌワ
ード１６ビットで２の補数表示の入力データを８ビット
に圧縮して取り出すようなフローティング処理について
、第５図を参照しながら説明する． 第５図中（ａ）〜（ｉ｝は、上記ｌワードｌ６ビントの
入力データの値（ただし正の値あるいは絶対値のみ考慮
している）の範囲に応じたピントシフト量を示すもので
あり、（ａ）は入力データの値の範囲がＯ〜１２７で１
６ビット内の有効桁数が７ビット以下の場合を示し、（
ロ）〜（ｉ）は入力データ１６ビット内の有効桁数がそ
れぞれ８〜１５ビットの場合を示している。すなわち、
これらの第５図中（ａ）〜（ｉ）中の斜線部が有効＋１
１を示しており、第５図中（ａ）のみは有効桁の上限（
最大値）を示している。

先ず第５図中（ａ）の場合には、上述したように人力デ
ータｌ６ビット内の有効桁数が７ビット以下であるから
、８ビットシフトして上位８ビットを取り出すことで上
記局部量子化の際の丸め誤差（量子化誤差）無くピント
圧縮が行える。第５Ｕ；２（ト）の場合には、入力デー
タの値の範囲が１２８〜２５５でｌ６ビット内の有効ｔ
ｆｊＧ（図中斜線部）が８ビットであるから、７ビント
シフトして上位８ビットを取り出すことで上記丸め誤差
は１ビントとなる．以下同様に、第５図中（Ｃ）〜（ｉ
）の各場合には、有効桁数がそれぞれ９〜ｌ５ビントで
あるから、ビットシフト量がそれぞれ６〜Ｏビソトとな
り、上記丸め誤差（図中Ｍ４線部）はそれぞれ２〜８ビ
・冫トとなる。なお、これらの丸め誤差分は、上記局部
量子化器の入力側に帰還（エラーフィードバック）する
ことでいわゆるノイズシェービングを行っている。

このようなフローティング処理は、いわゆるＤＳＰ（デ
ジタル信号プロセッサ）を用いてソフトウェアプログラ
ムにより実現されることが多く、このソフトウェアプロ
グラムの要部の一例を第１表に示す． 第１表 ところでこのようなフローティング処理は、入力データ
を所定ワード数毎にブロック化し、いわゆるブロックフ
ローティング処理として実行されることが多く、この場
合にはブロック内のワードのピーク値に基づいて上記シ
フ｝Ｉを求め、当該ブロック内の全ワードに対してそれ
ぞれ同じ量だけビットシフトを行っている． ここで第６図は、このブロックフローティング処理の一
例として、ｌワードｌ６ビソトで２の補数表示の入力デ
ータを所定ワード数（例えば２８ワード）毎にブロンク
化し、このブロンク内の全ワードに対して同じシフト量
でシフトして８ビットに圧縮して取り出すようなフロー
ティング処理に適用したビットシフト処理プログラムの
具体例を示すフローチャートである。この第６図の例に
おいては、入力データの有効桁数が８ビット　（値が０
〜２５５〉のｌ易合に一挙に８ピントあるいは７ヒ゛ッ
トシフトを行わせると共に、入力データの有効Ｎｉｌ！
ｌが９ビット以上の場合における上記ループプログラム
によるビットシフト処理を複数の条件１１別ステップに
展開して処理の高速化を図っている。

この第６図中のＰは、上記１ブロック内のワードの最大
値であるピーク値を示しており、このピーク値ｐの値の
範囲を判別して上記シフ｝ｌを決定している。

この第６図の最初のステンプ８０において、上記ピーク
値ｐが１２７以下（ｐ≦１２７２か否か、すなわち上記
有効桁数が７ビット以下か否かが判別される。Ｙｅｓの
場合にはステップ９ｌに進み、入力データを上記第５図
（ａ）に示すように８ビット左シフトして上位８ビット
を出力する，Ｎｏの場合はステソプ８ｌに進み、上記ピ
ーク値ｐを２５６で割り、これを新たなピーク値Ｐｔ（
ｐｔ・ρ／２５６）としてステップ８２に進む。

ステンプ８２では、このピーク値ｐ，が０か否かが判別
され、これは元のピーク値ｐが２５５以下か否かを判別
することに相当する。ステップ８２でＹｅｓと判別され
た場合には、ステソブ８０での判別と合わせて、元のピ
ーク値Ｐが１２８〜２５５の範囲内にあることになり、
ステップ９２に進んで入力データを上記第５図中（ｂ）
に示すように−７ビット左シフトして上位８ビットを出
力する。ステップ８２でＮｏの場合は次のステップ８３
に進む．ステップ８３では、ピーク値Ｐ，を２倍した値
２ＰＬを１２７と比較して、２ｐｔが１２７より大きい
（２ｐｔ＞１２７）か否かを判別する．このステップ８
３は元のピーク値Ｐが１６３８４以上か否か、すなわち
有効桁数が１５ビント以上か否かを判別することに相当
し、Ｙｅｓの場合はステップ９３に進んで入力データを
上記第５図中（ｉ）に示すように０ビット左シフトし（
すなわち左シフトを行わず）、上位８ビソトのみを出力
する．ステップ８３でＮＯの場合は次のステップ８４に
進む． ステップ８４では、ピーク値ｐ，を２倍した値２ＰＬが
６３より大きい（２ｐｔ＞６３）か否かを判別する．こ
のステップ８４は、ステップ８３での判別と合わせて、
元のピーク値ｐの有効桁数が１４ピントか否か（すなわ
ち第５図中（ロ）の８１９２〜１６３８３の範囲内にあ
るか否か）を判別することに相当し、Ｙｅｓの場合はス
テップ９４に進んで人力データを上記第５図中（ロ）に
示すように１ビット左シフトして上位８ビットのみを出
力する，Ｎｏの場合は次のステップ８５に進む． ここで、以下の条件判別ステップ８５〜８８は、それぞ
れ元のピーク値ｐの有効桁数が１３〜１０ビットである
か否かを判別するものであり、それぞれの判別ステップ
８５〜８８でＹｅｓと判別されたときには、各ステノプ
９５〜９８に進んで第５図中（濁〜（ｄ）に示すように
入力データをそれぞれ２〜５ビット左シフトし、上位８
ビットを出力している。各条件判別ステップ８５〜８７
でＮｏと判別されたときにはそれぞれ次の条件判別ステ
ップ８６〜８８に進むが、ステップ８８でＮｏと判別さ
れたときにはステノプ９９に進んで、第５図中（Ｃ）に
示すように人力データを６ピント左シフトし、上位８ビ
ットを出力している． 〔発明が解決しようとする課題〕 ところで、上記第１表に示すようなループプログラムに
よりフローティング処理を行う場合、上記ＤＳＰの１マ
シンサイクルを例えばｌ００ｎｓとすると、上記第ｌ表
のプログラムの１ループ当たりの実行時間は５００ｎｓ
となり、上記最大シフトＷｉ８ビットのときのトータル
実行時間は５００ｎｓＸ　１３　＝４μｓにも及ぶこと
になる．なお現実の処理形態においては、人力データの
有効桁数が下位８ビット（０〜２５５）以内で上記シフ
ト量が８ビットあるいは７ビットのときには、いわゆる
バレルシフク等を用いて１マシンサイクル内で上記シフ
トを行っているが、このような現実の処理形熊において
も、入力データが２５６〜５１１で上記シフト値が最大
の６ビットとなるときには、上記ループ処理のみのため
に５００ｎｓ　Ｘ　６　＝　３μＳもの実行時間が必要
とされる．実際には、上記第１表の処理以外に、シフト
情報（あるいはレンジング情報）を他のメモリにストア
する処理や上記ノイズシェービング処理等が同しループ
内に入るため、実行時間は２倍〜２．５倍にも達する．
この問題は、特に１サンプル周期以内に複数のチャンネ
ルの処理を時分割で行う場合に顕著であり、例えば井ン
プリング周波数３２κＨｚで２チャンネルの圧縮処理を
行うとすると、フローティング処理のみで約５０％の実
行時間を費やしてしまい、上記他の信号処理に費やす時
間が制限されてしまう． また、第６図に示すように上記ループ処理を多くの条件
判別ステップに展開して処理の高速化を図っても、上記
ピーク値Ｐの有効桁数が９ビット（２５６〜５１ｌ）あ
るいは１０ビント（５１２〜１０２３）の場合には、ス
テップ８０〜８８までと、シフト処理ステップ９８ある
いは９９との計ｌＯステノブが、ピーク値ｐに応したピ
ントシフト処理だけのために必要となっており、他の処
理に関する時間制約が厳しくなっているのが現状である
． 本発明は上述の実情に鑑みてなされたものであり、フロ
ーティング処理の際のビットシフト処理に要する時間を
大幅に短縮し得るようなデジタル信号の帯域圧縮回路の
提供を目的とする．〔課題を解決するための手段〕 本発明に係るデジタル信号の帯域圧縮回路によれば、入
力デジタルデータをフローティング処理し、ビット圧縮
処理を行うようなデジタル信号の帯域圧縮回路において
、上記フローティング処理開始前に予め入力デジタルデ
ータを最大シフト値の１７２近傍のビット数だけシフト
して最大値と比較することにより、ビットシフト処理を
高速化して上述の課題を解決している． 〔作　用〕 予め人力デジタルデータを最大シフト値の１７２の近傍
のビット数だけ左シフトして最大値と比較し、最大値を
超えた場合は元のシフト前のデータに対して通常のシフ
ト処理を行うが、最大値より小さい場合はこのシフトさ
れた状態のデータに対して通常のシフト処理を続行する
ことで、最大シフト値の１／２の近傍に達するまでのシ
フト処理ステンプを省略し、処理の高速化を実現する。

〔実施例〕

第１図は、本発明の基本的な実施例を説明するためのフ
ローチャートである． この第１図のステップｌにおいて、フローティング処理
の際の最大シフト値をｍとするとき、人力データをｍ／
２ビット（あるいはその近傍のビット数）だけ左シフト
する． 次のステップ２では、このシフトされたデータをデータ
最大値と比較し、該最大値よりも大きい場合（オーバー
フローした場合）はステ・冫プ３に進み、最大値以下の
場合はステップ４に進む．ステップ３では、元の入力デ
ータ（上記シフト前の入力データ）に対して、例えば１
ビットずつ左シフトしながら最大値と比較するような通
常のフローティング処理を行う． ステップ４では、上記ｍ／２ビット左シフトした入力デ
ータに対して、例えば１ビットずつ左シフトしながら通
常のフローティング処理を行う。

このような手順でフローティング処理を行うことによっ
て、フローティング処理のためのシフト回数は、従来の
ｍ回から略々（１＋ｍ／２）回にまで低減され、処理の
高速化が達戒できる．以上の基本動作の具体例について
第２図を参照しながら説明する．この第２図の例におい
ては、入力デジタルデータを１６ビットの２の補数表示
データとし、その値に応じて最大８ビントまでの所定ビ
ットだけ左シフトして上位８ビ？トを取り出すようなフ
ローティング処理を行っている．入力データの最大値は
１６進数表示で７ＦＦＦ　（１０進数の３２７６７　）
であり、最大シフト値の１／２であるｍ／２（あるいは
その近傍の値）は４ビットで、入力データに対して先ず
この４ビントだけ左シフトしている． ここで、例えば第２図中（ａ）に示すようにいわゆる有
効桁（図中斜線部）の桁数が９ビットの、２５６〜５１
１の範囲の値を有するデジタルデータが人力されるとき
、上記４ビット左シフト（１６倍）した値は、第２図中
（ｂ）に示すように４０９６〜８１７６の範囲の値（た
だしｌ６の倍数）として表される。この値は上記最大値
３２７６７以下であるから、この４ビット左シフトされ
たデータに対して通常のフローティング処理、例えば１
ビットずつシフトを行いながら最大値と比較してシフト
値を求める処理、が行われる．すなわち、第２図中（ｂ
）に示すような既に４ビント左シフトされたデータを１
ビット左シフトシ、第２ｒＡ中（０ニ示スヨウナ８１９
２〜ｌ６３５２の範囲の値（ただし３２の倍数）のデー
タとする．この第２図中（Ｃ）に示すデータは上記最大
値３２７６７以下であるから、これをさらに１ビソト左
シフトして第２図中（ｄ）に示すような１６３４８〜３
２７０４の範囲の値（ただし６４の倍数）のデータとす
る。この第２図中（ｄ）のデータは、さらに１ビット左
シフトすると上記最大値３２７６７を超える（オーバー
フローする）から、これでシフト処理を終了し、上位８
ビットを取り出して出力〈局部量子化あるいは再量子化
）する．なお、下位８ビットの丸め誤差あるいは量子化
誤差の分（図中網線部）については、局部量子化器の入
力側に帰還（エラーフィードバソク）することにより、
いわゆるノイズシェービングを施している。この場合、
従来において第５図中（Ｃ）に示すように６ピント分で
６回のシフト処理が必要であったものが、第２図中（ａ
）〜（ｄ）に示すように、最初の４ビットシフトを含め
て３回のシフト処理で済み、処理の高速化が図れる．次
に入力データが例えば第２図中（ｅ）に示すように２０
４８〜４０９５の範囲（有効桁数１２ビット）の値を有
するとき、上記４ビット左シフト（１６倍）した値は第
２図中（ｆ）に示すように上記最大値３２７６７を超え
る（オーバーフローする〉から、この４ビット左シフト
する前の元のデータに対して通常のフローティング処理
を行う。すなわち、第２図中（ｅ）に示す元の入力デー
タを１ビット左シフトして得られた第２図中（自）に示
すような４０９６〜８１９ｏの範囲の値（ただし２の倍
数〉のデータを上記最大値３２７６７と比較し、該最大
値以下のときさらに１ビット左シフトして、第２図中（
ロ）に示すような８１９２〜１６３８０の範囲の値（た
だし４の倍数）のデータを上記最大値３２７６７と比較
する．このような処理を順次繰り返すことにより、第２
図中（ｉ）に示すよウナ１６３８４〜３２７６０の範囲
の値（ただし８の倍数）のデータを得る．この第２図中
（ｉ）のデータは、さらに１ビット左シフトすると上記
最大値３２７６７を超える（オーバーフローする）から
、これでシフト処理を終了し、局部量子化として上位８
ビットを取り出して出力する． 以上の処理を行うことにより、従来の最大シフト処理回
数として第５図中（ａ）に示すように８ビット分の８回
必要であったものが、第２図に示すように、最初の４ビ
ットシフトを含めて、最大でも４回のシフト処理で済み
、処理の高速化が図れる。

なお、バレルシフタ等を用いて第５図中（ａ）の８ビッ
トシフトや（ｂ）の７ビットシフトを１回の処理で行う
としても、最大６ビットで６回のシフト処理を必要とし
たものが略々半分の処理で済む。

このような処理をいわゆるＤＳＰ　（デジタル信号プロ
セッサ）を用いてソフトウェア的に行う場合のプログラ
ムの要部（ビットシフト処理ループ近傍）の一例を次の
第２表に示す。

（以下余白） 第２表 次に、この第２表に示すループ処理をそれぞれ複数の条
件判別ステップに展開すると共に、入力データの有効桁
数が８ビット　（値が０〜２５５）の場合に一挙に８ビ
ットあるいは７ビットシフトを行わせて処理の高速化を
図った具体的なプログラムの一例について、第３図のフ
ローチャートを参照しながら説明する．この第３図にお
いては、ｌワード１６ビットで２の補数表示の入力デー
タを所定ワード数（例えば２日ワード）毎にブロック化
し、このブロック内の全ワードに対して共通のシフト量
でシフトして８ビットに圧縮して取り出す（局部量子化
する）ような、いわゆるブロックフローティング処理に
通用したビットシフト処理プログラムの具体例を示して
いる．すなわち、この第３図中のｐは上記ｌブロック内
のワードの最大値であるピーク値を示しており、このピ
ーク値ｐに応じてブロック単位のフローテイング処理量
あるいはデータシフト量が決定される．なお、上記最大
シフト量の１　／２　（　ｍ／２）の近傍のシフト量と
しては、４ビットを採用している． 先ず、第３図に示すステップｌＯにおいて、上記ピーク
値ｐが１２７以下（ｐ≦１２７）か否か、すなわち、上
記有効桁数が７ビット以下か否かが判別される，Ｙｅｓ
の場合にはステップ２２に進み、入力データを８ビット
左シフトして上位８ビントを出力する，Ｎｏの場合はス
テップｌ１に進み、上記ピーク値ｐを２５６で割ること
で上位８ビットを取り出し、これを新たなピーク値Ｐｔ
（９ｔ・ｐ／２５６）としてステップｌ２に進む． ステップｌ２では、このピーク値ｐ，を、上記最大シフ
ト量の略々１／２のシフト量に相当する４ビット分だけ
左シフト（すなわち１６倍）し、この４ビット左シフト
した値１６ＰＬが１２７より大きい（１６ｐｃ　＞　１
２７）か否かを判別する．これは、この４ビット左シフ
トした値１６ｐｚがオーバーフローしていないか否かを
判別することに相当する．そして、このステップｌ２で
Ｙｅｓと判別されたとき、すなわち、オーバーフローと
判断されたときには、後述するステップ１８に進み、Ｎ
ｏの場合はステップ１３に進む． ステップｌ３では、このピーク値１６Ｐｚを新たなピー
ク値ｐｔ（ｐｔ・１６ｐｚ）としてステップｌ４に進む
． ステップ１４では、このピーク値Ｐｒが０か否かが判別
され、これは元のピーク値ｐが２５５以下か否かを判別
することに相当する．ステップｌ４でＹｅｓと判別され
た場合には、ステップｌＯでの判別と合わせて、元のピ
ーク値ｐが１２８〜２５５の範囲内にあることになり、
ステップ２３に進んで入力データを７ビット左シフトし
て上位８ビットを出力する。ステップ１４でＮｏの場合
は次のステンプｌ５に進む。

ステノブｌ５では入力データ自体を１６倍（４ビット左
シフト）してステップｌ６に進む．ステノプ１６ではピ
ーク値Ｐ，を２４＠シた値２ｐｔが１２７より大きい（
２ｐｖ　＞　１２７）か否かを判別する．このステップ
１６は、これ以前のステップｌＯ、１２、１４での判別
動作と合わせて、元のピーク値ｐがｌ０２４〜２０４７
の範囲内か否か、すなわち有効桁数が１１ビットか否か
を判別することに相当し、Ｙｅｓの場合はステップ２６
に進み入力データを０ビット左シフトして、すなわち先
のステップｌ５でデータを４ビット左シフトした状態の
ままで、上位８ビットのみを出力する． ＮＯの場合はステップｌ７に進み、ピーク値ｐ，を２倍
した値２ρ，が６３より大きい（２ｐ　，　＞　６３）
か否かを判別する．このステップｌ７はステンプｌ６で
の判別と合わせて、元のピーク値ｐの有効桁数がｌＯビ
ットか否か、すなわち５１２〜１０２３の範囲内にある
か否かを判別することに相当し、Ｙｅｓの場合はステッ
プ２５に進み入力データを１ビント左シフト（すなわち
先にステップ１５でデータを４ビット左シフトしている
から計５ビットの左シフト）して上記８ビットのみを出
力し、ＮＯの場合はステップ２４に進み２ビットの左シ
フトを行い上位８ビットのみを出力する。

一方上記ステップｌ２でＹｅｓの場合、すなわち上記４
ビット左シフトした値１６ｐｚがオーバーフローした場
合には、ステップｌ８に進み、ピーク値ｐ，を新たなピ
ーク値ｐ１としてステップｌ９に進む． ここで、以下の条件判別ステ・冫プ１９〜２ｌは、それ
ぞれ元のピーク値ｐの有効桁数が１５〜１２ビットであ
るか否かを判別するものであり、それぞれの判別ステッ
プ１９〜２ｌでＹｅｓと判別されたときには、各ステソ
ブ２７〜３０に進んで人力データをそれぞれＯ〜３ビッ
ト左シフトし、上位８ビットを出力している。各条件判
別ステノプｌ９〜２ｌでＮｏと判別されたときにはそれ
ぞれ次の条件判別ステップ２０，ステン−プ２ｌに進む
が、ステンプ２ｌでＮｏと判別された場合には、ステン
プ２７に進んで入力データを３ビット左シフトし、上位
８ビットのみを出力している．ここで、上記ステップ１
８の変数の置き換え処理は、上述したステップｌ６以降
の処理ステップを、ステノプｌ９以降の処理ステップと
まとめるためのものであり、具体的には、上記ステップ
１２での判別結果に応じて、Ｙｅｓのときにはステンプ
ｌ３、ｌ４、ｌ５を介した後にステップ１９に飛ぶよう
にすれば、ステップ１６、ｌ７、２４、２５、２６を省
略することができる。

（以下余白） このような本発明に係る帯域圧縮回路が適用されるビッ
トリダクションシステムについて、第３図を参照しなが
ら説明する。

この第３図において、ビソトリダクシクンシステムは送
信側（あるいは記録側）のエンコーダ５０と、受信側（
あるいは再生側）のデコーダ７ｏとより戊っている． エンコーダ５０の入力端子５１には、例えばアナログオ
ーディオ信号を周波数ｆ，でサンプリングし、量子化及
び符号化を施して得られるオーディオＰＣＭ信号ｘ　（
ｎ）が洪給されている。この人力信号ｘ　（ｎ）は、予
測器５２及び加ｎ器５３にそれぞれ送られている。

従って、加算器５３においては、上記人力信号ｘ　（ｎ
）から上記予測信号？　（ｎ）が城算されることによっ
て、予測誤差信号あるいは（広義の）差分出力ｄ　（ｎ
）、すなわち、 ｄ（ｎ）−ｘ（ｎ）　　ｘ（ｎ）・・−・・・−・・ｏ
）が出力される． ここで予測器５２は、一般に過去のｐ個の入力ｘ　　（
ｎ−ｐ），　　ｘ　　（ｎ−ｐ＋１）−・・−ｘ　　（
ｎ−１）の１次結合により予測（ａ’ｉｉ（ロ）を算出
するものであり、 ’；ｉ：　（ｎ）一Σα１ｘ　（ｎ−ｋ）・・・・・・
・・・・（２）となる．ただし、αｋ（ｋ＝１、２・・
・・ｐ〉は係数である。したがって、上記予測誤差出力
あるいは広義の差分出力ｄ　（ｎ）は、 ｄ　（ｎ）　＝　ｘ　（ｎ）一Σｃｒ１ｘ　　（ｎ−ｋ
）　−（３）と表される。

また、この信号伝送装置においては、入力デジタル信号
の一定時間内のデータ、すなわち入力データの一定ワー
ド数ｌ毎にブロック化すると共に、各ブロック毎に最適
の予測フィルタ特性が得られるように上記係数α１の組
を選択している。これは、互いに異なる特性の予測器、
あるいは加算器も含めて差分出力（予測誤差出力）を得
るためのフィルタが複数設けられていると見なすことが
でき、これらの複数の差分処理フィルタのうちの最通の
フィルタを上記各ブロック毎に選択する。この最適のフ
ィルタの選択は、複数の各差分処理フィルタからの出力
のブロック内最大値（ピークｉａ）または該最大値（ピ
ーク値）に係数を乗算した値を、予測・レンジ適応回路
６１において互いに比較することによって行われ、具体
的には各最大値（またはその係数乗算値）のうち値が最
小となるような差分処理フィルタが当該ブロノクに対し
て最適のフィルタとして選択される。このときの最適フ
ィルタ選択情報は、モード選択情報として、予測・レン
ジ適応回路６ｌから出力され、予測器５２に送られる。

次に、上記予測誤差として差分出力ｄ　（ｎ）は、加算
器５４を介し、利得Ｇのあるいはレンジングアンプ５５
（あるいはビットシフタ）と量子化器５６とよりなるビ
ント圧縮手段（レンジング処理回路またはフローティン
グ処理回路）に送られ、例えば浮動小数点（フローティ
ング・ポイント）表示形態における指数部が上記利得Ｇ
に、仮数部が量子化器５６からの出力にそれぞれ対応す
るような圧縮処理あるいはレンジング処理が施される。

すなわち、レンジングアンプ（ヒ゛ットシフタ）５５は
、デジタル２進データを上記利得Ｇに応したビット数だ
けシフト（算術シフト）することにより、いわゆるレン
ジを切り換えるものであり、量子化器５６はこのビット
シフトされたデータの一定ビ・冫ト数を取り出すような
再量子化を行っている．次に、ノイズシュイピング回路
（ノイズシエイパ）５７は、量子化器５６の出力と入力
との誤差分、いわゆる量子化誤差を加算器５８で得て、
この量子化誤差を利得Ｇ−’のアンプ（またはシック）
５９を介し予測器６０に送って、量子化誤差の予測信号
を加算器５４に減算信号として帰還するような、いわゆ
るエラーフィードバックを行う．次に、予測・レンジ適
応回路６ｌは、上記選択されたモードのフィルタからの
差分出力のブロソク内最大値に基づきレンジ情報を出力
し、このレンジ情報をレンジングアンプ（ビットシフタ
）５５及びアンプ５９に送ってブロック毎に上記各利得
Ｇ及びＧ−１を決定するわけである．予測・レンジ適応
回路６１は、予測器６０に上記モード情報を送って最適
のフィルタ特性を選択するようにしている．なお、予測
・レンジ適応回路６１からの上記レンジ情報は出力端子
６３より、また上記モード遺沢情報は出力端子６４より
それぞれ取り出される。

次に加算器５４以降のノイズの予測処理の基本動作につ
いて説明すると、加算器５４からの出力ｄ’（ｎ）は、
上記差分出力ｄ　（ｎ）よりノイズシェイパ５７からの
量子化誤差の予測信号？　（ｎ）を減算した、ｄ’（ｎ
）＝ｄ（ｎ）　　”ａ”（１１）・・＝−・（４）とな
り、利得Ｇのシックからの出力ｄ”（ｎ）は、ｄ”（ロ
）＝Ｇ−ｄ’（ｎ）・・・・・・・・・・（５）となる
．また、量子化器５６からの出力Ｋ　（ｎ）は、量子化
の過程における量子化誤差をｅ　（ｎ）とすると、’ｉ
（ｎ）　＝　ｄ　’（ｎ）　＋　ｅ　（ｎ）・・・−−
−−−・−（６）となり、ノイズシェイバ５７の加算器
５８において上記量子化誤差ｅ　（ｎ）が取り出され、
利得Ｇ−１のシフタ５９を介し、過去のｒ個の入力の１
次結合をとる予測器６０を介して得られる量子化誤差の
予測信号’ｉ”　（ｎ）は、 ？（ｎ）一Σβ１ｅ　（ｎ　−　ｋ＞・Ｇ−’−・・・
・−（１）となる．この（７）式は、上述の（２）式と
同様の形となっており、予測器５２及び６０は、それぞ
れシステム関数が、 のＦＩＲ（有限インパルス応答）フィルタである。

これらの（４）〜（７）式より、量子化器５６からの出
力ｄ　（ｎ）は、 ？（ｎ）−Ｇ・（ｄ（ｎ）−７（ｎ））＋　ｅ（ｎ）＝
　Ｇ　−　ｄ　（ｎ）　十ｅ　（ｎｌ−Σβ，ｅ（ｎ−
ｋ）・・・・・・（９） この（９）式のｄ　（ｎ）に上記（３）式を代入して、
＋　ｅ　（ｎ）一Σβ１ｅ（ｎ　　ｋ）　　”・Ｑ［Ｄ
となり、この出力Ｔ　（ｎ）が出力端子６２を介して取
り出される．ここで、上記ｘ（ｎ），　　ｅ（ｎ），　
？（ｎ）の２変換をそれぞれＸ（ｚ），　　Ｅ（Ｚ），
　ｆｉ（Ｚ）とすルト、ｆｉ（Ｚ）＝　Ｇ．Ｘ（Ｚ）　
（　１−Σｌｌｒ，Ｚ　−”）十Ｅ（ｚ）（１−Σβ１
ｚ−ｋ） ＝　Ｇ−９（Ｚ）（　１　−　Ｐ（Ｚ））　十Ｅ（Ｚ）
（１　−　Ｒ（ｚ））・・・・・・・・０１） となる。

次に、受信側あるいは再生側のデコーダ７０の人力端子
７１には、上記エンコーダ５０の出力端子６２からの出
力ｘ，　（ｎ）が伝送され、あるいは記録再生されるこ
とによって得られた信号”ａ”゜（ｎ）が供給されてい
る．この入力信号７・（ｎ）は、利得Ｇ−’のアンプ（
シック）７２を介して加算器７３に送られている．加算
器７３からの出力↑゜（ｎ）は、予ｉｊＩ！Ｉ器７４に
送られて予測信号７　’　（ｎ）となり、この予測信号
？’（ｎ）は加算器７３に送られて上記アンプ（シック
）７２からの出力官“（ｎ）と加算される。

この加算出力がデコード出力↑゜（ｎ）として出力端子
７５より出力される。

また、エンコーダ５０の各出力端子６３及び６４より出
力され、伝送あるいは記録・再生された上記レンジ情報
及びモード選沢情報は、デコーダ７０の各入力端子７６
及び７７にそれぞれ入力されている．そして、入力端子
７６からのレンジ情報はアンプ（シック）７２に送られ
て利得Ｇ−１を決定し、入力端子７７からのモード選択
情報は予測器７４に送られて予測特性を決定する．この
予測器７４の予測特性はエンコーダ５０の予測器５２の
特性に等しいものが選択される． このような構或のデコーダ７０において、アンプ（シッ
ク）７２からの出力官”（ｎ）は、７“（ｎ）　＝　’
ａ’゜（ｎ）・Ｇ　−　１・・・・・・・・・・θカで
あり、加算器７３の出力？・（ｎ）は、父・（ｎ）＝７
”（ｎ）十ｉ゜（ｎ）・・・・・・・・０３）となる．
ここで、予測器７４は、エンコーダ５０の予測器５２に
等しい特性が選択されることによであるから、０２５．
　０３１式より、↑゜（ｎ）＝　Ｇ−’　−　”ａ”・
（ｎ）＋となる．次に、↑・（ｎ）．　Ｋ・（ｎ）の２
変換をそれぞれ↑＝（Ｚ），ｆ３゜（Ｚ）とすると、づ
２’（Ｚ）＝　Ｇ−’　　−　ｆ３　゛（ｚ）＋−Ｇ−
１　．　１５−（ｚ）＋　Ｐ　（Ｚ）　・父゛（Ｚ）−
．・０５）したがって、 となる． このようなピットリダクションシステムのエンコーダ側
のレンジングアンプ５５及び量子化器５６におけるフロ
ーティング処理をいわゆるＤＳＰを用いて実現する際に
本発明を適用して、好ましい結果が得られるものである
． 以上の説明から明らかなように、本発明に係る帯域圧縮
回路の実施例の効果としては、１６ビントの入力データ
を一ｇ、最大シフト数の１７２ビットである４ビットシ
フトし、それからフローティング処理を開始することに
より、また、該４ビットのシフトによりオーバーフロー
が生じた場合は、元のデータ信号の位置から１ビット左
ヘシフトした位置に戻り、そこからフローティング処理
を開始することにより、特に、入力データが２５６〜５
１１の場合、従来は上述したフローチャートのフローテ
ィング処理が６ループ必要であったが、本実施例にかか
る帯域圧縮回路によれば２ループに短縮することができ
、フローティング処理の高速化をはかることができる．
これは、例えば前処理の時間！０．８μｓｅｃ＋　１ル
ープのフローティング処理の時間を５００ｎｓｅｃとす
ると、最大の演算時間は前処理０．８μｓｅｃ＋フロー
ティング処理５００ｎｓｅｃＸ　２ループとなり、従来
の演算時間の６０％とフローティング処理の時間を大幅
に短縮することができる．そして、上述の効果は、入出
力語長が変化して必要シフト量が増加するほど顕著とな
る．また、フローティング処理にかかる時間を大幅に短
縮することができるゆえに、１つのＤＳＰで複数のチャ
ンネルの圧縮処理が可能となり、他の信号処理（例えば
予測フィルタ処理やシフト情報を他のメモリ番こストア
する処理等）に振り分ける時間が増加するため高度な信
号圧縮処理のアルゴリズムが適用できる。そして、低速
ＤＳＰに適用することにより、これまでの演算処理時間
を高速化することができ、高価な高速ＤＳＰに代わるこ
とができるためシステムの低価格が可能となる。

なお、上述の実施例では入力データが１６ビ・ノトでこ
のデータを上位及び下位の８ビットに分け上位８ビット
のみを出力する場合を例に取り説明したが、量子化ビッ
ト数は任意に選べ、またこの場合の予めシフトするシフ
ト数，を最大シフト数の１／２の近傍であればよく、例
えば上述の実施例の場合では４ビットとしたが３ビソト
でも５ビットでもよいこと等は勿論である． 〔発明の効果〕 本発明に係る帯域圧縮回路は、入力データを予め最大シ
フト数の１／２近傍のビット数だけシフトした値とデー
タ最大値とを比較し、その比較結果に応して例えば通常
のフローティング処理の開始時のデータのシフト量を異
ならせることにより、フローティング処理に要する時間
を大幅に短縮することができる。

従って、例えば１つのＤＳＰで複数のチャンネルの圧縮
処理が可能となり、他の信号処理（例えば予測フィルタ
処理やシフト情報を他のメモリにストアする処理等）に
振り分ける時間が堆加するため高度な信号圧縮処理のア
ルゴリズムが適用できる．また、低速ＤＳＰのアルゴリ
ズムに適用することにより、演算処理時間の高速化を達
威でき、高価な高速ＤＳＰに代わることができるためシ
ステムの低価格化を図ることができる。

【図面の簡単な説明】

第１図は本発明に係る帯域圧縮回路の基本的な実施例の
フローティング処理の動作を説明するためのフローチャ
ート、第２図は実施例のフローティング処理の具体的な
動作を説明するための説明図、第３図は実施例のフロー
ティング処理の詳細な動作を説明するためのフローチャ
ート、第４図は実施例の帯域圧縮回路を一般的な信号伝
送装置に適用したブロック図である。 第５図は従来の帯域圧縮回路のフローティング処理の動
作を説明するための説明図、第６図は従来の帯域圧縮回
路のフローティング処理を説明するためのフローチャー
トである。

Claims (1)

1. 【特許請求の範囲】 入力デジタルデータをフローティング処理し、ビット圧
   縮処理を行うようなデジタル信号の帯域圧縮回路におい
   て、 上記フローティング処理開始前に予め入力デジタルデー
   タを最大シフト値の１／２近傍のビット数だけシフトし
   て最大値と比較することを特徴とするデジタル信号の帯
   域圧縮回路。