JPH03224231A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH03224231A
JPH03224231A JP1796390A JP1796390A JPH03224231A JP H03224231 A JPH03224231 A JP H03224231A JP 1796390 A JP1796390 A JP 1796390A JP 1796390 A JP1796390 A JP 1796390A JP H03224231 A JPH03224231 A JP H03224231A
Authority
JP
Japan
Prior art keywords
layer
insulating film
film
wiring layer
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1796390A
Other languages
English (en)
Inventor
Hirobumi Mishiro
三代 博文
Katsuhiko Murakami
勝彦 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP1796390A priority Critical patent/JPH03224231A/ja
Publication of JPH03224231A publication Critical patent/JPH03224231A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は樹脂封止型半導体装置に係り、特に半導体装
置の表面に幅の広い多層アルミ配線層を有する表面構造
に関する。
(従来の技術) 樹脂封止型半導体装置は半導体チップをリードフレーム
上にマウントし、ワイヤボンディングを行った後、モー
ルド樹脂等により封止して製造されるものである。
第4図(a)は従来の樹脂封止型半導体装置の半導体チ
ップの端部付近の平面図、第4図(b)は同図(a)中
のc−c’線に沿う断面図である。
図において、例えば、N型シリコン基板41の表面には
フィールド絶縁膜42が形成されており、このフィール
ド絶縁膜42によって囲まれた領域はトランジスタ等が
形成される素子領域(図示せず)になっている。
一方、フィールド絶縁膜42上には層間絶縁膜43を介
して第1層目のアルミニウム配線層44か形成され、こ
のアルミニウム配線層44上には層間絶縁膜45を介し
て第2層目のアルミニウム配線層46が形成されている
。この層間絶縁膜45には部分的にコンタクトホール4
7が開口されており、第1層目と第2層目のアルミニウ
ム配線層44.48か同一の電位となるように接続がな
されている。そして、アルミニウム配線層46上にはチ
ップ上の素子全体を保護する目的でパッシベーション膜
48が形成されている。
ところで、上記第1層目と第2層目のアルミニウム配線
層44.46は、トランジスタ素子の総電流容量に応じ
て幅広く形成されている。このようなアルミニウム配線
層を設けた場合、環境あるいは周囲の急激な温度変化に
よって、パッシベーション膜48にクラック(ひび割れ
)が発生しやすい。
この原因としては特にアルミニウム配線層44.46と
パッシベーション膜48との熱膨張係数の違いがあげら
れる。
例えば、樹脂封止時、または熱的環境試験やその他の試
験の際、熱膨張係数差によるストレスで前記したような
りラックが発生し、耐湿性が劣化する恐れかある。よっ
て、従来では図のようにアルミニウム配線層4Bにスリ
ット49を設けることによりパッシベーション膜48と
配線層46でわずかな段差を複数形成し、パッシベーシ
ョン膜48と配線層46双方の密着性を強め、樹脂封止
または熱的環境試験等により生じるストレスを軽減して
いる。
しかしながら、スリット49を設けることにより、第2
層目のアルミニウム配線層46の表面積がスリット49
を設けないものに比べて減少する。電流は表皮作用によ
って導体表面の薄層を流れるので電流の許容範囲が前記
スリット49を設けることにより小さくなる。この第2
層目のアルミニウム配線層46は出力回路等の電源ライ
ン用として使われるため、急激に大電流が発生すること
があり、発熱によって断線する恐れがある。これを防ぐ
ためにはスリット49が形成されている分、配線領域を
増大させる必要がある。この結果、チップ面積の縮小化
の妨げとなるばかりでなく、配線層を潜る(taIぎる
)素子に直接間わる他の配線層、例えば拡散層やポリシ
リコン配線を介する抵抗か大きくなり、半導体装置の特
性(スイッチング速度等)が悪化する原因となる。
(発明が解決しようとする課題) このように従来では、樹脂封止等においてチップ上のパ
ッシベーション膜と配線層との応力緩和のために設ける
配線層のスリットが半導体装置のチップ面積の増大、特
性の劣化を引き起こしているという欠点がある。
この発明は上記のような事情を考慮してなされたもので
あり、その目的は、半導体装置のチップ面積の増大や特
性の劣化を引き起こさずにパッシベーション膜のクラッ
ク、それによる耐湿性劣化や配線の断線等を防ぎ、高信
頼性の樹脂封止型半導体装置を提供することにある。
[発明の構成コ (課題を解決するための手段) この発明の樹脂封止型半導体装置は、第1導電型の半導
体基板と、前記基板上に形成されたフイールド絶縁膜と
、前記フィールド絶縁膜上に選択的に配設された多結晶
シリコン層と、前記フィールド絶縁膜上に形成され前記
多結晶シリコン層を覆い積極的に凹凸形状にされた第1
の層間絶縁膜と、前記第1の層間絶縁膜上に形成された
凹凸形状の第1の配線層と、前記第1の配線層の凸部上
面に選択的に形成された第2の層間絶縁膜と、前記第1
の配線層及び第2の層間絶縁膜上を覆い凹凸形状を有す
る第2の配線層と、前記第2の配線層上に形成された凹
凸形状を有するパッシベーション膜とから構成される。
(作用) この発明では、フィールド絶縁膜上に選択的に設けた多
結晶シリコン層が、上層の配線層、及びパッシベーショ
ン膜を凹凸にするちととなる。
さらに、第2の層間絶縁膜が第1の配線層の凸部上面に
形成されることにより、上層の第2の配線層とのコンタ
クトがなされると共に第2の配線層にスリットを設けず
に第2の配線層及びパッシベーション膜を凹凸形状にす
る。
(実施例) 以下、図面を参照してこの発明を実施例により説明する
第1図(a)及び(b)はこの発明の樹脂封止型半導体
装置の一実施例による半導体チップの端部付近の構成を
示す平面図、第1図(b)は同図(a)中のA−A’線
に沿う断面図である。図において、例えばN型のシリコ
ン半導体基板11の表面にはフィールド絶縁膜12が形
成されており、このフィールド絶縁膜12によって囲ま
れた基板の領域はトランジスタ等が形成される素子領域
(図示せず)になっている。
一方、フィールド絶縁膜12上には電源と同一の電位、
もしくは電気的にフローティング状態の多結晶シリコン
層■3が適当な間隔で形成されており、この多結晶シリ
コン層13を覆ってフィールド絶縁膜12上に凹凸形状
の層間絶縁膜14が形成されている。この層間絶縁膜1
4上には第1層目のアルミニウムからなる金属配線層1
5が形成されている。この配線層15上には層間絶縁膜
16を介して第2層目のアルミニウムからなる金属配線
層17が形成されているが、層間絶縁膜16は少なくと
も配線層15における凸部上面に形成され、配線層15
における凹部、つまり上層の層間絶縁膜14中、多結晶
シリコン層13か存在しない場所の上層で層間絶縁膜1
6のコンタクトホール18が開口され、第1及び第2層
目の配線層15.17とが接続されるようになっている
このようにして、第2層目の配線層17は前記第4図の
従来例のようなスリットを設けずに凹凸形状にすること
ができ、その上に形成されるパッシベーション膜19も
凹凸形状にすることができる。
上記実施例によれば、従来のようなスリットを設けるこ
となくパッシベーション膜19と配線層17でわずかな
段差か複数形成され、パッシベーション膜19と配線層
17双方の密着性を強めることができる。これにより、
第2層目のアルミニウム配線層とその上のパッシベーシ
ョン膜の温度変化に伴う密芒性の劣化を防止し、チップ
に加わるストレスを分散することかできる。従って、樹
脂封止または熱的環境試験等により生じるストレスが軽
減される。また、配線層はスリットを設けずに凹凸形状
にすることかできるので、チップ面積を増大させること
なく配線層の電流容量を大きくすることができる。
第2図は上記第1図の実施例の応用例を示す平面図であ
る。なお、第1図と同一の箇所には同じ符号を付して説
明は省略する。第2層目の金属配線層15の下層にこの
配線層15と異なる電位の第1層目の金属配線層21が
立体交差して配線される場合である。この場合、異なる
電位の第1層目の配線層21の下に、この配線層21と
同一の電位もしくは電気的にフローティング状態の多結
晶シリコン層13を設ける。このようにして、第2層目
の配線層15は凹凸形状にすることができ、その上に形
成される図示しないパッシベーション膜も凹凸形状にす
ることができる。また、第2層目の配線層15の下には
フローティング状態の第1層目の配線層22を設けて、
多結晶シリコン層13とのコンタクトホール23を複数
設けるようにする。
第3図(a)はこの発明の他の実施例による構成の平面
図、第3図(b)は同図(a)中のB−B’線に沿う断
面図である。シリコン半導体基板31上に選択的に、電
気的にフローティング状態の不純物拡散層32が形成さ
れており、この基板上でフィールド酸化膜33が形成さ
れている。これにより、不純物拡散層32が形成されて
いる場所にはフィールド酸化膜33が比較的薄く形成さ
れ、不純物拡散層32がない場所にはフィールド酸化膜
33が比較的厚く形成されている。それぞれの厚さのフ
ィールド酸化膜33上には電源と同一電位になるような
多結晶シリコン層34が適当な位置に設けられている。
この多結晶シリコン層34上面にはコンタクトホール3
5を設けた層間絶縁膜36がフィールド酸化膜33上に
形成されている。層間絶縁膜36上には例えばアルミニ
ウムからなる金属配線層37が多結晶シリコン層34に
コンタクトホール35を介して接続されるように形成さ
れており、例えば第3図(a)に示されるようなパター
ンが形成されている。そして、金属配線37上には凹凸
形状のパッシベーション膜38が形成される。
このように、不純物拡散層32、フィールド酸化膜33
を設けることにより、フィールド酸化膜33の表面が凹
凸形状になるように構成され、さらに層間絶縁膜36が
多結晶シリコン層34上面にコンタクトホール35を設
けて金属配線37上のパッシベーション膜38が凹凸形
状になるように構成されている。
上記第3図の実施例によれば、不純物拡散層32、フィ
ールド酸化膜33、多結晶シリコン層34を用いて所望
のパターンを形成することができ、最上部のパッシベー
ション膜38の形状を凹凸形状にすることができる。し
かも、金属配線37が電源と同一電位の多結晶シリコン
層34とコンタクトホール35を介して接続されている
。これにより、総記線抵抗が減少し、電源電圧降下を少
なくでき、装置の特性が向上する。
[発明の効果コ 以上説明したようにこの発明によれば、半導体チップの
縮小化を妨げずに配線層の表面積を無理なく増やし大電
流の供給ができるので、特性が向上できる。しかも、積
極的に凹凸形状のパッシベーション膜によりクラック、
それによる耐湿性劣化や配線の断線等を防ぎ、高信頼性
の樹脂封止型半導体装置が提供できる。
【図面の簡単な説明】
第1図(a)及び(b)はそれぞれこの発明の一実施例
による構成を示す平面図及びA−A’線に沿った断面図
、第2図は前記第1図の実施例の応用例を示す平面図、
第3図(a)及び(b)はそれぞれこの発明の他の実施
例による構成の平面図及びB−B’線に沿った断面図、
第4図(a)及び(b)は従来の樹脂封止型半導体装置
の半導体チップの端部付近の平面図及びc−c’断面図
である。 11、31・・・シリコン半導体基板、12.33・・
・フィールド絶縁膜、13.34・・・多結晶シリコン
層、14.18゜36・・・層間絶縁膜、+5.17.
21.22.37・・・金属配線層、+8.23.35
・・・コンタクトホール、19.38・・・パッシベー
ション膜、32・・・不純物拡散層。

Claims (2)

    【特許請求の範囲】
  1. (1)第1導電型の半導体基板と、 前記基板上に形成されたフィールド絶縁膜と、前記フィ
    ールド絶縁膜上に選択的に配設された多結晶シリコン層
    と、 前記フィールド絶縁膜上に形成され前記多結晶シリコン
    層を覆うことにより凹凸形状にされた第1の層間絶縁膜
    と、 前記第1の層間絶縁膜上に形成された凹凸形状の第1の
    配線層と、 前記第1の配線層の凸部上面に選択的に形成された第2
    の層間絶縁膜と、 前記第1の配線層及び第2の層間絶縁膜上を覆い凹凸形
    状を有する第2の配線層と、 前記第2の配線層上に形成された凹凸形状を有するパッ
    シベーション膜と を具備したことを特徴とする樹脂封止型半導体装置。
  2. (2)第1導電型の半導体基板と、 前記基板表面に選択的に形成された電気的にフローティ
    ング状態の不純物拡散層と、 前記基板上に形成されたフィールド絶縁膜と、前記フィ
    ールド絶縁膜上に選択的に配設され、第1の電位に設定
    された多結晶シリコン層と、前記フィールド絶縁膜上に
    形成され前記多結晶シリコン層を覆いかつこの多結晶シ
    リコン層の一部上面にコンタクト開口部が形成され、凹
    凸形状にされた層間絶縁膜と、 前記層間絶縁膜上に形成された凹凸形状の配線層と、 前記層間絶縁膜上及び配線層上を覆い凹凸形状を有する
    パッシベーション膜と を具備したことを特徴とする樹脂封止型半導体装置
JP1796390A 1990-01-30 1990-01-30 樹脂封止型半導体装置 Pending JPH03224231A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1796390A JPH03224231A (ja) 1990-01-30 1990-01-30 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1796390A JPH03224231A (ja) 1990-01-30 1990-01-30 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH03224231A true JPH03224231A (ja) 1991-10-03

Family

ID=11958399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1796390A Pending JPH03224231A (ja) 1990-01-30 1990-01-30 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH03224231A (ja)

Similar Documents

Publication Publication Date Title
US4625227A (en) Resin molded type semiconductor device having a conductor film
US5371411A (en) Resin molded type semiconductor device having a conductor film
US20060091537A1 (en) Semiconductor device and method of fabricating the same
US5229642A (en) Resin molded type semiconductor device having a conductor film
US8441125B2 (en) Semiconductor device
JPH06105709B2 (ja) 半導体集積回路装置
US5552639A (en) Resin molded type semiconductor device having a conductor film
JPH03224231A (ja) 樹脂封止型半導体装置
JPH01262654A (ja) 半導体装置
KR0148585B1 (ko) 주변부에 메탈 배선을 가진 반도체장치
JPH09289305A (ja) 半導体装置
CN104425423A (zh) 半导体器件
JP2003218231A (ja) 半導体装置
JPH0621061A (ja) 半導体装置
JPH03209823A (ja) 樹脂封止型半導体装置
JPH02275656A (ja) 樹脂封止型半導体装置
JPS63175447A (ja) 半導体装置
US7498194B2 (en) Semiconductor arrangement
JPH11307577A (ja) 半導体装置
JPH07153756A (ja) 半導体集積回路装置
JP2680869B2 (ja) 半導体装置
JPH043980A (ja) 半導体装置
JPH0345898B2 (ja)
KR19990061338A (ko) 본딩 패드를 구비한 반도체 소자
JPH04268737A (ja) 半導体装置