JPH0322412A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造工程におけるシリコンのエ
ピタキシャル層の形成方法に関する。

〔発明の概要〕

本発明は、特に埋め込みパターンを有する半導体基板上
にシリコンの気相エピタキシャル戒長を行うにあたり、
オートドーピングおよびパターンシフトの問題のないエ
ピタキシャル層を形成してなる半導体装置の製造方法に
関する。

〔従来の技術〕

従来、例えばバイポーラトランジスタを用いたＬＳＩ等
の半導体装置の製造工程においては、ヒ素（Ａｓ）等の
不純物元素を注入した埋め込みパターンを有するシリコ
ン（Ｓｔ）等の半導体基板上に、Ｓｔをエピタキシャル
威長ずる工程が行なわれる。

エピタキシャル或長の方法としては、通常例えば９００
℃〜１２００℃の所望の温度に加熱した基板上に、Ｓｉ
を構威元素として含むソースガスと、水素（Ｈｔ）をキ
ャリアガスとして流す、気相エピタキシが用いられてい
る。埋め込みパターン中のＡｓは高濃度であり、また比
較的蒸気圧の高い不純物である。このためエピタキシ中
に埋め込みパターンから蒸発した不純物が、エピタキシ
ャル層に再混入するオートドーピングの現象が発生し、
半導体装置の耐電圧低下、リーク電流の増大、作動速度
の低下等の問題があった。

Ａｓが不純物の場合には、例えば千数十℃以上の高温で
エピタキシを行った方がオートドーピングの量が少ない
ことが一般的に知られている。

ところが、シラン（ＳｉＨａ　）をソースガスとする場
合には、１０６０℃以上の高温ではＳｉＨ４が気相中で
反応し易く、基板上に粒子となって堆積するため、エピ
タキシャル層表面が粗面化する欠点がある。

このため、高温エピタキシを行うことができず、オート
ドーピング軽減の効果は薄い。

一方、塩化シランガス（ＳｉＨ４−ｘｃ１ｘ　−　ｘは
１〜４の整数）をソースガスとして用いれば高温エピタ
キシが可能で、Ａｓのオートドーピング軽減の効果があ
る。ところが、塩素（ＣＩ）を構威元素として含有する
ため、埋め込みパターンが横方向へ移動するパターンシ
フトの現象が起き易い。このため、エピタキシャル層上
にさらに形成するパターンと、埋め込みパターンとのパ
ターン合わせが不可能となる場合があった。

これらオートドーピングおよびパターンシフトの現象は
、半導体装置の高集積度化と高速度化の要求が進み、埋
め込みパターンが微細化し、かつエピタキシャル層の厚
さが例えば１μｍ程度に薄くなってくるとその影響は大
きく、抜本的な対策が要求されていた。

オートドーピングの軽減に対しては、ソースガスとして
ジシラン（Ｓｉｇｍａ）またはトリシラン（Ｓｉ３Ｈｅ
）を用い、９００’Ｃ以下のむしろ低温かつ６０Ｔｏｒ
ｒ以下の減圧化において減圧エピタキシを行う方法が知
られている（特開昭６２−２９３６１１号公報参照）。

また、パターンシフトの対策としては、ＳｉＨ４により
所望の厚さの半分のエピタキシを行い、こののちテトラ
クロルシラン（ＳｉＣ１ａ）により残りの半分のエビタ
キシを行・う２段階エピタキシの方法が知られている（
特開昭６２−１７７９１５号公報参照）。

〔発明が解決しようとする課題〕

上述した従来の技術のうち、減圧エビタキシによるもの
は或長速度が小さく、工業的見地からは必ずしも実用的
とは言い難かった。一方、２段階エピタキシによる方法
は、パターンシフトはエピタキシャル威長層の依然とし
て半分程度はあり、充分な値とは言えない。またいずれ
の方法も、オートドーピングおよびパターンシフトの双
方の問題を同時に解決できていない。

〔課題を解決するための手段〕

前記した諸問題を解決するために、本発明ではまず基体
上に塩化シランをソースガスとし、１０９０℃以上１２
００℃以下の温度範囲で第１のエピタキシャル層を形成
する。ここでいう塩化シランガスとはＳｉＨ４−ｘｃ１
ｘ　（　ｘは１〜４の整数）の分子式で表わされる、モ
ノクロルシラン（ＳｉＨｚＣｌ）　、ジクロルシラン（
ＳｉＨｚＣｌｇ）　、｝リクロルシラン（ＳｉＨＣｌｓ
）およびＳｉＣ１４の各ガスのことをいう。第１のエピ
タキシャル層の膜厚は特に規定するものではないが、０
．１ａｍ以上０．２μｍＷ度が望ましい。

次に前記第１のエピタキシャル層上にＳｉｉ｛４ソース
ガスとし、９００℃以上１０６０℃以下の温度範囲にお
いて第２のエピタキシャル層を任意の厚さに形成する。

第１および第２のいずれのエピタキシャル層においても
、戒長時の炉内圧力は常圧であっても減圧雰囲気であっ
てもよい。

本発明の課題は、前記第１のエピタキシャル層および第
２のエピタキシャル層を順次形成することにより解決す
ることが可能となるのである。

〔作用〕

第１のエピタキシャル層は１０９０℃以上の高温で形成
されるのでＡｓのオートドーピング量は少ない。

これは埋め込みパターンから蒸発したＡｓが、戒長中の
エピタキシャル層表面に吸着する現象が少ないことが原
因の一つと考えられる。第１のエピタキシャル層の或長
温度は、１２００℃を超えるとソースガスの気相反応が
増えるので戒長表面が粗面化し、また基板自身の熱変形
も無視できなくなる。

第１のエピタキシャル層の膜厚は、０．１μｍに満たな
いと埋め込みパターン中のＡｓのキャップ効果が薄く、
０．２μｍを超えるとパターンシフト量が問題となって
くる。

次に第２のエピタキシャル層は、下地の第１のエピタキ
シャル層により埋め込みパターン中のＡｓがキセツプさ
れており、オートドーピングの懸念なく所望の厚さに戒
長できる。

またＳｉＨ．をソースガスとしているため、パターンシ
フトの問題がない。第２のエピタキシャル層の成長温度
は９００℃に満たないと結晶性が不十分であり、また戒
長速度が小さい。また１０６０℃を超えるとＳ　ｉ　１
１　４が気相反応してしまい、戒長層表面が粗面化して
歩留まり低下の原因となる。

以上の作用により、埋め込みパターンからのオートドー
ピングおよびパターンシフトの問題のないシリコンのエ
ピタキシャル或長層の形成が可能となる。

〔実施例〕

以下、本発明の一実施例について図面を参照しながら説
明する。

第１図（ａ）〜（Ｃ）は本発明の実施例によるエビクキ
シャル層の形戒方法を示す工程図である。同図（ａ）に
おいて、Ｓｔ半導体による基板４には、不純物として例
えば４．５Ｘ１０Ｉ９ｃｒ３のＡｓをドーブした埋め込
みパターン３が形成されている。基板４を１１００℃に
加熱し、ソースガスとしてＳｉＨ２ＣＩｚを２００ｓｃ
ｃｍ　，キャリアガスとして■２を１００　４２　／ｍ
ｉｎ流しなからＳｔの気相エピタキシを例えば０．１５
μｍの厚さで施し、第１のエピタキシャル層１を第１図
（ｂ）のごとく形成する。

次に基板４の加熱温度を１０５０℃に下げ、ソースガス
のみをＳｉＨ＜　３００ｓｅｃｍに切り換え、キャリア
ガスはそのままでＳｔの気相エピタキシを続け、第２の
エピタキシャル層２を第１図（Ｃ）のように形成する。

第１のエピタキシャル層ｌおよび第２のエピタキシャル
層２の厚さは、合計で例えば１．２μｍとなるようにす
る。

以上の工程により、埋め込みパターン３からの不純物の
オートドーピングおよびパターンシフトの問題のないシ
リコンのエピタキシャル層が形成された。

本実施例により作威された半導体装置は、耐電圧特性が
良好でリーク電流の少ない信頼性に優れたものであった
。

〔発明の効果〕

以上詳述したように、本発明によれば埋め込みパターン
からの不純物のオートドーピングとパターンシフトの問
題を同時に解決するエピタキシャル層を形成することが
可能となった。

本発明によるエピタキシャル層は、シリコンの結晶性に
優れ、或長速度の低下という問題もない他、通常用いて
いるエピタキシャル装置をそのまま使用でき、またソー
スガスにも何ら特別な材料を使用していないので、現在
の生産工程にそのまま適用可能であり、半導体装置生産
に及ぼす寄与は大きい。

第１図は本発明の実施例によるエピタキシャル層の形成
方法を示す工程図である。

１−−−一−・・・・−−−−一一第１のエピタキシャ
ル層２−・・−・−−−−−・・一第２のエピタキシャ
ル層３一　　　埋め込みパターン

Claims (1)

1. 【特許請求の範囲】 イ、基板上に塩化シランをソースガスとして１０９０℃
   以上１２００℃以下の温度範囲で第１のエピタキシャル
   層を形成する工程、 ロ、該第１のエピタキシャル層上にシランをソースガス
   として９００℃以上１０６０℃以下の温度範囲で第２の
   エピタキシャル層を形成する工程、前記の２工程より成
   るエピタキシャル層を形成することを特徴とする半導体
   装置の製造方法。