JPH0322056B2 - - Google Patents

Info

Publication number
JPH0322056B2
JPH0322056B2 JP61311995A JP31199586A JPH0322056B2 JP H0322056 B2 JPH0322056 B2 JP H0322056B2 JP 61311995 A JP61311995 A JP 61311995A JP 31199586 A JP31199586 A JP 31199586A JP H0322056 B2 JPH0322056 B2 JP H0322056B2
Authority
JP
Japan
Prior art keywords
metal
chip
support ring
device hole
metal foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61311995A
Other languages
Japanese (ja)
Other versions
JPS63168030A (en
Inventor
Mamoru Sugyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindo Denshi Kogyo KK
Original Assignee
Shindo Denshi Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindo Denshi Kogyo KK filed Critical Shindo Denshi Kogyo KK
Priority to JP61311995A priority Critical patent/JPS63168030A/en
Publication of JPS63168030A publication Critical patent/JPS63168030A/en
Publication of JPH0322056B2 publication Critical patent/JPH0322056B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、フイルムキヤリアに半導体素子等
のチツプを実装するチツプ実装方法に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application This invention relates to a chip mounting method for mounting chips such as semiconductor devices on a film carrier.

従来の技術 従来、この種のチツプ実装方法では、たとえば
第3図に示すように、フイルム基板1の表面に金
属箔2を設けてフイルムキヤリア3を構成し、そ
のフイルム基板1にあけた各デイバイス孔1a内
に突出して複数の金属リード2a……を設け、そ
れらの金属リード2a……の各先端金属突起4…
…にそれぞれチツプ5の各対応する電極端子6…
…を接触し、前記デイバイス孔1a内に挿入した
ボンデイングツール7で熱加圧してそれらを接合
し、該フイルムキヤリア3上にチツプ5を実装し
ていた。しかし、この方法で製作したものは、第
4図に示すごとく金属リード2aの長さをlとす
るとき、その長さlが2mm以上となると、該金属
リード2aが曲がりやすくなつて位置精度を保ち
難く、回路基板等の相手部材との接合が困難とな
るとともに、時にはその基部aの位置で切断する
こともあつた。
Conventionally, in this type of chip mounting method, for example, as shown in FIG. A plurality of metal leads 2a are provided protruding into the hole 1a, and each of the metal leads 2a has a metal protrusion 4 at its tip.
Each corresponding electrode terminal 6 of the chip 5...
... were brought into contact with each other, and the chips 5 were mounted on the film carrier 3 by heating and pressurizing them with the bonding tool 7 inserted into the device hole 1a. However, as shown in Fig. 4, when the length of the metal lead 2a is 2 mm or more, the metal lead 2a becomes easy to bend and the positioning accuracy becomes poor. It was difficult to maintain, and it was difficult to join it to a mating member such as a circuit board, and sometimes it was cut at the base a.

よつて、従来のチツプ実装方法の中には、第5
図に示すように、サポートバー8……で支持する
サポートリング9を設け、その矩形枠状のサポー
トリング9で金属リード2a……が曲がることや
ばらばらになることを防止するようにしたものが
ある。
Therefore, some conventional chip mounting methods include
As shown in the figure, a support ring 9 supported by support bars 8 is provided, and the rectangular frame-shaped support ring 9 prevents the metal leads 2a from bending or coming apart. be.

発明が解決しようとする問題点 ところが、近年小型化の要請がきわめて高く、
このようなサポートリング9を設けると、その要
請に応えられない問題点があつた。すなわち、サ
ポートバー8……およびサポートリング9部分は
プレスで打ち抜いて形成するから、その幅を0.5
以下とすることは製作上困難であつた。また、そ
の幅をあまり細くすると、その上の接着剤層を脱
落し、金属リード2a……の固定が困難となつ
た。
Problems that the invention seeks to solve However, in recent years there has been an extremely high demand for miniaturization.
When such a support ring 9 was provided, there was a problem that the request could not be met. In other words, since the support bar 8... and support ring 9 parts are formed by punching with a press, the width should be set to 0.5.
It was difficult to do the following in production. Furthermore, if the width was made too narrow, the adhesive layer thereon would fall off, making it difficult to fix the metal leads 2a.

そこで、この発明の目的は、フイルムキヤリア
へのチツプ実装方法におけるそのような問題点を
解消し、近年の小型化の要請に十分応えて、金属
リードが曲がることやばらばらになることを防止
し得るようにすることにある。
Therefore, the purpose of the present invention is to solve such problems in the method of mounting chips on a film carrier, fully meet the recent demand for miniaturization, and prevent metal leads from bending or coming apart. The purpose is to do so.

問題点を解決するための手段 そのため、この発明によるフイルムキヤリアへ
のチツプ実装方法は、たとえば第1図に示す実施
例のように、デイバイス孔10a……をあけたフ
イルム基板10の表面に接着剤11を介して金属
箔12をつけ、次いで各デイバイス孔10a内の
該金属箔12の裏面に感光層14を形成し、その
感光層14を露光してから現像してサポートリン
グ14aをつくり、その後前記金属箔12の表面
に感光レジスト16を塗つて露光してから現像
し、しかる後エツチングし前記サポートリング1
4aで連結する複数の金属リード12a……を前
記各デイバイス孔10a内に突出して形成し、表
面メツキしてから、最後にその金属リード12a
……の各先端に電極端子20……をそれぞれ接合
してフイルムキヤリア13へチツプ19をボンデ
イングすることを特徴とする。
Means for Solving the Problems Therefore, in the method of mounting chips on a film carrier according to the present invention, for example, as in the embodiment shown in FIG. A metal foil 12 is applied through the metal foil 11, and then a photosensitive layer 14 is formed on the back surface of the metal foil 12 in each device hole 10a, and the photosensitive layer 14 is exposed and developed to form a support ring 14a. A photoresist 16 is applied to the surface of the metal foil 12, exposed, developed, and then etched to form the support ring 1.
A plurality of metal leads 12a connected by 4a are formed to protrude into each device hole 10a, the surface is plated, and finally the metal leads 12a are
It is characterized in that the chip 19 is bonded to the film carrier 13 by bonding electrode terminals 20 to the ends of each of the chips.

作 用 そして、細いサポートリング14aを形成し、
そのサポートリング14aで各金属リード12a
……を連結支持するものである。
Function: Then, a thin support ring 14a is formed,
Each metal lead 12a with its support ring 14a
It connects and supports...

実施例 以下、第1図に示す一実施例にしたがい、この
発明につき具体的かつ詳細に説明する。
Embodiment Hereinafter, the present invention will be specifically and detailedly explained according to an embodiment shown in FIG.

この発明によるチツプ実装方法では、まず第1
図Aに示すとおり、ポリイミド樹脂等からなるフ
イルム基板10に所定間隔で複数のデイバイス孔
10a……をあける。
In the chip mounting method according to the present invention, first,
As shown in FIG. A, a plurality of device holes 10a are formed at predetermined intervals in a film substrate 10 made of polyimide resin or the like.

そして、第1図Bに示すとおり、そのフイルム
基板10の表面に接着剤11を介して銅箔等の金
属箔12をつけ、フイルムキヤリア13を形成す
る。
Then, as shown in FIG. 1B, a metal foil 12 such as copper foil is attached to the surface of the film substrate 10 via an adhesive 11 to form a film carrier 13.

次に、第1図Cに示すとおり、各デイバイス孔
10a内の金属箔12の裏面に感光層14を形成
する。感光層14は、たとえば感光性ポリイミド
等を塗布してつくる。
Next, as shown in FIG. 1C, a photosensitive layer 14 is formed on the back surface of the metal foil 12 in each device hole 10a. The photosensitive layer 14 is made by coating, for example, photosensitive polyimide.

その後、第1図Dに示すとおり、その感光層1
4を任意形状でマスクし、光源15で露光する。
Thereafter, as shown in FIG. 1D, the photosensitive layer 1
4 is masked in an arbitrary shape and exposed with a light source 15.

それから、第1図Eに示すとおり、現像してた
とえば矩形枠状のサポートリング14aをつく
る。このとき、同時にサポートバーを形成しても
しなくてもよい。
Then, as shown in FIG. 1E, it is developed to form a support ring 14a in the shape of a rectangular frame, for example. At this time, support bars may or may not be formed at the same time.

次いで、第1図Fに示すとおり、金属箔12の
表面に感光レジスト16を塗る。
Next, as shown in FIG. 1F, a photoresist 16 is applied to the surface of the metal foil 12.

そして、第1図Gに示すとおり、感光レジスト
16を光源17で露光する。
Then, as shown in FIG. 1G, the photosensitive resist 16 is exposed with a light source 17.

しかして、第1図Hで示すごとく現像して後、
Iで示すごとくエツチングしてから表面メツキ
し、そのデイバイス孔10a内に突出する複数の
金属リード12a……を形成する。
After developing as shown in Fig. 1H,
After etching as shown by I, the surface is plated to form a plurality of metal leads 12a projecting into the device hole 10a.

次いで、別途図示しない工程で、それら各金属
リード12a……の先端にそれぞれAuバンプ等
の金属突起18……を形成する。
Next, in a separate process not shown, metal protrusions 18 such as Au bumps are formed at the tips of the metal leads 12a.

しかる後、最後に第1図Jに示すとおり、それ
らの金属突起18……にデイバイス孔10a内に
挿入するチツプ19の各対応する電極端子20…
…をそれぞれ接触し、ボンデイングツール21で
熱加圧してそれらを接合し、該フイルムキヤリア
13上にチツプ19を実装するものである。
After that, finally, as shown in FIG. 1J, the corresponding electrode terminals 20... of the chip 19 inserted into the device hole 10a are attached to the metal protrusions 18...
. . , are brought into contact with each other and bonded by heat and pressure using a bonding tool 21, and the chip 19 is mounted on the film carrier 13.

そうして、このような方法でチツプ19を実装
して後、公知のとおりそれぞれカツトし、第2図
に示すごとく複数の金属リード12a……をのば
すチツプ19を切り出し、その各金属リード12
a……の先端を回路基板等の相手部材22に接合
して取り付ける。このとき、サポートリング14
aをチツプ19とオーバーラツプする位置に形成
しておけば、各金属リード12a……とチツプ1
9との電気的なエツジシヨートを防ぐことができ
るものである。
After mounting the chip 19 in this manner, each chip 19 is cut out in a known manner to cut out a chip 19 extending a plurality of metal leads 12a as shown in FIG.
The tips of a... are joined and attached to a mating member 22 such as a circuit board. At this time, support ring 14
If lead a is formed at a position overlapping with chip 19, each metal lead 12a... and chip 1
9 can be prevented from electrically edging.

なお、上述した実施例では、ボンデイングツー
ル21で熱加圧し、フイルムキヤリア13上にチ
ツプ19を実装する。しかし、レーザー光線で熱
を加えて接合し、フイルムキヤリア13上にチツ
プ19を実装してもよいこともちろんである。
In the embodiment described above, the chip 19 is mounted on the film carrier 13 by applying heat and pressure using the bonding tool 21. However, it goes without saying that the chip 19 may also be mounted on the film carrier 13 by applying heat with a laser beam for bonding.

発明の効果 したがつて、この発明によれば、各金属リード
をサポートリングで連結するから、各金属リード
が曲がることやばらばらになることを防止し、そ
れらを整列して保持することができ、正確なボン
デイングを可能とする。
Effects of the Invention Therefore, according to the present invention, since each metal lead is connected by a support ring, it is possible to prevent each metal lead from bending or coming apart, and to hold them in alignment. Enables accurate bonding.

また、そのサポートリングは機械的ではなく理
化学的方法でつくるから、幅を細くすることがで
き、小型化の要請に十分応えることができること
となる。
In addition, since the support ring is made using a physical and chemical method rather than mechanically, the width can be made thinner, making it possible to fully meet the demands for miniaturization.

さらに、このサポートリングは、接着剤を用い
て取り付けるものではないから、耐熱性が増し、
チツプに近付けて取り付けることが可能となる。
Furthermore, since this support ring is not attached using adhesive, it has increased heat resistance.
It becomes possible to attach it close to the chip.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、この発明の一実施例であるチツプ実
装方法を示す工程図である。第2図は、そのチツ
プ実装方法で実装した各チツプの相手部材への取
り付け状態を示す説明図である。第3図は、従来
のチツプ実装方法を説明する説明図である。第4
図は、その金属リードを説明するための説明断面
図である。第5図は、従来の他のチツプ実装方法
を示す説明斜視図である。 10……フイルム基板、10a……デイバイス
孔、11……接着剤、12……金属箔、12a…
…金属リード、13……フイルムキヤリア、14
……感光層、14a……サポートリング、16…
…感光レジスト、19……チツプ、20……電極
端子。
FIG. 1 is a process diagram showing a chip mounting method according to an embodiment of the present invention. FIG. 2 is an explanatory diagram showing how each chip mounted by the chip mounting method is attached to a mating member. FIG. 3 is an explanatory diagram illustrating a conventional chip mounting method. Fourth
The figure is an explanatory cross-sectional view for explaining the metal lead. FIG. 5 is an explanatory perspective view showing another conventional chip mounting method. 10...Film substrate, 10a...Device hole, 11...Adhesive, 12...Metal foil, 12a...
...Metal lead, 13...Film carrier, 14
...Photosensitive layer, 14a...Support ring, 16...
...photosensitive resist, 19...chip, 20...electrode terminal.

Claims (1)

【特許請求の範囲】[Claims] 1 デイバイス孔をあけたフイルム基板の表面に
接着剤を介して金属箔をつけ、次いでデイバイス
孔内の該金属箔の裏面に感光層を形成し、その感
光層を露光してから現像してサポートリングをつ
くり、その後前記金属箔の表面に感光レジストを
塗つて露光してから現像し、しかる後エツチング
し前記サポートリングで連結する複数の金属リー
ドを前記デイバイス孔内に突出して形成し、表面
メツキしてから、最後にその金属リードの各先端
に電極端子をそれぞれ接合してフイルムキヤリア
へチツプをボンデイングしてなる、フイルムキヤ
リアへのチツプ実装方法。
1. A metal foil is attached to the surface of a film substrate with a device hole through an adhesive, and then a photosensitive layer is formed on the back side of the metal foil inside the device hole, and the photosensitive layer is exposed and developed to provide support. A ring is made, and then a photoresist is applied to the surface of the metal foil, exposed and developed, and then etched to form a plurality of metal leads protruding into the device hole and connected by the support ring, and the surface is plated. Then, finally, electrode terminals are bonded to each tip of the metal leads and the chip is bonded to the film carrier.
JP61311995A 1986-12-29 1986-12-29 Mounting of chip onto film carrier Granted JPS63168030A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61311995A JPS63168030A (en) 1986-12-29 1986-12-29 Mounting of chip onto film carrier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61311995A JPS63168030A (en) 1986-12-29 1986-12-29 Mounting of chip onto film carrier

Publications (2)

Publication Number Publication Date
JPS63168030A JPS63168030A (en) 1988-07-12
JPH0322056B2 true JPH0322056B2 (en) 1991-03-26

Family

ID=18023938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61311995A Granted JPS63168030A (en) 1986-12-29 1986-12-29 Mounting of chip onto film carrier

Country Status (1)

Country Link
JP (1) JPS63168030A (en)

Also Published As

Publication number Publication date
JPS63168030A (en) 1988-07-12

Similar Documents

Publication Publication Date Title
KR100395188B1 (en) Semiconductor device, manufacture thereof, and electronic device
JP2000077477A (en) Semiconductor device, its manufacture, and metallic substrate used therefor
US6225573B1 (en) Method for mounting terminal on circuit board and circuit board
JPH0322056B2 (en)
JPH01173694A (en) Manufacture of double-faced through-hole film carrier
JPH07114216B2 (en) Method of mounting film carrier type semiconductor device
JP3321660B2 (en) Board structure with terminal strip
JP2580607B2 (en) Circuit board and method of manufacturing circuit board
JPH0612614Y2 (en) Circuit board unit
JP2867547B2 (en) Method of forming conductive protrusions
JPS5854499B2 (en) Manufacturing method of semiconductor device
JPH05326744A (en) Leadless type semiconductor package and mounting thereof
JPS5844602Y2 (en) printed wiring board
JP3409380B2 (en) Printed circuit board device
JP3156120B2 (en) Semiconductor device mounting structure
JP3040682U (en) Printed circuit
JPH0321088B2 (en)
JP3021509B2 (en) Method of forming conductive protrusions
JPH06112275A (en) Manufacture of circuit wiring board provided with terminal for mounting circuit component
JP3060591B2 (en) Semiconductor device mounting method, electronic optical device manufacturing method, and electronic printing device manufacturing method
KR20050105637A (en) Module with different boards and method for assembly the module
JPS6220694B2 (en)
JPH02105595A (en) Hybrid integrated circuit
JPH0685007A (en) Film carrier tape and its production
JPS6341054A (en) Bonding method of hybrid integrated circuit