JPH0322042B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は可変インダクタンス素子に関する。 現在最も広く用いられている可変インダクタン
ス素子はいわゆるμ同調形のインダクタンス素子
であり、周知のとおりコアとコイルの磁気的結合
を機械的に変化させてインダクタンス値を可変と
するものである。然し一方、電子装置一般におい
て、機械的な作動部分を極力減らそうというのが
近年のすう勢であり、この意味で、μ同調形の可
変インダクタンス素子は徐々に排除される傾向に
ある。又、このμ同調形の可変インダクタンス素
子はそのスライド部を含めて電子装置内に占める
実効スペースを大にするという欠点も有してい
る。 このため、既に電気的な作動部分のみからな
る、二、三の可変インダクタンス素子が提案され
ている。例えば半導体インダクタンス素子、バリ
μインダクタンス素子等がこれに相当する。前者
の半導体インダクタンス素子は、可変容量素子
（バリキヤツプ）とトランジスタの組み合わせか
らなるものであり（特開昭53−18362号、公開日
昭和53年２月20日）、後者のバリμインダクタン
ス素子は、コアおよびコイルからなるインダクタ
ンス素子に対しさらに制御用コイルを付加し該制
御用コイルに通電する直流電流の大小により該コ
アの磁気バイアスを変化させμを可変にするもの
である。これは、いわゆるＢ−Ｈカーブの非直線
性を利用したものである。上述の既提案のインダ
クタンス素子は電気的にそのインダクタンス値を
可変にできるものであるが、それぞれ欠点を有し
ている。例えば前者の場合は、Ｑ（尖鋭度）を高
くしようとすると、多数のトランジスタが必要に
なり且つ回路構成が複雑になる。そして、この結
果内部発生雑音の増大によつてＳ／Ｎ（信号対雑
音比）が低下すると共に、ダイナミツクレンジを
大きく採ることが困難になる。一方、後者の場合
は、コアおよび制御用コイルの存在により全体に
大形化し、又、、インダクタンス値の温度依存度
が高いことから安定な動作を得たい場合には不利
となる。 従つて本発明の目的は、前記の諸欠点に鑑み、
数少ない素子数で且つ単純な回路構成で実現でき
る、新規な発想に基づいた可変インダクタンス素
子を提供することである。 上記目的に従い本発明は、基本的に２つのコン
デンサを単一のトランジスタと単一の小容量固定
インダクタンス素子とをもつて構成し、ここに該
固定インダクタンス素子を前記トランジスタのエ
ミツタおよびアース間に挿入して誘導性電流を形
成し、該誘導性電流の電流値を前記コンデンサの
容量比で制御して、前記固定インダクタンス素子
のインダクタンス値を見かけ上増減変化するよう
にしたことを特徴とするものであり、いわばＬ−
Ｌ・コンバータ（リアクタンス−リアクタンス・
コンバータ）を実現するものである。 以下図面に従つて本発明を説明する。 第１Ａ図は本発明の第１実施例における回路構
成を示す交流等価回路図であり、第１Ｂ図は第１
Ａ図をさらに簡略化した等価回路図である。第１
Ａ図において、可変インダクタンス素子１０は、
単一のトランジスタ１１と、単一の固定インダク
タンス素子（インダクタンス値L₀）１２と、第
１のコンデンサ（容量値C₁）１３−１と第２の
コンデンサ（容量値C₂）１３−２と、エミツタ
ホロワ・トランジスタ１４とからなる。ここで、
部分１６および１７を流れる交流電流をそれぞれ
およびｉとし、部分１８の交流電圧をｅ、入力
端１５の電圧をＥとして回路の解析をする。入力
端１５の電圧Ｅは、エミツタホロワ・トランジス
タ１４のベースに印加され、該トランジスタ１４
のエミツタに交流電圧Ｅが現われる。そうする
と、部分１８に現われる交流電圧ｅは、その交流
電圧Ｅを第１および第２のコンデンサ１３−１，
１３−２で分圧したものに等しいから ｅ＝Ｅ・C₁／C₁＋C₂ …(1) が得られる。この(1)式の交流電圧ｅがトランジス
タ１１のベースに印加される。この電圧ｅはほぼ
そのままトランジスタ１１のエミツタに伝達さ
れ、インダクタンス素子１２に与えられるため、
エミツタ電流およびコレクタ電流、すなわち部分
１７を流れる交流電流ｉは、 ｉ＝ｅ／PL₀＝Ｅ・C₁／C₁＋C₂・１／PL₀ …(2) となる。ただし、Ｐはjωである。このように、
トランジスタ１１には誘導性電流が流れることに
なるが、部分１６からエミツタホロワ・トランジ
スタ１４に向う電流は略零であることから、部分
１６に流れる入力電流は、殆ど部分１７に流れ
る誘導性の電流ｉに等しくなり、入力電流Ｉは、
上記(2)式によつて、 Ｉ＝Ｅ・C₁／C₁＋C₂・１／PL₀ …(3) で表されることになる。ここで、入力端１５より
可変インダクタンス素子１０を見た入力インピー
ダンスをZinとすると、 Zin＝Ｅ／Ｉ …(4) であるから、上記(3)式においてＥ／Ｉを求めること により、 Zin＝PL₀・C₁＋C₂／C₁ …(5) が求まる。結局、入力端１５から見た可変インダ
クタンス素子１０の等価回路は、第１Ｂ図のイン
ダクタンス素子１９となり、このインダクタンス
値をＬとすれば、上記(5)式より、 Ｌ＝L₀・C₁＋C₂／C₁ …(6) となる。つまり、可変インダクタンス素子１０の
インダクタンス値は、固定インダクタンス素子１
２のインダクタンス値L₀を容量比倍（C₁＋C₂／C₁） したものに等しくなる。従つて、この容量比を任
意に選べば、可変のインダクタンス値Ｌを得るこ
とができる。第１Ａ図では、第２のコンデンサ１
３−２を例えば半導体可変容量ダイオード（バリ
キヤツプ）等の電圧制御形可変容量素子で構成
し、その容量値C₂を変化させることにより前記
容量比（C₁＋C₂／C₁）を任意に選ぶこととする。 又、この容量比を大きく採ること（１以上）がで
きるから、固定インダクタンス素子１２のインダ
クタンス値L₀としては、例えば数10μH以下で十
分でである。従つて、市販されているIC（集積回
路）基板に好適な超小形のチツプインダクタンス
素子（５mm立方位の体積）が利用できる。一例を
もつて実証すると、インダクタンス値Ｌは Ｌ＝C₁＋C₂／C₁・L₀なる式で求められることか ら、L₀＝20μH、C₁＝20pF，C₂＝300pFに設定し
て、これらをその式中に代入すれば、Ｌ＝320μH
となり数10μHのインダクタンス値を拡大可能で
あることが分る。 第１Ｃ図は第１Ａ図に示した第１実施例の一変
形例の回路構成を示す交流等価回路図であり、
Ｓ／Ｎの改善を意図したものであつて、そのさら
に簡略化した等価回路図は第１Ｄ図に示すとおり
である。本回路構成は、次に述べる第２Ａ図の回
路において、入力点を次に述べる第３Ａ図の回路
の如く、トランジスタのベース側入力端に変更し
たものであつて、コンデンサ１３−２の変化に対
してインダクタンス値が直線的に変化するように
なる。この結果、第１Ａ図の回路構成による場合
よりも、雑音電圧（｜E_N｜）を抑圧できること
になり、Ｓ／Ｎが改善される。第１Ｄ図におい
て、C₁はコンデンサ１３−１と等価なキヤパシ
タンス成分、 L₁はC₂／C₁L₀（C₂はコンデンサ１３−２と等価な キヤパシタンス成分）なるインダクタンス成分で
ある。 次に本発明に基づく第２実施例を説明する。第
２Ａ図はこの第２実施例の回路構成を示す交流等
価回路図、第２Ｂ図は第２Ａ図のさらに簡略化し
た等価回路を示す図である。第２Ａ図において、
第１Ａ図に示したのと同一の構成要素には同一の
参照番号を付して示す（以下同じ）。従つて、第
２実施例の可変インダクタンス素子２０は、第１
実施例におけるエミツタホロワ・トランジスタ１
４を用いない形式の可変インダクタンス素子であ
る。この様にエミツタホロワ・トランジスタ１４
を取り除いたことにより、トランジスタ１１のみ
が能動素子となり、内部発生雑音源が少なくなり
Ｓ／Ｎの向上が図れ、又、ダイナミツクレンジの
拡大にも有利である。然しながら、エミツタホロ
ワ・トランジスタ１４が無くなつたことにより、
入力端１５からはコンデンサ１３−１，１３−２
が直接見えるようになる。この結果、第２Ａ図の
交流等価回路は、第２Ｂ図に示すとおり、インダ
クタンス素子１９とコンデンサ２１の並列回路と
なる。この等価コンデンサ２１の容量値は、
C₁・C₂／C₁＋C₂である。なお、インダクタンス素子１９ のインダクタンス値は、第１実施例と同様、、
L₀・C₁＋C₂／C₁である。第２Ｂ図に示すとおり、入 力端１５から、並列コンデンサ２１が見えてくる
から、第１実施例の如き、純粋な可変インダクタ
ンス素子とはならない。然し、この並列コンデン
サ２１の容量値を小さく選べば実用上何ら問題な
い。例えば、第１のコンデンサ１３−１の容量値
C₁を十分小さくしておけば良い。 次に本発明に基づく第３実施例を説明する。第
３Ａ図はこの第３実施例の回路構成を示す交流等
価回路図であり、第３Ｂ図は第３Ａ図のさらに簡
略化した等価回路を示す図である。第３Ａ図に示
すとおり、第３実施例の可変インダクタンス素子
３０は、、構成素子として第２実施例と全く同様
であるが、入力端１５のとり方が異なる。すなわ
ち、トランジスタ１１のベース側を入力端とす
る。ただし、第２のコンデンサ１３−２は、トラ
ンジスタ１１のコレクタおよびアース間に接続さ
れる。ここで、入力端１５に流れる電流をＩ、入
力端１５の電圧をＥ、トランジスタ１１のコレク
タの交流電圧をｅ、固定インダクタンス素子１２
のインダクタンス値をL₀、第１のコンデンサ１
３−１と第２のコンデンサ１３−２の容量値をそ
れぞれC₁、C₂として、回路の解析をする。トラ
ンジスタ１１のベースに電圧Ｅを印加すると該ト
ランジスタ１１のエミツタ電圧もＥとなりＥ／PL₀ なる交流電流がトランジスタ１１のコレクタに流
れる。ただし、Ｐはjωである。またトランジス
タ１１のベースに流れる電流は略零であり、入力
端１５に流れる電流Ｉは殆どコンデンサ１３−１
側に流れる。さらにこの電流Ｉはコンデンサ１３
−１を経てトランジスタ１１のコレクタおよびコ
ンデンサ１３−２側に流れるため、この部分にお
ける交流電流の式は、 （ｅ−Ｅ）PC₁＋ePC₂＋Ｅ／PL₀＝０ …(7) となる。従つて、上記(7)式よりトランジスタ１１
のコレクタにおける交流電圧ｅは、 ｅ＝Ｅ・P²L₀C₁−１／P²L₀（C₁＋C²） …(8) とななる。また、入力電流Ｉは、 Ｉ＝PC₁（Ｅ−ｅ） …(9) であるので、該(9)式に上記(8)式のｅを代入する
と、入力電流Ｉは、 Ｉ＝PC₁｛Ｅ−Ｅ・P²L₀C₁−１／P²L₀（C₁＋C²）｝ ＝Ｅ｛PC₁・P²L₀（C₁＋C₂）−P²L₀C₁＋１／P²L₀（C₁
＋C₂）｝ ＝Ｅ｛C₁・P²L₀C₂＋１／PL₀（C₁＋C₂）｝ ＝Ｅ｛PC₁C₂／C₁＋C₂＋C₁／PL₀（C₁＋C₂）｝ …(10) で表されることになる。従つて、入力アドミツタ
ンスは、｛PC₁C₂／C₁＋C₂＋C₁／PL₀（C₁＋C₂）｝となり
、第 ３Ａ図の等価回路は、第３Ｂ図に示すとおり、イ
ンダクタンス素子１９（Ｌ＝L₀・C₁＋C₂／C₁）と、 コンデンサ２１（Ｃ＝C₁・C₂／C₁＋C₂）の並列回路とな るので、第２実施例の場合と同様である。従つ
て、コンデンサ１３−１の容量値C₁は、この場
合も小さく選ぶべきである。本第３実施例と前記
第２実施例の相違については後述する。 次に本発明の可変インダクタンス素子の一具体
例を、上記第３実施例の場合について、第４図に
示しておく。本図において、構成要素１１，１
２，１３−１，１３−２および１５については既
に述べたとおりであり、第２のコンデンサ１３−
２については可変容量ダイオード（バリキヤツ
プ）で示されている。バリキヤツプ１３−２の容
量値C₂は、可変容量ダイオード（バリキヤツプ）
制御電圧Vcによつて可変である。なお、４１は
可変容量ダイオード（バリキヤツプ）・バイアス
抵抗である。４２，４３，４４はそれぞれバイア
ス用抵抗であり、４５はカツプリング・コンデン
サ、４６，４７はそれぞれバイアス・コンデンサ
である。電源電圧Vcc側に設けた素子４８はチヨ
ークコイルである。 第４図に示した具体的回路構成において、トラ
ンジスタ１１に着目すると、そのエミツタ点、
ベース点およびコレクタ点の部分に、第５図
に示す如く第２のトランジスタ５２を組み込み、
負荷抵抗５１と共に全体として変形ダーリントン
回路を構成しておくとさらに好ましい。これによ
りトランジスタ１１の入力インピーダンスをさら
に高くしたり、可変インダクタンス素子としての
性能を向上させたりすることができる。なお、こ
の変形ダーリントン回路の説明については、第８
図および第９図を参照して、後に詳述する。 かくしてIC化にも適した可変インダクタンス
素子が実現されることになるが、この応用例の代
表はラジオ受信機等における同調回路であろう。
一般に電子式同調回路は、可変容量ダイオード
（バリキヤツプ）の利用により容量可変として同
調をとるのが普通である。然し、この電子式同調
回路に、本発明の可変インダクタンス素子を導入
すれば従来にない効果が生まれる。第６図は、Ｌ
−Ｃ（インダクタンス−キヤパシタンス）両可変
の同調回路の例を示す図であり、LC同調回路６
０のＬ成分は回路６１により構成し、Ｃ成分は半
導体可変容量ダイオード（バリキヤツプ）６２に
より構成する。なお、６３はカツプリング・コン
デンサ、６４はバイパス・コンデンサである。こ
のＬ成分をなす６１としては例えば第４図に示す
回路を用いて、Ｌ可変とする。そうすると、Ｌも
Ｃも半導体可変容量ダイオード（バリキヤツプ）
制御電圧Vcによつて一体に制御されることにな
る。このことは次の２つの利点をもたらす。第１
は、共振周波数ｆが

【式】で決まるこ とから、従来の如く、Ｃ成分のみ、又はＬ成分の
みを例えば10倍にしたとしても、ｆの変化は高々
√10（≒３）倍であるのに対し、Ｌ，Ｃ成分の両
可変により√10・10（＝10）倍のｆの変化が得ら
れることである。第２は、例えば自動車用ラジオ
受信機の場合、AM帯に対してはアンテナが容量
性になることから、同調回路のＣ成分には常に固
定のアンテナ容量が付帯することになり、Ｃ成分
の変化だけでは大きな同調周波数レンジを確保で
きない。そこで、このような固定のアンテナ容量
に影響されないよう、Ｌ成分の方で同調周波数を
変化させた方が、より広い周波数範囲がカバーさ
れることになる。 話を戻して、既述の第２および第３実施例の相
違について付記しておく。この相違の説明のため
に、第２および第３実施例の可変インダクタンス
素子２０および３０をそれぞれＬ成分とする各
LC同調回路を、第７Ａ図および第７Ｂ図に示す。
両図において、７１および７２はそれぞれ同調回
路を形成する固定コンデンサ（容量値C₀）であ
り、７３および７４はそれぞれ同調回路の入力端
子である。 又、図中のυ_Nは、トランジスタ１１のベース側
に生じる雑音電圧であり、その雑音電圧υ_Nの影響
は入力端子７３および７４に雑音電圧E_Nとして
現れる。 結論的に言うと、第２の実施例による可変イン
ダクタンス素子２０を用いるより（第７Ａ図）、
第３の実施例による可変インダクタンス素子３０
を用いた方が、同調回路として雑音電圧E_Nの現
われ方が小さく、第３の実施例の方がＳ／Ｎの点
で優れていると言える。その理由は次式より明ら
かである。 先ず第２の実施例による場合の｜E_N｜は(11)式
で示され、特に共振時においては（共振時の尖鋭
度をＱとする）、(12)式で示される。 ｜E_N｜＝（C₁＋C₂／C₁）υ_N／１−ω²L₀（C₁
C₂＋C₁C₀＋C₂C₀）／C₁…(11) ｜E_N｜＝υ_NＱ（C₁＋C₂／C₁） …(12) 同様に第３の実施例による場合の｜E_N｜は
（13）式で示され、特に共振時においては（14）
式で示される。 ｜E_N｜＝υ_N／１−ω²L₀（C₁C₂＋C₂C₀＋C₁C₀
）／C₁…（13） ｜E_N｜＝υ_NＱ …（14） 上記（12）式と（14）式を比較して明らかなよ
うに、雑音電圧｜E_N｜は第３の実施例の場合の
方が小さい。 第８図および第９図は第５図に示す変形ダーリ
ントン回路の説明をするために用いる回路図であ
る。前述した第３Ａ図（第４図の場合も同じ）の
構成のもとでは、第８図を参照して、受動素子の
インピーダンスをZe、入力電圧をEi、入力電流
をIi、トランジスタ１１の増幅率をβ₁、トランジ
スタ１１のエミツタ抵抗をγeとすると、 Ei＝β₁・（γe＋Ze）・Iiとなり、入力インピーダ
ンスをZiとすると、 Zi＝Ei／Ii＝β₁・（γe＋Ze） …（15） となる。 これに対し第５図の構成のもとでは、第９図を
参照して、第２のトランジスタ５２の増幅率をβ₂
とすると、 Ei＝（β₁・Ii＋β₁・β₂Ii）・Ze＋β₁・Ii・γe ＝β₁・（γe＋Ze）・Ii＋β₁・β₂・Ze・Ii となり、従つて入力インピーダンスZiは、 Zi＝Ei／Ii＝β₁・（γe＋Ze）＋β₁・β₂・Ze ……（16） となる。ここに、β₁、β₂は一般的に100倍程度に
はとられることから、上記（15）式と（16）式と
を比較すれば、第３Ａ図および第４図の構成に比
べ、第５図の構成の方がはるかに入力インピーダ
ンスを高くできることがわかる。 また、第５図の構成では出力インピーダンスを
低くすることができる。すなわち、第３Ａ図、第
４図の構成のもとでは、第８図においてトランジ
スタ１１のエミツタ電流（出力電流）は、β₁・Ii
であり、 β₁・Ii＝Ei／γe＋Ze であるため、トランジスタ１１の出力インピーダ
ンス、すなわち、トランジスタ１１の抵抗成分Z₀
は、Z₀＝γeとなる。 これに対し、第５図の構成のもとでは、第９図
においてトランジスタ１１のエミツタ電流（出力
電流）は、（β₁・Ii＋β₁・β₂・Ii）であり、上記
（16）式より、 Ii＝Ei／β₁（γe＋Ze）＋β₁・β₂・Ze であることから、このエミツタ電流は、 β₁・Ii＋β₁・β₂・Ii＝（β₁＋β₁・β₂）Ii ＝Ei１／β₁（γe＋Ze）＋β₁・β₂・Ze／
β₁・β₁・β₂＝Ei／γe／１＋β₂＋Ze となり、トランジスタ１１およびトランジスタ５
２の抵抗成分Z₀は、Z₀＝γe／１＋β₂となる。 従つて、γe≫γe／１＋β₂（なぜなら、β₂が100程 度）となり、第５図の構成では出力インピーダン
スを低くすることができる。このため、第５図の
構成ではＱ（＝ωL／γ）を高くとれ、本発明に係る 可変インダクタンス素子を受信機のアンテナ入力
回路として用いた場合には、選択度を向上でき、
もつて妨害波の排除能力を向上させることができ
る。 なお以上の説明で用いられるトランジスタなる
語は、FET（電界効果形トランジスタ）を含む概
念を表すことは言うまでもない。 以上説明したように本発明によれば、素子数が
少なく、回路構成が簡単でIC化も容易な、新規
な電圧制御形の可変インダクタンス素子が実現さ
れる。

【図面の簡単な説明】

第１Ａ図は本発明の第１実施例における回路構
成を示す交流等価回路図、第１Ｂ図は第１Ａ図を
さらに簡略化した等価回路図、第１Ｃ図は第１Ａ
図に示す第１実施例の一変形例の回路構成を示す
交流等価回路図、第１Ｄ図は第１Ｃ図をさらに簡
略化した等価回路を示す図、第２Ａ図は本発明の
第２実施例の回路構成を示す交流等価回路図、第
２Ｂ図は第２Ａ図のさらに簡略化した等価回路を
示す図、第３Ａ図は本発明の第３実施例における
回路構成を示す交流等価回路図、第３Ｂ図は第３
Ａ図のさらに簡略化した等価回路を示す図、第４
図は本発明の可変インダクタンス素子の一具体例
を第３Ａ図の第３実施例を例にとつて示す回路
図、第５図は第４図におけるトランジスタ１１の
部分の一変形例を示す回路図、第６図はインダク
タンスおよびキヤパシタンス両可変の同調回路を
示す図、第７Ａ図および第７Ｂ図は第２および第
３の実施例の相違を説明するために用いる図、第
８図および第９図は第５図に示す変形ダーリント
ン回路を説明するために用いる図である。 図において、１０，２０および３０はそれぞれ
可変インダクタンス素子、１１はトランジスタ、
１２は固定インダクタンス素子、１３−１は固定
コンデンサ、１３−２は可変コンデンサ、１４は
エミツタホロワ・トランジスタ、１５は入力端、
５１および５２はそれぞれトランジスタ１１と共
に変形ダーリントン回路を形成する負荷抵抗およ
びトランジスタ、６０はLC同時可変の同調回路
である。

Claims (1)

1. 【特許請求の範囲】 １ トランジスタと、固定のインダクタンス素子
   と、固定のコンデンサおよび可変のコンデンサと
   を有し、該トランジスタのエミツタおよびアース
   間に前記インダクタンス素子を挿入して誘導性電
   流を形成し、前記固定および可変のコンデンサの
   容量値の比で分圧された電圧で前記トランジスタ
   のベースを駆動して前記誘導性電流の電流値を制
   御し、前記インダクタンス素子のインダクタンス
   値を見かけ上増減変化させることを特徴とする可
   変インダクタンス素子。 ２ 前記トランジスタのコレクタを入力端とし、
   該トランジスタのコレクタ−ベース間およびベー
   ス−アース間にそれぞれ前記固定のコンデンサお
   よび前記可変のコンデンサを接続する特許請求の
   範囲第１項記載の可変インダクタンス素子。 ３ 前記コレクタ−ベース間にベース−エミツタ
   が挿入されるエミツタホロワ・トランジスタを介
   して前記固定のコンデンサを接続する特許請求の
   範囲第２項記載の可変インダクタンス素子。 ４ 前記可変のコンデンサが半導体可変容量ダイ
   オードである特許請求の範囲第１項乃至第３項の
   いずれか１項に記載の可変インダクタンス素子。 ５ トランジスタのベースを入力端とし、該トラ
   ンジスタのコレクタ−ベース間に固定のコンデン
   サを接続すると共に該コレクタとアースの間に可
   変のコンデンサを接続し、前記トランジスタのエ
   ミツタおよびアース間にインダクタンス素子を挿
   入して誘導性電流を形成し、前記固定および可変
   のコンデンサの容量値の比で前記誘導性電流の電
   流値を制御して、前記インダクタンス素子のイン
   ダクタンス値を見かけ上増減変化させることを特
   徴とする可変インダクタンス素子。 ６ 前記トランジスタに対してもう１つのトラン
   ジスタおよび負荷抵抗を付加して全体に変形ダー
   リントン接続する特許請求の範囲第５項記載の可
   変インダクタンス素子。 ７ 前記可変のコンデンサが半導体可変容量ダイ
   オードである特許請求の範囲第５項又は第６項に
   記載の可変インダクタンス素子。